CN107086203A - 一种载片及其制作方法、芯片封装结构及其制作方法 - Google Patents

一种载片及其制作方法、芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN107086203A
CN107086203A CN201710192608.2A CN201710192608A CN107086203A CN 107086203 A CN107086203 A CN 107086203A CN 201710192608 A CN201710192608 A CN 201710192608A CN 107086203 A CN107086203 A CN 107086203A
Authority
CN
China
Prior art keywords
slide glass
pad
chip
accommodating chamber
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710192608.2A
Other languages
English (en)
Inventor
任玉龙
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710192608.2A priority Critical patent/CN107086203A/zh
Publication of CN107086203A publication Critical patent/CN107086203A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

本发明提供一种载片及其制作方法、芯片封装结构及其制作方法。所述载片包括第一侧和与所述第一侧相对的第二侧，所述载片的第一侧成型有容纳腔，所述容纳腔内设置有至少一个第一焊盘，所述载片的第二侧上设置有至少一个第二焊盘。通过本发明提供的载片，可以在载片的正反两面同时焊接芯片，大大节省了多组芯片在封装过程中所占用的体积。

Description

一种载片及其制作方法、芯片封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种载片及其制作方法、芯片封装结构及其制作方法。
背景技术
芯片经过封装后具有体积小、质量轻、成本低、功耗低、可靠性高、技术附加值高，适于批量化生产、易于集成和实现智能化等特点。
现有技术CN105236346A公开了一种芯片封装结构，包括：盖板和MEMS芯片，所述MEMS芯片的功能面具有功能区和位于功能区周边的若干焊垫，所述焊垫与所述功能区电性相连，所述盖板与所述MEMS芯片之间通过设置在接触面上的导电凸点连接在一起，所述MEMS芯片的顶端设有焊球，焊球与导电凸点之间通过金属线路连接。在使用过程中，直接将该MEMS芯片封装结构的焊球固定在PCB等连接板上即可。
但是，随时芯片精密化及小型化程度的不断提高，需要在相同体积的空间内安装多个MEMS芯片，为此，在对多个现有技术中提供的芯片封装结构进行竖直方向的堆叠时，由于封装的芯片只在单侧设置引脚，因此相邻两层的芯片无法直接进行连接。
此外，除了MEMS芯片，在其它类型的芯片进行堆叠时也存在相同的问题。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的芯片无法直接进行堆叠、如果需要堆叠，则需要借助转接板，导致整体占用空间较大的缺陷。
为此，本发明提供一种载片，所述载片包括第一侧和与所述第一侧相对的第二侧，所述载片的第一侧成型有容纳腔，所述容纳腔内设置有至少一个第一焊盘，所述载片的第二侧上设置有至少一个第二焊盘。所述载片的所述容纳腔的内部上成型有密封环。所述载片上以所述容纳腔为中心对称成型有贯穿所述载片厚度方向的刻蚀孔。所述载片与所述刻蚀孔的外表面覆盖有绝缘层。
一种芯片封装结构，包括：载片；第一芯片，固定连接在所述容纳腔内部并与所述第一焊盘连接；引线，设置在所述刻蚀孔内，所述引线的两端分别连接所述第一焊盘和所述第二焊盘，且所述引线位于所述载片第一侧的位置上设有第三焊盘；第二芯片，固定安装在所述第二焊盘和/或所述第三焊盘上。所述第一芯片嵌入所述容纳腔内部且不会突出所述容纳腔的外表面。
一种制作载片的方法，包括如下步骤：在所述载片的第一侧进行刻蚀，以形成容纳腔；在容纳腔内安装至少一个所述第一焊盘；在所述第二侧上形成至少一个所述第二焊盘。在所述容纳腔的水平内壁上安装密封环。在所述基板上对称成型处贯穿所述基板厚度、用以穿设引线的刻蚀孔；还包括在在所述基板上对称成型处贯穿所述基板厚度、用以穿设引线的刻蚀孔的步骤后，对所述基板表面创建绝缘层的步骤。
一种制作封装结构的方法，包括如下步骤：形成载片；在所述载片的所述刻蚀孔上安装引线并在所述引线上安装第三焊盘；在所述载片和所述第三焊盘上焊接第一芯片和第二芯片。
本发明技术方案，具有如下优点：
1.本发明提供的载片，所述载片包括第一侧和与所述第一侧相对的第二侧，所述载片的第一侧成型有容纳腔，所述容纳腔内设置有至少一个第一焊盘，所述载片的第二侧上设置有至少一个第二焊盘。
现有技术中的载片只在正面设置焊盘，当需要载片进行堆叠时，需要采用其它转接板进行辅助，因此在增加连接难度的同时也增加了所占用的体积。
通过本发明提供的载片，可以在载片的正反两面同时焊接芯片，大大节省了多组芯片在封装过程中所占用的体积。
2.本发明提供的载片，所述载片的所述容纳腔的内部上成型有密封环。当载片上连接芯片后，通过密封环可以确保确保芯片中心部位的气密性，防止外界水分或尘土进入芯片的核心区域，对芯片造成污染。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的所述载片与所述第一芯片的安装示意图；
图2为实施例2中提供的所述载片结构的制作流程图；
图3为实施例3中提供的所述芯片封装结构的示意图。
附图标记说明：
1-第一侧；2-第二侧；3-容纳腔；4-第一焊盘；5-第二焊盘；6-密封环；7-刻蚀孔；8-第一芯片；9-引线；10-第三焊盘；11-第二芯片。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种载片，所述载片包括第一侧1和与所述第一侧1相对的第二侧2，所述载片的第一侧1成型有容纳腔3，所述容纳腔3内设置有至少一个第一焊盘4，所述载片的第二侧2上设置有至少一个第二焊盘5。作为变型，本实施例中的所述第一焊盘4和第二焊盘5也可以为凸点。所述载片的所述容纳腔3的内部上成型有密封环6。所述载片上以所述容纳腔3为中心对称成型有贯穿所述载片厚度方向的刻蚀孔7，具体地，本实施例中，所述刻蚀孔至少为两排，且彼此对称设置。同时，根据载片型号的不同，所述刻蚀孔可以为彼此对称的四排、六排等。在刻蚀孔加工完毕后，在载片与所述刻蚀孔7的外表面覆盖有绝缘层，绝缘层能够起到防止导电的作用。
现有技术中的载片只在正面设置焊盘，当需要载片进行堆叠时，需要采用其它转接板进行辅助，因此在增加连接难度的同时也增加了所占用的体积。同时，所述载片的所述容纳腔3的内部上成型有密封环6。当载片上连接芯片后，通过密封环6可以确保确保芯片中心部位的气密性，防止外界水分或尘土进入芯片的核心区域，对芯片造成污染。
实施例2
本实施例一种制作实施例1中记载的载片的方法，包括如下步骤：在所述载片的第一侧1进行刻蚀，以形成容纳腔3；在容纳腔3内安装至少一个所述第一焊盘4；在所述第二侧2上形成至少一个所述第二焊盘5。在所述容纳腔3的水平内壁上安装密封环6。在所述基板上对称成型处贯穿所述基板厚度、用以穿设引线9的刻蚀孔7；还包括在在所述基板上对称成型处贯穿所述基板厚度、用以穿设引线9的刻蚀孔7的步骤后，对所述基板表面创建绝缘层的步骤。
具体地，图3中给出了本实施例中制作所述载片的具体过程，通过S1、S2、S3··S11，给出了比较完整的加工过程。首先对硅片进行加工，并在加工过程中，对焊盘和密封环进行安装。通过本实施例制得的载片，封装好的芯片正反面均有焊盘(可以用凸点代替)，在后续的使用过程中，可以直接用于3D封装，取消PCB等转接板，在方便安装的同时，有效地压缩整体的封装体积。
具体地，在图3中列举的各种加工方法，如CVD、RDL等，就是本领域人员常用的工艺方法。
同时，由于加工过程主要集中在载片上，然后将芯片直接安装在载片上，这样的加工方式不会影响芯片内部线路，有利于减小芯片中的内应力，从而有助于保持芯片内部的稳定性。同时，由于在载片的正反两面均设置了焊盘或凸点，因此可以有效地增加引脚I/O数量。
实施例3
本实施例提供一种芯片封装结构，包括：实施例1中记载的所述载片；第一芯片8，固定连接在所述容纳腔3内部并与所述第一焊盘4连接；引线9，设置在所述刻蚀孔7内，所述引线9的两端分别连接所述第一焊盘4和所述第二焊盘5，且所述引线9位于所述载片第一侧1的位置上设有第三焊盘10；第二芯片11，固定安装在所述第二焊盘5和/或所述第三焊盘10上。所述第一芯片8嵌入所述容纳腔3内部且不会突出所述容纳腔3的外表面。
通过本实施例提供的封装结构，由图2可知，所述载片的上下两侧可以同时进行芯片的焊接。这大大的提升了整个封装结构的在安装过程中的灵活性。
实施例4
本实施例提供一种制作封装结构的方法，包括如下步骤：形成实施例1中记载的载片；在所述载片的所述刻蚀孔7上安装引线9并在所述引线9上安装第三焊盘10；在所述载片和所述第三焊盘10上焊接第一芯片8和第二芯片11。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (11)

1.一种载片，其特征在于，所述载片包括第一侧(1)和与所述第一侧(1)相对的第二侧(2)，所述载片的第一侧(1)成型有容纳腔(3)，所述容纳腔(3)内设置有至少一个第一焊盘(4)，所述载片的第二侧(2)上设置有至少一个第二焊盘(5)。
2.根据权利要求1所述的载片，其特征在于，所述载片的所述容纳腔(3)的内部上成型有密封环(6)。
3.根据权利要求1所述的载片，其特征在于，所述载片上以所述容纳腔(3)为中心对称成型有至少一排贯穿所述载片厚度方向的刻蚀孔(7)。
4.根据权利要求1所述的载片，其特征在于，所述载片与所述刻蚀孔(7)的外表面覆盖有绝缘层。
5.一种芯片封装结构，其特征在于，包括：
权利要求1-4中任一项所述的载片；
第一芯片(8)，固定连接在所述容纳腔(3)内部并与所述第一焊盘(4)连接；
引线(9)，设置在所述刻蚀孔(7)内，所述引线(9)的两端分别连接所述第一焊盘(4)和所述第二焊盘(5)，且所述引线(9)位于所述载片第一侧(1)的位置上设有第三焊盘(10)；
第二芯片(11)，固定安装在所述第二焊盘(5)和/或所述第三焊盘(10)上。
6.一种根据权利要求5所述的芯片封装结构，其特征在于，所述第一芯片(8)嵌入所述容纳腔(3)内部且不会突出所述第三焊盘(10)的外表面。
7.一种制作权利要求1-4任一所述的载片的方法，其特征在于，包括如下步骤：
对所述载片的第一侧(1)进行刻蚀，以形成容纳腔(3)及刻蚀孔(7)；
在容纳腔(3)内安装至少一个所述第一焊盘(4)；
在所述第二侧(2)上形成至少一个所述第二焊盘(5)。
8.根据权利要求7所述的方法，其特征在于，还包括：在所述容纳腔(3)的水平内壁上安装密封环(6)。
9.根据权利要求7所述的方法，其特征在于，还包括：在所述载片上对称成型处贯穿所述基板厚度、且能够穿过引线(9)的刻蚀孔(7)。
10.根据权利要求9所述的方法，其特征在于，还包括在在所述基板上对称成型处贯穿所述基板厚度、用以穿设引线(9)的刻蚀孔(7)的步骤后，对所述基板表面创建绝缘层的步骤。
11.一种制作权利要求5-6所述的封装结构的方法，其特征在于，包括如下步骤：
形成权利要求1-4任一所述的载片；
在所述载片的所述刻蚀孔(7)上安装引线(9)，在所述引线(9)上安装第三焊盘(10)；
在所述载片和所述第三焊盘(10)上焊接第一芯片(8)和第二芯片(11)。
CN201710192608.2A 2017-03-28 2017-03-28 一种载片及其制作方法、芯片封装结构及其制作方法 Pending CN107086203A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710192608.2A CN107086203A (zh) 2017-03-28 2017-03-28 一种载片及其制作方法、芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710192608.2A CN107086203A (zh) 2017-03-28 2017-03-28 一种载片及其制作方法、芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN107086203A true CN107086203A (zh) 2017-08-22

Family

ID=59614393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710192608.2A Pending CN107086203A (zh) 2017-03-28 2017-03-28 一种载片及其制作方法、芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN107086203A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626026A (zh) * 2008-07-11 2010-01-13 欣兴电子股份有限公司 影像感测芯片封装结构及其方法
CN102163590A (zh) * 2011-03-09 2011-08-24 中国科学院上海微系统与信息技术研究所 基于埋置式基板的三维多芯片封装模块及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626026A (zh) * 2008-07-11 2010-01-13 欣兴电子股份有限公司 影像感测芯片封装结构及其方法
CN102163590A (zh) * 2011-03-09 2011-08-24 中国科学院上海微系统与信息技术研究所 基于埋置式基板的三维多芯片封装模块及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293078A (zh) * 2020-03-17 2020-06-16 浙江大学 一种转接板正反两面空腔嵌入芯片的方法
CN111293078B (zh) * 2020-03-17 2022-05-27 浙江大学 一种转接板正反两面空腔嵌入芯片的方法

Similar Documents

Publication Publication Date Title
CN101419952B (zh) 晶圆级芯片封装方法及封装结构
CN101800207B (zh) 半导体器件的封装结构及其制造方法
CN102593108B (zh) 功率半导体封装结构及其制造方法
CN105321926A (zh) 封装装置及其制作方法
CN106449538A (zh) 贴片式整流器件结构
CN111106070B (zh) 便于电镀的陶瓷封装外壳及电镀方法
CN101789414B (zh) 超薄半导体芯片封装结构及其制造工艺
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN103545297A (zh) 多芯片叠合封装结构及其制作方法
KR101420514B1 (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
CN203521406U (zh) 多芯片叠合封装结构
CN103650135B (zh) 半导体装置
CN107086203A (zh) 一种载片及其制作方法、芯片封装结构及其制作方法
TW201528389A (zh) 半導體封裝件及其製法
CN102194779B (zh) 封装结构
CN104009014A (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN206210831U (zh) 一种led支架、led器件和led显示屏
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN110211935A (zh) 一种防止分层窜锡的封装及制造方法
CN207602572U (zh) 显示屏
TW201822322A (zh) 具有多晶粒層疊的覆晶封裝整流／保護型二極體元件
KR101889506B1 (ko) 반도체 장치 및 그의 제조방법
TWI416701B (zh) 半導體封裝結構
JP2009099782A5 (zh)
CN202905696U (zh) 一种圆片级芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170822