CN107078099A - 肖特基钳位的射频开关 - Google Patents

肖特基钳位的射频开关 Download PDF

Info

Publication number
CN107078099A
CN107078099A CN201580050127.7A CN201580050127A CN107078099A CN 107078099 A CN107078099 A CN 107078099A CN 201580050127 A CN201580050127 A CN 201580050127A CN 107078099 A CN107078099 A CN 107078099A
Authority
CN
China
Prior art keywords
region
clamped
raceway groove
width
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580050127.7A
Other languages
English (en)
Inventor
P·A·奈加德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107078099A publication Critical patent/CN107078099A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了包括具有钳位主体的射频(RF)开关的各种方法和装置。具有钳位主体的示例性RF开关包括分隔漏极和源极的沟道。RF开关也包括跨越沟道、延伸至源极和漏极中并且具有比源极和漏极均较低的掺杂剂浓度的钳位区域。RF开关也包括形成在沟道的任一侧上并且与钳位区域接触的匹配硅化物区域的配对。钳位区域与匹配硅化物区域的配对形成肖特基二极管势垒的配对。RF开关可以操作在多个操作模式。肖特基二极管势垒独立于RF开关所操作的操作模式而为在钳位主体中累积的电荷提供恒定的宿。

Description

肖特基钳位的射频开关
相关申请
本申请要求享有2014年9月19日提交的主题为“SCHOTTKY CLAMPED RADIOFREQUENCY SWITCH”的美国非临时专利申请No.14/491,783的优先权，该申请在此出于所有目的通过引用的方式并入本文。
背景技术
射频(RF)开关相对于操作在其他技术领域的开关而被置于极端条件中。在某些应用中，这些开关需要操作在数百吉赫兹(GHz)范围中，并且以线性方式处理超过一瓦输入功率。此外，RF开关需要呈现低导通状态电阻以最小化功耗，并且避免退化它们操作在其上的信号。为了实现该性能水平，RF开关通常相对于在备选领域中的器件呈现极大的宽度。相比较而言，当前的数字逻辑晶体管具有纳米量级的宽度，而RF开关晶体管的宽度可以在毫米的量级－差异因子超过百万。
由于需要它们操作在其中的紧张条件，RF开关面对了由标准晶体管所面对普通问题的更极端版本，并且由在其他技术领域下并未出现的许多问题而额外地加重负担。例如，在金属氧化物半导体(MOS)RF开关晶体的主体中电荷的累积可以激活MOS晶体管的寄生双极晶体管。在该情形中，在器件的主体中累积的电荷用于偏置MOS晶体管的主体，如同其是双极晶体管的基极一样。该物理条件导致已知为“翘曲(kink)”效应的性能退化。在实施在绝缘体上半导体(SOI)晶片上的RF开关中这特别成问题，其中没有施加至晶体管主体的外部偏置，因为不存在用于累积电荷流动以便于离开主体的低阻抗路径。
除了经历在标准晶体管技术中发现的普通问题的更成问题的版本之外，RF开关面对从非理想物理条件的额外性能退化，这在其他领域不成问题。累积的电荷也同样是该类型物理条件的示例。给定标准RF开关的大宽度，当RF开关处于截止状态时，累积的电荷可以引入非线性失真至RF开关操作在其上的信号。尽管这对于具有小宽度的晶体管可以是可忽略的，但是由沿着RF开关的整个宽度在主体结处对准的累积电荷所引起的寄生电容对于当RF开关处于截止状态时耦合至其端子的信号具有非常大的负面效应。
RF开关晶体管与更标准的晶体管相比展现了特别的设计挑战。在RF领域更尖锐地感觉到引起标准晶体管种性能退化的物理效应。此外，某些物理效应自身不合理的在RF领域外出现性能退化模式。因此，操作在RF开关上的器件工程师使用专用设计方法学和器件配置以处理通常在其他操作领域未关注的物理效应。
发明内容
在一个实施例中，射频(RF)开关包括分隔源极和漏极的沟道。RF开关也包括钳位区域，其横跨沟道、延伸进入源极和漏极中、并且具有比源极和漏极均更低的掺杂剂浓度。RF开关也包括形成在沟道的任一侧上并且与钳位区域接触的匹配硅化物区域的配对。钳位区域与匹配硅化物区域的配对形成肖特基二极管势垒的配对。RF开关可以在多个操作模式中操作。肖特基二极管势垒的配对为在被钳位主体中累积电荷提供恒定的宿(sink)，这独立于RF操作的操作模式。
在一个实施例中，RF开关包括分隔了RF开关的源极和漏极的沟道。RF开关也包括半导体材料的第一钳位区域：(i)跨越沟道；(ii)包括延伸进入源极的第一接触区域；以及(iii)包括延伸进入漏极的第二接触区域。RF开关也包括形成在第一接触区域上的第一硅化物区域。RF开关也包括形成在第二接触区域上的第二硅化物区域。半导体材料的第一钳位区域具有比源极和漏极更低的掺杂剂浓度。第一接触区域与第一硅化物区域形成第一肖特基二极管势垒。第二接触区域与第二硅化物区域形成第二肖特基二极管势垒。
在一个实施例中，RF开关包括栅极，其包括栅极电极和栅极绝缘体。RF开关也包括沟道，其：(i)位于射频开关的主体中；以及(ii)由栅极绝缘体与栅极电极绝缘。RF开关也包括第一掺杂区域，定位从第二掺杂区域跨越沟道。RF开关也包括第三区域，其：(i)跨越沟道；(ii)延伸进入第一和第二掺杂区域中；以及(iii)具有比第一和第二掺杂区域更低的掺杂剂浓度。RF开关也包括与第三区域形成第一肖特基二极管结的第一硅化物区域。RF开关也包括第二硅化物区域，其：(i)定位从第一硅化物区域跨越沟道；以及(ii)与第三硅化物区域形成第二肖特基二极管。
附图说明
图1示出了根据本发明实施例的具有钳位区域的RF开关部分的平面图。
图2A示出了沿着参考线A在图1的平面图中的一个实施方式的剖视图。
图2B示出了沿着参考线B的在图1的平面图中一个实施方式的剖视图。
图3示出了根据本发明实施例的肖特基势垒的能带图。
图4示出了根据本发明实施例的具有两个钳位区域的RF开关部分的平面图。
图5示出了沿着参考线B在图1中平面图的一个实施方式的剖视图。
图6示出了根据本发明实施例的具有钳位区域的RF开关部分的平面图。
图7示出了沿着参考线E的图6中平面图的一个实施方式的剖视图。
图8示出了根据本发明实施例的用于制造具有钳位区域的RF开关部分的方法的流程图。
具体实施方式
现在将详细参照所公开本发明的实施例，其一个或多个示例示出在附图中。借由解释说明本发明技术而非限制其的方式提供每个示例。实际上，对于本领域技术人员明显的是可以对本发明技术做出修改和改变而并未脱离其精神和范围。例如，示出或描述作为一个实施例的部件的特征可以用于另一实施例以产生又一实施例。因此，有意设计的是本发明主题覆盖在所附权利要求及其等价形式的范围内的所有这些修改和改变。
图1示出了RF开关部分100的平面图。RF开关部分100可以是多个指部晶体管中的单个指部的一部分。多个指部晶体管是在共同耦合至单个栅极信号的分离物理栅极电极的控制之下在两个电路节点之间产生导电路径的晶体管。多个指部的源极和漏极区域可以是完全分隔的。然而，在某些方案中，两个指部的漏极或源极将是位于两个指部的栅极电极之间的共用物理区域。RF开关部分100包括栅极101，其半透明地绘制以示出在栅极101之下的有源区域103和钳位区域102的一部分。以下将更详细描述钳位区域102和有源区域103的操作。图1也包括示出了图1的平面图与图2A和图2B的剖视图之间相互关系的两个参考线A和B。
沟道从漏极105分隔源极104。沟道形成在有源区域103中并且位于栅极101之下。沟道是形成在晶体管的主体中并且响应于栅极上控制信号而提供从源极至漏极的导电路径的晶体管的区域。可以使用栅极101作为掩模，使用重离子注入将RF开关部分100的有源区域103注入成源极和漏极区域。因此，位于栅极101之下的有源区域103的部分将用作RF开关的主体，而并未在栅极101之下的部分将用作源极和漏极。在图2A中由截面200示出了注入如何从主体形成作为分立区域的源极和漏极的示例。在某些方案中，主体也将延伸在源极和漏极区域之下。例如，如果RF开关实施在体衬底上，主体将包括在源极和漏极之下的并未由重注入而改变的衬底的区域。
截面200示出了沿着参考线A的RF开关部分100的一个实施方式。截面200示出了在根据有源区域103的一个实施方式的薄有源区域203中实施的RF开关部分100。如图所绘，源极和漏极区域104和105被实施作为一直向下延伸至掩埋绝缘体204的源极和漏极区域201和202。掩埋绝缘体204可以是绝缘体上半导体(SOI)晶片的绝缘体。例如，绝缘体可以是氧化物。有源区域203可以是超薄硅层。RF开关部分100的主体包括区域206。RF开关部分100的沟道在截面200中示出为区域207。栅极101包括栅极电极以及分隔了栅极电极和沟道的栅极氧化物212。沿着至位于图1平面中的参考线A的法线向量测量沟道的宽度。沿着参考线A测量沟道的长度。同样，参考线A可以称作沟道的纵向维度向量。
晶体管的主体可以具有等于用于形成RF开关的原始晶片的有源区域的掺杂剂浓度的掺杂剂浓度，以每立方米掺杂剂核素(n/m3)计。在某些方案中，该浓度将在1014－1017n/m3范围内。如果RF开关被实施在SOI工艺中，原始的掺杂剂浓度可以是用于制造SOI晶片的施主晶片的残留掺杂剂浓度。在这些方案中，掺杂剂浓度可以在1015n/m3的量级。主体也可以是形成在晶片表面中的阱，诸如当RF开关实施在单个衬底中均提供n型和p型晶体管的工艺中时，具有与原始晶片不同的掺杂剂浓度。主体也可以包括由用于改变形成在衬底中有源器件的阈值电压的Vth注入所设置的掺杂剂浓度。
钳位区域102跨越RF开关部分100的沟道并且延伸进入源极104和漏极105中。钳位区域具有比源极和漏极更低的掺杂剂浓度。在一些具体方案中，钳位区域具有开关形成在其中的有源层的原始浓度。在一些处理方案中，可以通过使用掩模阻挡重注入，而在用于形成源极和漏极的重注入中产生空洞，从而形成具有该特性的钳位区域102。钳位区域102的示例在图2B中由截面210示出。
截面210示出了沿着参考线B的RF开关部分100的一个实施方式。截面210示出了实施在根据有源区域103的一个实施方式的薄有源区域203中的RF开关部分100。有源区域203、掩埋绝缘体204、源极区域201和漏极区域202是与图2A中所示相同的区域。在所示的示例中，钳位区域102一直向下延伸至掩埋绝缘体204、跨越沟道、并且延伸至源极区域201和漏极区域202中。沿着至位于图1平面中参考线B的法线向量测量钳位区域102的宽度。沿着参考线B测量钳位区域的长度。就此而言，参考线B可以称作钳位区域的纵向维度向量。
截面210也示出形成在沟道207任一侧上的匹配硅化物区域211的配对。硅化物通常用于减小集成电路工艺中的电阻。如图所绘，硅化物区域211覆盖钳位区域102的一部分以及源极201和漏极202。当构造在半导体材料(诸如硅)上时，当半导体材料轻掺杂时，硅化物也形成肖特基二极管势垒。在该情形中，硅化物区域211已经在单个步骤中形成，并且也将如图2A中所示覆盖截面200中源极201和漏极202的表面。
钳位区域102与匹配硅化物区域211的配对形成肖特基二极管势垒的配对。硅化物区域可以特定地形成在钳位区域之上并且独立于源极和漏极接触而被偏置。然而，如在所示的方案中，硅化物区域211可以连接至用于向源极201和漏极202发送信号的相同的接触。该方案提供了重大的益处，其中用于处理漏极和源极的硅化步骤也用于形成连至漏极和源极的接触，并且将不论是否存在钳位区域都被传导。因此，无需特定处理步骤以形成肖特基二极管结。替代地，在这些方案中，仅对于形成钳位区域所需的处理流程的修改是对于当初始地形成源极和漏极区域时引入的布图的修改。
钳位区域具有比源极和漏极更低的掺杂剂浓度。在注入中使用空洞形成钳位区域并且以自对准方式形成源极和漏极的情形中，钳位区域可以包括与器件的主体相同的材料，从而在钳位区域和主体之间不存在能量势垒。在其中RF开关实施在SOI晶片中的情形中，该掺杂剂浓度可以是可以已经由此形成SOI晶片的施主晶片的残留浓度。在使用该注入处理有源区域的情形中，使用阱或阈值电压注入而备选地或累积地掺杂钳位区域。
肖特基二极管结有效地经由钳位区域短路了重注入区域和主体之间的PN结。因为钳位区域具有比源极和漏极更低的掺杂剂浓度，因此在主体和钳位区域之间的能量势垒比在主体和源极或漏极之间的能量势垒更小。由于该低能量势垒，因此可以由钳位区域收集原本将在主体中累积的主体中的电荷载流子，并且虹吸出晶体管主体。通过提供用于移除原本将在器件主体中建立的电荷载流子的低阻抗通道，钳位区域用于有效地将器件的主体钳位至置位电压。
因为钳位区域跨越沟道，因此晶体管的相对偏置并未影响钳位区域的性能－不论如何偏置晶体管，主体从不浮置(float)。钳位区域为在被钳位主体中累积的电荷提供了恒定的宿，这独立于射频开关的操作模式。在截止状态，钳位将移除原本将通过累积在主体中在源极与主体或漏极与主体之间的结处而产生非线性寄生电容的电荷载流子。在导通状态，钳位将移除原本可能已经将主体的电势改变至寄生双极结型晶体管被激活的点的电荷。因此，在任一操作状态，钳位区域将提高器件的性能。此外，因为器件的相对偏置不会影响钳位区域的操作，所得的RF开关可以操作作为对称器件，从而基于如何偏置晶体管而可以互换地使用术语源极和漏极以描述区域201和202。
钳位区域102跨越沟道的事实在总工艺流程方面提供了额外益处。在半导体工艺流程中各个掩模的未对准可以在半导体设计中产生重大缺陷。作为基本示例，传导短路将发生在原本被隔离的两个电路部分之间。在钳位区域的情形中，钳位区域可能被对准在沟道区域外，从而它不与主体接触并且因此将不用于从晶体管的主体移除累积的电荷。然而，因为钳位区域102跨越沟道，几乎不可能的是：任何单独的钳位将完全无法用于该目的。由于从主体至漏极或源极的任何接触将产生有益结果，因此钳位可以几乎以其总长度一半而未被对准，并且仍将用于从器件的主体移除累积的电荷。此外，在非常短栅极长度的情形中，钳位区域可以跨越沟道的事实提供的极大益处在于：对准容差由钳位区域的长度而非沟道长度设置。这是有益的，因为与增加晶体管沟道长度的效果相比，增大钳位的长度的边际性能效应是可忽略的。如上所述，更低的晶体管沟道产生具有更低导通状态电阻的晶体管，这是针对RF开关的关键性能度量。
图3示出了由硅化物区域和半导主体域的结所形成的肖特基二极管势垒的能带图300。能量图300的y轴线是单位为电子伏特的电势，并且x轴线是单位为米的沿着结的物理位置，其中y截线在结的硅化物侧边上。因为电子在导电金属中是自由的，因此仅由费米能级(EF)示出在结的左侧上的能量图。能带图的金属侧可以完全由EF和金属的功函数限定－功函数设置了在金属中释放自由载流子所需的最小能量。在结的右侧，能量图包括半导体材料的导带边缘(EC)和价带边缘(EV)。导带边缘和价带边缘之间的差值限定了半导体材料的能量带隙。导电朝向结向上弯曲，因为零偏置施加至结，半导体材料是n型的，以及EF必须在结的两侧上相等。
金属以及对于半导主体域的偏置浓度的选择影响肖特基势垒的特性。为了使得钳位区域正确工作，钳位将为晶体管的主体中过量的电荷载流子提供从半导主体域至金属的导电路径，但是并不允许电荷载流子通过从金属流入半导体中而“泄漏”。零偏置势垒高度(φB)是在结处的导带边缘与EF之间的差值。使得结处于反向偏置状态所需的偏置电压由等式：φB-(EC-EF)而设置。由半导体材料中掺杂水平设置在该方程中的第二量，以及由金属的功函数主要地设置第一量。因为通常由其他工艺考虑而将钳位区域的掺杂水平设置为给定水平(例如，如果通过在注入分布中空洞而形成钳位，则是额定有效掺杂水平)，可以通过选择具有特定功函数的金属而控制势垒高度。各种金属可以用于形成金属硅化物区域211的硅化物，诸如钨、钛、钴、镍或钼。如果选择大功函数金属，则结在移除过量电荷方面效果较小，但是也不太可能泄漏。
图4示出了RF开关部分400的平面图。RF开关部分400可以具有参照RF开关部分100如上所述的任意特性。然而，RF开关400额外地包括匹配的钳位区域401。匹配的钳位区域401可以具有参照钳位区域102如上所述的任意特性。匹配的钳位区域401与钳位区域102平行，并且沿着栅极101的宽度以使用参考线D标记的尺度而与钳位区域102间隔开。也沿着栅极101的宽度定义钳位区域102和匹配的钳位区域401的宽度。钳位区域的宽度在图4的平面图中使用参考线C示出。这些尺度的选择对于这些器件作为其一部分的RF开关的性能是关键的。以下将更详细描述这些尺度影响RF开关性能的特定方式。
RF开关可以包括跨越多个晶体管叉指分布的多个钳位。例如，RF开关部分400可以是多个指部晶体管的单个叉指，其在所示的晶体管叉指的其他部分中以及在其他叉指上具有额外的钳位区域。钳位可以沿着晶体管叉指的叉指均匀间隔以确保充分地钳位晶体的整个主体。因为不同的晶体管叉指可以具有不同的朝向或配置，单个叉指上钳位之间的间距描述为沿着晶体管的“叉指宽度”、与沿着“晶体管的宽度”相反方向具有某一间距。当仅考虑单个叉指时，这些术语将是等价的。
相邻钳位区域之间的间距以及每个单独的钳位区域的宽度是对于整体RF开关性能而言的关键尺度。因为RF开关晶体管的导通状态电阻是关键因素，在RF操作领域中特别重要的是保持沟道沿着其宽度不受阻。然而，钳位区域用以减小沟道的有效宽度，因为它们阻断原本包括在源极和主体之间的正向偏置二极管的区域。该关注影响如图4中参考线C所示将每个单独的钳位区域的宽度保持尽可能小。
尽管最小化每个单独的钳位区域的宽度用于增大RF开关晶体管的宽度，而其它均保持相等，当尝试最小化这些钳位区域对于RF开关性能的影响时本发明人已经发现意外的结果。当每个钳位区域的宽度减小至0.2微米(μm)以下时，钳位区域没有钳位效应。在具有1015n/m3的原始掺杂浓度的硅SOI晶片中实施钳位，并且经由源极和漏极重注入中的空洞而形成钳位区域。本发明人随后确定硅化步骤使得小的钳位区域开口封闭，这是由于硅化物中的掺杂剂的增强扩散所致。这是意外的结果，与最大化开关的有效宽度的期望背道而驰。因此，在某些方案中，每个钳位区域的宽度可以保持在0.2μm之上，但是应该保持接近0.2μm以最小化RF开关的导通状态电阻。
可以缓解钳位区域对于RF开关晶体管的有效宽度的影响的另一方式是增大相邻钳位区域之间的间距。如图4中所示，可以增大由参考线D标记的尺度，以覆盖具有设置宽度的晶体管，而同时减小由钳位区域所阻挡的沟道的部分。然而，在不引起对抵的(countervailing)问题的情形下，无法增大钳位之间的间距。如图4中所示，过量的电荷载流子402将必须穿过以到达钳位区域的最远距离等于相邻钳位区域之间间距的一半。载流子需要穿行的越远，则钳位针对两个原因而效果越小。首先，由于电荷载流子的随机运动所致，电荷载流子将花费更长时间到达钳位以从系统移除，并且如果其以比其被移除更快的速率而引入，则电荷将倾向于累积。其次，电荷载流子迁移穿过沟道越远，则由载流子累计引起的IR降越大，这使得主体的电势升高。在具有大约1017n/m3至1015n/m3的初始掺杂浓度的硅SOI晶片中，足够宽度的相邻钳位区域之间的间距不应提高至25μm以上。在大多数方案中，不应超过20μm的间距以便于提供误差冗余并且是不同半导体材料以及处理技术的特性的原因。
当选择相邻钳位区域的间距和每个单独的钳位区域的宽度时必须考虑的最终考量是：所需的钳位区域的总数目以及每个单独的钳位区域的宽度影响RF开关中泄漏的程度。在具有近似1015n/m3的初始掺杂浓度的硅SOI晶片上，当使用栅极和源极之间0V电势差、以及在漏极和源极之间3V电势差而偏置晶体管时，针对具有0.2μm宽度的单个钳位区域在25摄氏度测得了粗略地1nA泄漏的测量值。尽管这相对于晶体管在导通状态传导的总电流是低数值，如果钳位区域分布遍及晶体管的整个长度，则它们的总计泄漏可以开始以不可忽略的方式影响RF开关性能。在诸如紧接以上所述的一个情形中，泄漏可以通过不将钳位区域之间的间距减小至5μm以下而将泄漏保持在可管控的水平。
图5中的截面500示出了沿着参考线B的RF开关部分100的另一实施方式。截面500示出了实施在根据有源区域103的一个实施方式的薄有源区域203中的来自图1的RF开关部分100。有源区域203、掩埋绝缘体204、源极区域201和漏极区域202是与图2B中所述相同的区域。在所示的示例中，钳位区域102向下一直延伸至掩埋绝缘体204，跨越沟道并且延伸至源极区域201和漏极区域202中。然而，如图所示，钳位区域从衬底表面向下至掩埋绝缘体不是均匀的。
截面500中的钳位区域102的掺杂剂浓度仍然小于源极201和漏极202的掺杂剂浓度。然而，钳位区域102现在包括适度掺杂的两个区域501。这些适度掺杂的区域可以通过轻掺杂漏极注入或晕状(halo)注入而形成。在由截面500所示的方案中，钳位区域、源极和漏极均使用轻掺杂漏极注入而掺杂，但是源极和漏极也使用重注入而掺杂。重注入具有重注入浓度。钳位区域的较低掺杂剂浓度以重注入浓度和中等掺杂浓度之间的差值而小于源极和漏极的掺杂剂浓度。该方案的益处在于不必修改用于进行轻掺杂漏极注入的步骤并且仅需要改变强注入。尽管钳位区域将呈现对于从钳位主体移除过量载流子的稍微较高的势垒，但是在一些方案中不必修改两个不同注入步骤的成本收益可以两抵地是有益的。
图6示出了RF开关部分600的平面图。RF开关部分600可以具有参照RF开关部分100如上所述的任意特性。然而，RF开关部分600的钳位区域是非对称的。钳位区域601和602类似于钳位区域401和102的源极侧。然而，RF开关的漏极侧包括在整个漏极区域603中的钳位区域部分。所得的RF开关将在钳位区域603的那部分中不是对称的，因为与漏极105邻接的钳位区域603的部分将远远更高效流出电荷，并且也将比在沟道的源极侧上的钳位区域的部分泄漏更多。因此，器件无法如对称器件一样使用。可以配置RF开关部分600的P型版本，从而针对RF开关部分600的n型版本区域105被偏置为比区域104更低的电势并且反之亦然。钳位区域部分603可以具有相对于钳位区域在沟道另一侧上的部分的任何图形。例如，钳位区域部分603可以包括与备选侧上钳位区域部分类似大小的两倍数量的钳位区域部分，在漏极侧上钳位区域部分在源极侧上相邻钳位区域的每个集合之间交错。此外，用于形成钳位区域的不同掺杂剂分布的任何组合可以与如上所述任意非对称钳位区域结合使用。例如，钳位区域可以包括RF晶体管的整个漏极并且源极可以使用晕状注入而被掺杂，而漏极并未使用晕状注入掺杂。
图7示出了沿着参考线E的RF开关部分600的一个实施方式的截面700。截面700包括可以实施在SOI晶片或体半导体晶片上的有源层701。在沿着沟道宽度的点处绘制参考线E，其中钳位区域并未跨越沟道。替代地，源极702类似于不具有钳位区域的晶体管，而漏极703包括形成在硅化物211与延伸进入漏极的钳位区域102的一部分之间所形成的肖特基势垒。如上所述，钳位区域102具有比源极702和漏极703更低的掺杂剂浓度。因为低掺杂漏极区域704存在遍及沟道宽度的范围，因此其不会在任何点处短路，并且所得的晶体管呈现低掺杂漏极晶体管的益处。因此，由截面700所示的RF开关部分600的实施方式具有钳位区域以防止在器件主体中累积不希望的电荷，并且也包括对于晶体管操作在高功率领域中晶体管有用的低掺杂漏极区域704。
可以参照图8解释用于制造根据如上所述物理装置的RF开关的方法800。方法800开始于步骤801，其中在半导体衬底的有源区域之上形成栅极。紧邻位于栅极下方的有源区域的部分可以称作RF开关的沟道。栅极和沟道可以具有参照之前附图如上所述的任意特性。可以与步骤801一起进行的额外处理步骤包括将阱或Vth注入引入半导体衬底的有源区域。例如，可选的引入阱掺杂剂在图中示出为步骤802。
方法继续至步骤803，其中进行重注入以形成RF开关的源极和漏极区域。源极和漏极区域可以具有参照之前附图如上所述的任何特性。步骤803可以使用掩模而进行以阻挡来自源极和漏极区域的某些部分的注入，以便于在器件的有源区域中形成钳位区域。所得的钳位区域将具有比源极和漏极区域较低的掺杂剂浓度。在某些方案中，所得的钳位区域将具有与开关晶体管的主体相同的浓度。然而，步骤803的重注入之后可以跟着是轻掺杂漏或晕状注入，由此并未使用形成钳位区域所使用的掩模。结果，钳位区域延伸进入源极和漏极的部分将具有与开关晶体管的主体不同的掺杂剂浓度。
方法继续至步骤804，其中在钳位区域之上形成自对准的硅化物。结果，钳位区域与新近形成的硅化物区域形成肖特基二极管结。在具体方案中，自对准的硅化物将同时在源极和漏极区域之上形成硅化物。以该方式，肖特基二极管的形成并不需要额外的处理步骤，并且仅使用在步骤703期间的修改掩模实施额外的布局修改。假设掩模有时需要用于该步骤以阻挡不会暴露至源漏注入的衬底的远程部分，并且假设钳位跨越沟道并且不必仔细对准，对于掩模的必须修改是实施便宜的。结果，与不具有钳位区域的RF开关相比，方法以很少至没有额外成本而制造了具有钳位主体的RF开关。
尽管参照使用硅作为半导体材料的SOI技术而实施的RF开关具体示出了以上公开中一些实施例，可以替代地使用备选的技术和材料。示例性的备选工艺技术包括，体半导体工艺，氧化物上半导体，以及外延半导体工艺。示例性的备选半导体材料包括硅、砷化锗、砷化镓、氮化镓、和碲化镉。的确，得到将另外经受源自开关主体中过量电荷载流子存在的性能效应的RF开关的任何工艺处理技术和半导体材料可以受益于在此的教导。
尽管已经参照本发明的具体实施例详细描述了说明书，应该知晓的是，本领域技术人员一旦达到前述的理解可以容易想象对于这些实施例的改变、修改和等价形式。可以由本领域技术人员实施对本发明的这些和其他修改和改变，而并未脱离在所附权利要求中更特别地阐述的本发明的精神和范围。

Claims (23)

1.一种具有钳位主体的射频开关，包括：
沟道，将源极和漏极分隔；
钳位区域，跨越所述沟道、延伸至所述源极和所述漏极中、并且具有相比于所述源极和所述漏极两者较低的掺杂剂浓度；以及
匹配的硅化物区域的配对，被形成在所述沟道的任一侧上并且与所述钳位区域接触；
其中所述钳位区域与所述匹配的硅化物区域的配对形成肖特基二极管势垒的配对；
其中所述射频开关可以在多个操作模式中操作；以及
其中所述肖特基二极管势垒的配对独立于其中所述射频开关所操作的操作模式，为在所述钳位主体中累积的电荷提供恒定宿。
2.根据权利要求1所述的射频开关，包括：
匹配的钳位区域，跨越所述沟道；
其中所述匹配的钳位区域的纵向维度向量平行于所述钳位区域的纵向维度向量；以及
其中所述匹配的钳位区域与所述钳位区域被间隔开至少5微米。
3.根据权利要求2所述的射频开关，包括：
多个晶体管叉指；以及
多个额外的钳位区域；
其中所述多个晶体管叉指包括多个叉指宽度，其均对所述沟道的总宽度有贡献；以及
其中在所述多个额外的钳位区域中的每个额外的钳位区域沿着在所述多个叉指宽度中的叉指宽度与所述多个钳位区域中所有其他额外的钳位区域间隔开小于20微米。
4.根据权利要求3所述的射频开关，其中：
所述钳位区域和所述多个额外的钳位区域中的每一个额外的钳位区域沿着所述沟道的整个宽度是至少0.2微米宽。
5.根据权利要求1所述的射频开关，其中：
所述钳位区域包括硅；以及
所述源极、所述漏极和所述钳位主体均与绝缘体上硅晶片的掩埋绝缘体层接触。
6.根据权利要求1所述的射频开关，其中：
所述钳位区域、所述源极和所述漏极均使用具有适度注入浓度的轻掺杂漏极注入而被掺杂；
所述源极和所述漏极也使用具有重注入浓度的重注入而被掺杂；以及
所述较低的掺杂剂浓度比所述源极和所述漏极的掺杂剂浓度小至少在所述适度注入浓度和所述重注入浓度之间的差值。
7.一种具有钳位主体的射频开关，包括：
沟道，将所述射频开关的源极和漏极分隔；
半导体材料的第一钳位区域，其：(i)跨越所述沟道；(ii)包括延伸至所述源极中的第一接触区域；以及(iii)包括延伸至所述漏极中的第二接触区域；
第一硅化物区域，形成在所述第一接触区域上；以及
第二硅化物区域，形成在所述第二接触区域上；
其中所述半导体材料的所述第一钳位区域具有相比于所述源极和所述漏极较低的掺杂剂浓度；
其中所述第一接触区域与所述第一硅化物区域形成第一肖特基二极管势垒；以及
其中所述第二接触区域与所述第二硅化物区域形成第二肖特基二极管势垒。
8.根据权利要求7所述的射频开关，包括：
所述半导体材料的匹配的钳位区域，跨越所述沟道；
其中所述半导体材料的所述匹配的钳位区域的纵向维度向量平行于所述半导体材料的所述第一钳位区域的纵向维度向量；以及
其中所述半导体材料的所述第一钳位区域与所述半导体材料的所述匹配的钳位区域沿着所述沟道的宽度间隔开小于20微米。
9.根据权利要求8所述的射频开关，包括：
多个晶体管叉指；以及
多个额外的钳位区域；
其中所述多个晶体管叉指包括多个叉指宽度，其均对所述沟道的宽度有贡献；以及
其中所述多个钳位区域中的每个额外的钳位区域沿着所述多个叉指宽度中的叉指宽度与所述多个钳位区域中的所有其他额外的钳位区域间隔开小于20微米但是大于5微米。
10.根据权利要求9所述的射频开关，其中：
所述钳位区域和所述多个额外的钳位区域中的每一个额外的钳位区域沿着所述沟道的宽度是至少0.2微米宽。
11.根据权利要求7所述的射频开关，其中：
所述第一钳位区域包括硅；以及
所述源极、所述漏极和所述钳位主体均与绝缘体上晶片的掩埋绝缘体层接触。
12.根据权利要求7所述的射频开关，其中：
所述钳位区域、所述源极和所述漏极均使用具有适度注入浓度的轻掺杂漏极注入而被掺杂；
所述源极和所述漏极也使用具有重注入浓度的重注入而被掺杂；以及
所述较低的掺杂剂浓度比所述源极和所述漏极的掺杂剂浓度小至少在所述适度注入浓度与所述重注入浓度之间的差值。
13.根据权利要求7所述的射频开关，其中：
所述第一接触区域沿着所述沟道的宽度的第一部分延伸至所述源极中；
所述第二接触区域沿着所述沟道的宽度的第二部分延伸至所述漏极中；以及
所述宽度的第一部分小于所述宽度的第二部分。
14.根据权利要求13所述的射频开关，其中：
所述沟道的宽度的第二部分跨越所述沟道的叉指宽度。
15.根据权利要求14所述的射频开关，其中：
所述源极使用晕状注入而被掺杂；以及
所述漏极不使用晕状注入被掺杂。
16.一种射频开关，包括：
栅极，包括栅极电极和栅极绝缘体；
沟道，其：(i)被定位在所述射频开关的主体中；以及(ii)由所述栅极绝缘体与所述栅极电极绝缘；
第一掺杂区域，被定位成从第二掺杂区域横跨所述沟道；
第三区域，其：(i)跨越所述沟道；(ii)延伸至所述第一掺杂区域和所述第二掺杂区域中；以及(iii)具有相比于所述第一掺杂区域和所述第二掺杂区域的较低的掺杂剂浓度；
第一硅化物区域，与所述第三区域形成第一肖特基二极管结；以及
第二硅化物区域，其：(i)被定位成从所述第一硅化物区域横跨所述沟道；以及(ii)与所述第三区域形成第二肖特基二极管。
17.根据权利要求16所述的射频开关，包括：
第四区域，其：(i)跨越所述沟道；(ii)延伸至所述第一掺杂区域和所述第二掺杂区域中；以及(iii)具有相比于所述第一掺杂区域和所述第二掺杂区域的较低的掺杂剂浓度；
其中所述第三区域的纵向维度向量平行于所述第四区域的纵向维度向量；以及
其中所述第三区域和所述第四区域沿着所述沟道的宽度间隔开至少5微米。
18.根据权利要求17所述的射频开关，其中：
所述第三区域和所述第四区域包括匹配的钳位区域的配对。
19.根据权利要求18所述的射频开关，包括：
多个晶体管叉指，以及
多个额外的钳位区域；
其中所述多个晶体管叉指包括多个叉指宽度，其均对所述沟道的宽度有贡献；以及
其中所述多个钳位区域中的每个额外的钳位区域沿着所述多个叉指宽度中的叉指宽度与所述多个钳位区域中所有其他额外的钳位区域间隔开小于20微米但是大于5微米。
20.根据权利要求19所述的射频开关，其中：
所述匹配的钳位区域的配对和所述多个额外的钳位区域沿着所述沟道的宽度均是至少0.2微米宽。
21.根据权利要求16所述的射频宽度，其中：
所述第三区域沿着所述沟道的宽度的第一部分延伸至所述第一掺杂区域中；
所述第三区域沿着所述沟道的宽度的第二部分延伸至所述第二掺杂区域中；
所述宽度的第一部分大于所述宽度的第二部分。
22.根据权利要求16所述的射频开关，包括：
所述第三区域包括硅；以及
所述第一掺杂区域、所述第二掺杂区域和所述主体均与绝缘体上硅晶片的掩埋绝缘体层接触。
23.根据权利要求16所述的射频开关，其中：
所述第三区域、所述第一掺杂区域和所述第二掺杂区域均使用具有适度掺杂浓度的轻掺杂漏极注入而被掺杂；
所述第一掺杂区域和所述第二掺杂区域也使用具有重注入浓度的重注入而被掺杂；以及
所述较低的掺杂剂浓度比所述第一掺杂区域和所述第二掺杂区域的掺杂剂浓度小至少所述重注入浓度与所述适度掺杂浓度之间的差值。
CN201580050127.7A 2014-09-19 2015-09-15 肖特基钳位的射频开关 Pending CN107078099A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/491,783 2014-09-19
US14/491,783 US9177968B1 (en) 2014-09-19 2014-09-19 Schottky clamped radio frequency switch
PCT/US2015/050096 WO2016044213A1 (en) 2014-09-19 2015-09-15 Schottky clamped radio frequency switch

Publications (1)

Publication Number Publication Date
CN107078099A true CN107078099A (zh) 2017-08-18

Family

ID=54352809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580050127.7A Pending CN107078099A (zh) 2014-09-19 2015-09-15 肖特基钳位的射频开关

Country Status (6)

Country Link
US (2) US9177968B1 (zh)
EP (1) EP3195370A4 (zh)
JP (1) JP2017528918A (zh)
CN (1) CN107078099A (zh)
TW (2) TWI578486B (zh)
WO (1) WO2016044213A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177968B1 (en) * 2014-09-19 2015-11-03 Silanna Semiconductor U.S.A., Inc. Schottky clamped radio frequency switch
US11417762B2 (en) * 2019-06-26 2022-08-16 Skyworks Solutions, Inc. Switch with integrated Schottky barrier contact

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821575A (en) * 1996-05-20 1998-10-13 Digital Equipment Corporation Compact self-aligned body contact silicon-on-insulator transistor
KR100200059B1 (ko) * 1990-08-17 1999-07-01 클라크 3세 존 엠. 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법
US5986306A (en) * 1997-12-08 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect
US20080224211A1 (en) * 2007-03-12 2008-09-18 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
CN103887173A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 利用耗尽p-屏蔽的低输出电容的高频开关mosfet

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760854B2 (ja) 1985-08-30 1995-06-28 株式会社日立製作所 一方向導通形スイツチング回路
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
US4965213A (en) 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
US4871686A (en) 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US5317181A (en) 1992-09-10 1994-05-31 United Technologies Corporation Alternative body contact for fully-depleted silicon-on-insulator transistors
US5405795A (en) 1994-06-29 1995-04-11 International Business Machines Corporation Method of forming a SOI transistor having a self-aligned body contact
US5591650A (en) 1995-06-08 1997-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contacted SOI MOSFET
KR100344818B1 (ko) 1997-09-24 2002-11-18 주식회사 하이닉스반도체 반도체소자및그의제조방법
JP3129264B2 (ja) * 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
US5811855A (en) * 1997-12-29 1998-09-22 United Technologies Corporation SOI combination body tie
US6156589A (en) 1998-09-03 2000-12-05 Micron Technology, Inc. Compact SOI body contact link
US5965917A (en) 1999-01-04 1999-10-12 Advanced Micro Devices, Inc. Structure and method of formation of body contacts in SOI MOSFETS to elimate floating body effects
JP2000269503A (ja) * 1999-03-15 2000-09-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6683362B1 (en) * 1999-08-24 2004-01-27 Kenneth K. O Metal-semiconductor diode clamped complementary field effect transistor integrated circuits
US6525381B1 (en) 2000-03-31 2003-02-25 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact using shallow-doped source, and method
US6787422B2 (en) 2001-01-08 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Method of body contact for SOI mosfet
US6677645B2 (en) 2002-01-31 2004-01-13 International Business Machines Corporation Body contact MOSFET
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
DE10318604B4 (de) * 2003-04-24 2008-10-09 Qimonda Ag Feldeffekttransistor
US7013447B2 (en) * 2003-07-22 2006-03-14 Freescale Semiconductor, Inc. Method for converting a planar transistor design to a vertical double gate transistor design
US7211865B2 (en) 2004-03-22 2007-05-01 Seiko Epson Corporation Silicided body contact SOI device
JP2006066691A (ja) 2004-08-27 2006-03-09 Renesas Technology Corp 半導体装置およびその製造方法
JP5172083B2 (ja) * 2004-10-18 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法、並びにメモリ回路
US20060175659A1 (en) 2005-02-07 2006-08-10 International Business Machines Corporation A cmos structure for body ties in ultra-thin soi (utsoi) substrates
US7453122B2 (en) * 2005-02-08 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. SOI MOSFET device with reduced polysilicon loading on active area
US8742502B2 (en) * 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8692324B2 (en) 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US20070045698A1 (en) 2005-08-31 2007-03-01 International Business Machines Corporation Semiconductor structures with body contacts and fabrication methods thereof
US7446001B2 (en) 2006-02-08 2008-11-04 Freescale Semiconductors, Inc. Method for forming a semiconductor-on-insulator (SOI) body-contacted device with a portion of drain region removed
US7442619B2 (en) 2006-05-18 2008-10-28 International Business Machines Corporation Method of forming substantially L-shaped silicide contact for a semiconductor device
US7732842B2 (en) 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
US20080191285A1 (en) 2007-02-09 2008-08-14 Chih-Hsin Ko CMOS devices with schottky source and drain regions
US20100032759A1 (en) 2008-08-11 2010-02-11 International Business Machines Corporation self-aligned soi schottky body tie employing sidewall silicidation
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US20100308405A1 (en) * 2009-06-08 2010-12-09 International Business Machines Corporation Mosfet on silicon-on-insulator with internal body contact
US8426917B2 (en) * 2010-01-07 2013-04-23 International Business Machines Corporation Body-tied asymmetric P-type field effect transistor
CN101916726B (zh) * 2010-07-06 2012-10-10 中国科学院上海微系统与信息技术研究所 抑制浮体效应的soi mos器件结构的制作方法
US8686502B2 (en) * 2012-03-19 2014-04-01 Texas Instruments Incorporated Schottky diode integrated into LDMOS
US9177968B1 (en) * 2014-09-19 2015-11-03 Silanna Semiconductor U.S.A., Inc. Schottky clamped radio frequency switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200059B1 (ko) * 1990-08-17 1999-07-01 클라크 3세 존 엠. 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법
US5821575A (en) * 1996-05-20 1998-10-13 Digital Equipment Corporation Compact self-aligned body contact silicon-on-insulator transistor
US5986306A (en) * 1997-12-08 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect
US20080224211A1 (en) * 2007-03-12 2008-09-18 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
CN103887173A (zh) * 2012-12-21 2014-06-25 万国半导体股份有限公司 利用耗尽p-屏蔽的低输出电容的高频开关mosfet

Also Published As

Publication number Publication date
WO2016044213A1 (en) 2016-03-24
EP3195370A1 (en) 2017-07-26
TW201719848A (zh) 2017-06-01
TW201618270A (zh) 2016-05-16
JP2017528918A (ja) 2017-09-28
EP3195370A4 (en) 2018-05-23
US9502433B2 (en) 2016-11-22
TWI578486B (zh) 2017-04-11
TWI640078B (zh) 2018-11-01
US20160086975A1 (en) 2016-03-24
US9177968B1 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
US11069805B2 (en) Embedded JFETs for high voltage applications
US9673188B2 (en) Integrated electrostatic discharge (ESD) clamping for an LDMOS transistor device having a bipolar transistor
JP5520215B2 (ja) 改良された電力用スイッチングトランジスター
JP6253271B2 (ja) 抵抗回路を通じて相互接続される電流搬送領域および分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
CN102301484B (zh) 非对称结型场效应晶体管及其制造方法
TWI688095B (zh) 包括設置在基板中的包括閘極電極區的電晶體的半導體結構及其形成方法
US8431990B2 (en) Semiconductor device
KR20120091231A (ko) 선택적으로 도핑된 ｊｆｅｔ 영역들을 갖는 파워 반도체 디바이스들 및 이러한 디바이스들을 형성하는 관련 방법들
US9287413B2 (en) Junction gate field-effect transistor (JFET) and semiconductor device
US9882012B2 (en) Junction gate field-effect transistor (JFET) having source/drain and gate isolation regions
CN105280718B (zh) 结型栅场效应晶体管(jfet)、半导体器件及其制造方法
US9412863B2 (en) Enhanced breakdown voltages for high voltage MOSFETS
CN107078099A (zh) 肖特基钳位的射频开关
US9929283B1 (en) Junction field effect transistor (JFET) with first and second top layer of opposite conductivity type for high driving current and low pinch-off voltage
CN108878505B (zh) 半导体装置及其制造方法
CN109728100B (zh) 低栅极电流结型场效应晶体管器件架构
TWI624058B (zh) 半導體裝置及其製造方法
CN106057897A (zh) 包括具有主体接触部分的晶体管的半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818