CN107026234A - 具有聚焦的电场的电阻式随机存取存储器单元 - Google Patents
具有聚焦的电场的电阻式随机存取存储器单元 Download PDFInfo
- Publication number
- CN107026234A CN107026234A CN201611272921.9A CN201611272921A CN107026234A CN 107026234 A CN107026234 A CN 107026234A CN 201611272921 A CN201611272921 A CN 201611272921A CN 107026234 A CN107026234 A CN 107026234A
- Authority
- CN
- China
- Prior art keywords
- layer
- group
- electrode
- alloy
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005684 electric field Effects 0.000 title description 17
- 239000000463 material Substances 0.000 claims abstract description 143
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000003860 storage Methods 0.000 claims abstract description 29
- 239000000203 mixture Substances 0.000 claims description 56
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 52
- 239000000956 alloy Substances 0.000 claims description 51
- 229910045601 alloy Inorganic materials 0.000 claims description 51
- 229910052782 aluminium Inorganic materials 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 27
- 229910052735 hafnium Inorganic materials 0.000 claims description 27
- 229910052758 niobium Inorganic materials 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 229910052726 zirconium Inorganic materials 0.000 claims description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims description 26
- 229910052737 gold Inorganic materials 0.000 claims description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 229910052718 tin Inorganic materials 0.000 claims description 24
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- 229910052721 tungsten Inorganic materials 0.000 claims description 24
- 229910052763 palladium Inorganic materials 0.000 claims description 23
- 229910052697 platinum Inorganic materials 0.000 claims description 23
- 229910004166 TaN Inorganic materials 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 229910052709 silver Inorganic materials 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000002156 mixing Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 17
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 4
- 238000005121 nitriding Methods 0.000 abstract description 3
- 239000010931 gold Substances 0.000 description 16
- 239000012212 insulator Substances 0.000 description 9
- 238000000227 grinding Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本文公开的实施例总体上涉及用于将电场聚焦在单元中心处的电阻式随机存取存储器(ReRAM)装置单元的电极结构及其制造方法。因此，可将非均匀金属电极沉积在ReRAM装置上，其随后在单元制造期间暴露于氧化或氮化工艺。电极结构可以是圆锥形或金字塔形，并且包括包含第一材料和第二材料的至少一个层，其中第一材料和第二材料的浓度基于电极内的位置而变化。形成金属电极轮廓，其有利于使单元中心作为具有最大电场的位置。因此，非易失性存储器组件的尺寸缩放和可靠性均增加。
Description
技术领域
本公开的实施例总体上涉及数据存储和计算机存储器系统，并且更具体地，涉及电阻式随机存取存储器装置结构及其制造方法。
背景技术
任何计算机的重要部分是大容量存储装置，其典型地可包括旋转磁介质或固态介质装置。如今存在许多不同的存储器技术，用于存储在计算系统中使用的信息。
近年来，已经有在大容量存储应用中使用更高密度的装置的需求，这维持每位相对低的成本。如今，通常主导计算行业的存储器技术是磁介质和NAND闪存；然而，这些存储器技术可能无法解决下一代计算系统的当前和未来的容量需求。
电阻式随机存取存储器(ReRAM)是用于下一代非易失性存储器(NVM)装置的新兴技术。ReRAM装置的存储器结构包括单元的阵列，每个单元都携带一个或多个数据位。ReRAM装置的存储器结构利用电阻值而不是电荷来存储数据。ReRAM装置由电介质材料制成，其电阻率可以通过电信号的施加来切换。典型的ReRAM单元包括夹在导电电极之间的一个或多个电介质层。一些现有的ReRAM单元通过丝极状(filamentary)切换机制工作，并且丝极(filament)形成的关键驱动器是由施加到ReRAM单元电极的电势差形成的电场。然而，控制丝极位置已经显示出是有问题的。维持丝极位置的控制是重要的，以避免装置边缘附近的丝极形成，并且从而控制装置良率和切换再现性。此外，典型ReRAM装置的金属合金具有对蚀刻和/或研磨的各种敏感性。
虽然其它ReRAM单元中的切换机制可能仅部分地或根本不由丝极的形成所调整，但是所有类型的ReRAM通过电介质上的电场的作用而工作，从而在任何类型的ReRAM中出现对聚焦电场的需要。
因此，在技术中存在对能够将电场聚焦在单元中心处的改进的ReRAM存储单元的需要。
发明内容
本公开总体上涉及用于将电场聚焦在单元中心处的电阻式随机存取存储器(ReRAM)装置单元的电极结构及其制造方法。因此，可将非均匀金属电极沉积到ReRAM装置上，随后在单元制造期间将其暴露于氧化或氮化工艺。电极结构可以包含包括第一材料和第二材料的至少一个层，其中第一材料和第二材料的浓度基于电极内的位置而变化。通过使得第二材料更加电绝缘的工艺，形成金属电极轮廓以有利于使单元中心作为具有最大电场的位置。该轮廓可以是圆锥或金字塔状，这取决于在处理之前的电极的形状。因此，非易失性存储器组件的尺寸缩放和可靠性均增加。
在一个实施例中，公开了一种电阻式随机存取存储器(ReRAM)装置。该ReRAM装置包括多层金属电极结构和切换介质。多层金属电极结构可包括多个层。多个层中的每个层可包括选自第一组的第一材料和选自第二组的第二材料。第一组由Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物组成。第二组由Mg、Ta、TaN、Si、Al、Ti、TIN、W、Hf、Nb、Zr、或者其合金或混合物组成。多个层中的最接近切换介质的第一层可包括第二组的第二材料的最大浓度。多个层中的最远离切换介质的第二层可包括第二组的第二材料的最低浓度。
在另一个实施例中，公开了一种存储器装置。该存储器装置可包括至少一个层、切换介质和接触体。该层可位于切换介质和接触体之间。至少一个层可包括第一组的元素中的一个和第二组的元素中的一个。第一元素选自由Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物组成的第一组。第二元素选自由Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物组成的第二组。第一组的元素的浓度可连续地变化，第二组的元素的浓度可连续地变化。在切换介质附近的第二组的元素的浓度可以最大。最远离切换介质的第一组的元素的浓度最大。
在又一个实施例中，公开了一种用于形成存储器装置的方法。该方法可包括形成第一层。第一层可包括来自第一组的材料和来自第二组的材料。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。该方法可进一步包括形成第二层。第二层可包括来自第一组的材料和来自第二组的材料。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。第二层可在第一层下面。第二层所包括的来自第二组的材料的浓度可大于第一层。第一层和第二层可共同形成电极。该方法还可包括蚀刻或离子研磨存储器装置。该方法可另外包括将存储器装置暴露于富氧或富氮环境，以将层形成圆锥结构。具有来自第二组的材料的最大浓度的电极的区域包含氧化物或绝缘体材料的最大浓度。
在又一个实施例中，公开了一种用于形成存储器装置的方法。该方法可包括形成第一层、第二层、第三层、第四层和第五层。第一层可包括来自第一组的材料和来自第二组的材料。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。第二层可包括来自第一组的材料和来自第二组的材料。第一组可包括Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。第二层可在第一层下面。第二层所包括的来自第二组的材料的浓度可大于第一层。第一层和第二层可共同形成第一电极。第三层可包括来自第三组的材料。第三组可包括Mg、Ta、TaN、Si、Al、Ti、TIN、W、Hf、Nb、Zr、或者其合金或混合物。第四层可包括来自第一组的材料和来自第二组的材料。第五层可包括来自第一组的材料和来自第二组的材料。第五层可在第四层下面。第五层所包括的来自第二组的材料的浓度可低于第四层。第四层和第五层可共同形成第二电极。第三层可在第一电极和第二电极之间。该方法可进一步包括蚀刻或离子研磨存储器装置。该方法还可包括将第一电极、第二电极和第三层暴露于富氧或富氮环境，以使第一电极和第二电极形成圆锥结构。具有来自第二组的材料的最大浓度的第一电极和第二电极的区域可包含氧化物或绝缘体材料的最大浓度。暴露可将第三层形成为切换介质。
附图说明
为了可以详细地理解本公开的上述特征的方式，可通过参考实施例来对以上简要概述的本公开进行更特定的描述，其中一些实施例被图示在附图中。然而，应当注意，附图仅图示本公开的典型实施例，并且因此不被认为是对其范围的限制，因为本公开可允许其它等效的实施例。
图1图示了常规电阻式随机存取存储器装置的存储器单元。
图2A图示了根据本文公开的一个实施例的电阻式随机存取存储器装置的多层电极结构。
图2B和图2C图示了根据本文公开的至少一个实施例的在暴露于富氧或富氮环境之后的图2A的结构。
图2D图示了根据本文公开的一个实施例的图2B的结构的替代实施例。
图2E图示了根据本文公开的一个实施例的图2D的结构的替代实施例。
图3图示了根据本文公开的至少一个实施例的用于形成存储器装置的方法的操作。
图4A和图4B图示了根据本文公开的至少一个实施例的用于形成存储器装置的方法的操作。
为了便于理解，在可能的情况下，已经使用相同的附图标记来指定附图共同的相同元件。可以设想的是，在一个实施例中公开的元件可有益地用在其它实施例上而没有具体叙述。
具体实施方式
在下文中，对本公开的实施例进行参考。然而，应当理解：本公开不限于具体描述的实施例。相反，无论是否涉及不同的实施例，以下特征和元素的任何组合被设想以实现和实践本公开。此外，虽然本公开的实施例可实现优于其它可能的解决方案和/或优于现有技术的优点，但是特定优点是否由给定实施例来实现并不限制本公开。从而，以下的方面、特征、实施例和优点仅是说明性的，并且不被认为是所附权利要求的元素或限制，除非在一个或多个权利要求中明确地叙述。同样，对“本公开”的引用不应当被解释为本文公开的任何发明主题的概括，并且不应被认为是所附权利要求的元素或限制，除非在一个或多个权利要求中明确地叙述。
本公开总体上涉及用于将电场聚焦在单元中心处的电阻式随机存取存储器(ReRAM)装置单元的电极结构及其制造方法。因此，可将非均匀金属电极沉积到ReRAM装置上，随后在单元制造期间将其暴露于氧化或氮化工艺。电极结构可以包含包括第一材料和第二材料的至少一个层，其中第一材料和第二材料的浓度基于电极内的位置而变化。通过使得第二材料更加电绝缘的工艺，形成金属电极轮廓以有利于单元中心作为具有最大电场的位置。该轮廓可以是圆锥或金字塔状，这取决于在处理之前的电极的形状。因此，非易失性存储器组件的尺寸缩放和可靠性均增加。
图1图示了常规电阻式随机存取存储器(ReRAM)装置100的存储器单元102。ReRAM装置100可包括上金属电极104、下金属电极106和切换介质108。上金属电极104可维持正电压。下金属电极106可维持负电压。切换介质108可以是绝缘体材料或半导体材料。丝极形成的关键驱动器是由图1中的参考箭头A指出的电场。电场可由施加到上金属电极104和下金属电极106的电势差形成。
图2A图示了根据本公开的电阻式随机存取存储器(ReRAM)装置200。ReRAM装置200可包括多层电极结构202和切换介质216。在一些实施例中，多层电极结构202可以是多层金属电极结构。在某些实施例中，ReRAM装置200可进一步包括接触体214。在一些实施例中，多层电极结构202可以是上电极结构。上电极结构可维持正电压或负电压。在一些实施例中，多层电极结构202可以是下电极结构。下电极结构可维持与上电极结构相反的电压极性。在一些实施例中，多层电极结构202可以是上电极结构和下电极结构。因此，多层电极结构202可夹在接触体214和切换介质216之间。接触体214可耦合到电极结构202的第一侧218上的多层电极结构202。切换介质216可耦合到电极结构202的第二侧220上的多层电极结构202，其中第二侧220与第一侧218相反。切换介质216可耦合到电极结构202的第一侧218上的多层电极结构202。
多层电极结构202可包括多个层204、206、208、210、212。多个层204、206、208、210、212中的每个层可以是电极。虽然示出五个层204、206、208、210、212，但是可以设想可利用任何数量的层。在一个实施例中，多个层204、206、208、210、212可包括大约两层到大约十层之间。在另一个实施例中，多个层204、206、208、210、212可包括多于十层。每个层204、206、208、210、212可以是金属层。每个层可维持在大约0.05nm和大约4nm之间的厚度。在一些实施例中，多个层中的每个层204、206、208、210、212可具有不同的厚度。
多个层中的每个层204、206、208、210、212可包括选自第一组的第一材料和选自第二组的第二材料。第一组可由Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物组成。第二组可由Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物组成。第二材料可通过氧化或硝化工艺制成半导体的或绝缘的。
最靠近切换介质216的层204、206、208、210、212可包含来自第二组的材料的最大浓度。最远离开关介质216的层204、206、208、210、212可包含来自第二组的材料的最低浓度。在一些实施例中，最远离切换介质216的层204、206、208、210、212可不包含来自第二组的材料。随着层204、206、208、210、212变得更接近切换介质216，层204、206、208、210、212可包含来自第二组的材料的逐步增高浓度。因此，每个层内的来自第一组的材料的组成以及来自第二组的材料的组成可取决于层204、206、208、210、212的位置而变化。在一些实施例中，耦合到接触体214的层(例如层204)可仅包含来自第一组的材料。此外，在一些实施例中，耦合到切换介质216的层(例如层212)可仅包含来自第二组的材料。仅作为示例，如果X表示第一组的材料，Y表示第二组的材料，B、C、D和E表示浓度的百分比，其中E％＞D％＞C％＞B％，则每个层可由以下的等式表示：
X (1) (层204)
X100-BYB (2) (层206)
X100-CYC (3) (层208)
X100-DYD (4) (层210)
X100-EYE (5) (层212)
切换介质216可以是绝缘体材料和/或半导体材料。在一些实施例中，切换介质216可作为金属沉积，和/或切换介质可由Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物组成。
可在制造期间蚀刻ReRAM装置200的多个层204、206、208、210、212，以在其中限定电极。在一些实施例中，可以离子研磨多个层204、206、208、210、212，以在其中限定电极。在蚀刻和/或离子研磨之后，每个层204、206、208、210、212可暴露于富氧和/或富氮环境，例如气体和/或等离子体。气体和/或等离子体可将每个层204、206、208、210、212氧化和/或氮化成一浓度，该浓度可取决于存在于每个层204、206、208、210、212中的来自第二组的材料的浓度。多个层204、206、208、210、212的沉积可逐渐增加在层204、206、208、210、212的暴露侧处对蚀刻和/或研磨的敏感性。
在一些实施例中，切换介质216可与层204、206、208、210、212中的每一个同时暴露于富氧和/或富氮环境。因此，在一些实施例中，切换介质可以是ReRAM装置中的金属多层切换介质，并且可被完全氧化和/或氮化。氧化和/或氮化切换介质可允许整个ReRAM装置在单个步骤中暴露于富氧和/或富氮环境。
图2B和图2C图示了已经暴露于富氧和/或富氮环境的图2A的ReRAM装置200的实施例。图2B的ReRAM装置200将多层电极结构202的层204、206、208、210、212图示为上电极232。在图2B的实施例中，下电极230可不分层。因此，多层电极结构202可维持正电压。在一些实施例中，多层电极结构202可维持负电压。下电极230可维持与上电极232相反的电压极性。图2C的ReRAM装置200将多层电极结构202的层204、206、208、210、212图示为下电极230。在图2C的实施例中，上电极232可不分层。因此，多层电极结构202可维持负电压。在一些实施例中，多层电极结构202可维持正电压。上电极232可维持与下电极230相反的电压极性。
如图2B和图2C中所示，不同程度的氧化和/或氮化可在每个层204、206、208、210、212内形成具有锥状或金字塔状的金属电极结构的层204、206、208、210、212，使得在多层电极结构202的外边缘224附近形成有氧化物222或其它绝缘体。因此，每个层204、206、208、210、212上的氧化物222或其它绝缘体的量可取决于层204、206、208、210、212的位置而变化。如图所示，层212可具有最多的氧化物222或其它绝缘体，因为它最接近切换介质216。随着层204、206、208、210、212和切换介质216之间的距离增加，每个层204、206、208、210、212可逐步地具有存在于其上的更少的氧化物或其它绝缘材料。当施加电压时，以锥状或金字塔状电极结构为特征的层204、206、208、210、212可在锥状或金字塔状电极结构的点226附近形成更高的电场，如由参考箭头B所示。因此，点226附近的更高电场可有利于邻近点226的丝极的形成。
图2D图示了图2B和图2C的ReRAM装置200的替代实施例。如图2D中所示，上电极232和下电极230两者可各自包括图2B和图2C的多层电极结构202。
下电极230可以是包括第二多个层240、242、244、246、248的第二多层电极结构280，其中第二多个层240、242、244、246、248中的每个层包括选自第一组的第一材料和选自第二组的第二材料。第一组可由Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物组成。第二组可由Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物组成。第二多个层240、242、244、246、248中的最接近切换介质216的第一层248可包括第二组的第二材料的最大浓度。第二多个层240、242、244、246、248中的最远离切换介质216的第二层240可包括第二组的第一材料的最低浓度。
上电极232的多层电极结构202可包括层204、206、208、210、212。下电极230的第二多层电极结构280可包括层240、242、244、246、248，其可以基本上类似于多层电极结构202的层204、206、208、210、212，然而第二多层电极结构280的层240、242、244、246、248可以是上电极232的层204、206、208、210、212的镜像图像。在图2D中所示的实施例中，多层电极结构202的层204、206、208、210、212和下电极230的第二多层电极结构280的层240、242、244、246、248可各自暴露于富氧和/或富氮环境，如上文参考图2B和图2C所述。因此，层204可与层240共享类似的特性，诸如层204和240两者可都最远离切换介质216。层206可与层242共享类似的特性，层208可与层244共享类似的特性，层210可与层246共享类似的特性，并且层212可与层248共享类似的特性，因为层212和248可最接近切换介质216。
如图2D中所示，不同程度的氧化和/或氮化可在每个层204、206、208、210、212、240、242、244、246、248内形成具有锥状或金字塔状的金属电极结构的上电极232的多层电极结构202的层204、206、208、210、212以及下电极230的第二多层电极结构280的层240、242、244、246、248，使得在多层电极结构202和第二多层电极结构280中的每一个的外边缘224附近形成有氧化物222或其它绝缘体。因此，在每个层204、206、208、210、212、240、242、244、246、248上的氧化物222或其它绝缘体的量可取决于层204、206、208、210、212、240、242、244、246、248的位置而变化。如图所示，层212和248可具有最多的氧化物或其它绝缘体，因为它们最接近切换介质216。随着层204、206、208、210、212、240、242、244、246、248和切换介质216之间的距离增加，每个层204、206、208、210、212、240、242、244、246、248可逐步地具有存在于其上的更少的氧化物或其它绝缘材料。当施加电压时，以锥状或金字塔状电极结构为特征的层204、206、208、210、212、240、242、244、246、248可在锥状或金字塔状电极结构的点226附近形成更高的电场，如由参考箭头B所指出。因此，点226附近的更高电场可有利于邻近点226的丝极的形成。
如图2B、图2C和/或图2D中所示，每个层204、206、208、210、212、240、242、244、246、248可通过薄膜共沉积方法来沉积。因此，可通过改变同时沉积的两个或更多个元素的相对沉积速率来改变合金组成。
图2E图示了图2D的结构的替代实施例。如图2E中所示，用于上电极232的多层电极结构202可由单层270代替。用于下电极230的第二多层电极结构280可由单层270代替。上电极232、下电极230、和/或上电极232和下电极230两者可包括单层270。单层可连续地改变来自第一组的元素和来自第二组的元素的相对百分比，使得单层270在切换介质216附近更富含和/或包含来自第二组的元素的最大浓度，如上文所述。
可在制造期间蚀刻ReRAM装置200的单层270，以在其中限定电极。在一些实施例中，单层270可被离子研磨以在其中限定电极。在蚀刻和/或离子研磨之后，单层270可暴露于富氧和/或富氮环境，例如气体和/或等离子体。气体和/或等离子体可将每个单层270氧化和/或氮化成一浓度，该浓度可取决于存在于每个单层270中的来自第二组的材料的浓度。
图2E的ReRAM装置200可暴露于富氧和/或富氮环境。上电极232可维持正电压或负电压。下电极230可维持与上电极232相反的极性。不同程度的氧化和/或氮化可在单层270中形成锥状或金字塔状的电极结构。如图2E中所示，可在ReRAM装置200的外边缘224附近形成氧化物222或其它绝缘体。因此，每个单层270上的氧化物222或其它绝缘体的量可取决于单层270内的位置而变化。因此，氧化物222或其它绝缘体的浓度可变化。如图所示，随着该层变得更接近切换介质216，更多的氧化物222或其它绝缘体可存在于每个单层270中。此外，如由参考箭头B所示，可存在锥状或金字塔状电极结构的点226附近的更高电场，使得电场被聚焦。因此，点226附近的更高电场可有利于邻近点226的丝极的形成。
与由参考箭头A指出的图1的电场相比，由参考箭头B指出的图2B、图2C、图2D和图2E的电场变窄。参考箭头B示出：图2B、图2C、图2D和图2E的电场朝向单元的中心聚焦。
根据本文描述的一个实施例，图3示意性地图示了用于形成存储器装置的方法300的操作。在操作310处，可形成第一层。第一层可包括来自第一组的材料和来自第二组的材料。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。
在操作320处，可形成第二层。第二层可包括来自第一组的材料和来自第二组的材料。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。第二层可在第一层下面。第二层所包括的来自第二组的材料的浓度可大于第一层。第一层和第二层可共同形成电极。
在操作330处，可蚀刻或离子研磨存储器装置。在操作340处，存储器装置可暴露于富氧或富氮环境，以使电极形成圆锥结构。具有来自第二组的材料的最大浓度的电极的区域可包含氧化物或绝缘体材料的最大浓度。
在一些实施例中，方法300还可包括形成第三层。第三层可包括来自第一组的材料和来自第二组的材料，其中第一组包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，并且其中第二组包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。方法300可进一步包括形成包括来自第一组的材料和来自第二组的材料的第四层。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，并且第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。第四层可在第三层下面。第三层所包括的来自第二组的材料的浓度可大于第四层。第三层和第四层可共同形成第二电极。可在第一电极暴露于富氧或富氮环境之前形成第二电极。在一些实施例中，方法300还可包括将第二电极暴露于富氧或富氮环境，以使第二电极形成圆锥结构。具有来自第二组的材料的最大浓度的第二电极的区域包含氧化物或绝缘体材料的最大浓度。在某些实施例中，使第一电极和第二电极暴露于富氧或富氮环境可同时发生。
根据本文描述的一个实施例，图4A和4B示意性地图示了用于形成存储器装置的方法400的操作。在操作410处，可形成第一层。第一层可包括来自第一组的材料和来自第二组的材料。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。
在操作420处，可形成第二层。第二层可包括来自第一组的材料和来自第二组的材料。第一组可包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物。第二组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。第二层可在第一层下面。第二层所包括的来自第二组的材料的浓度可大于第一层。第一层和第二层可共同形成第一电极。
在操作430处，可形成第三层。第三层可包括来自第三组的材料。第三组可包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物。
在操作440处，可形成第四层。第四层可包括来自第一组的材料和来自第二组的材料。
在操作450处，可形成第五层。第五层可包括来自第一组的材料和来自第二组的材料。第五层可在第四层下面。第五层所包括的来自第二组的材料的浓度可低于第四层。第四层和第五层可共同形成第二电极。第三层可在第一电极和第二电极之间。在一些实施例中，第一层、第二层、第四层和第五层可各自具有在大约0.05nm和大约4nm之间的厚度。在一些实施例中，第一层和第二层可各自具有不同的厚度，和/或第四层和第五层可各自具有不同的厚度。
在操作460处，可蚀刻或离子研磨存储器装置。
在操作470处，第一电极、第二电极和第三层可暴露于富氧或富氮环境。暴露可使第一电极和第二电极形成圆锥结构。具有来自第二组的材料的最大浓度的第一电极和第二电极的区域可包含氧化物或绝缘体材料的最大浓度。暴露可将第三层形成为切换介质。在一些实施例中，可在第一层、第二层、第四层和/或第五层中的每一个的外边缘上形成氧化物或绝缘体材料。
在一些实施例中，方法400可进一步包括组合第一层和第二层以形成第一多层电极结构。在一些实施例中，方法400可进一步包括组合第四层和第五层以形成第二多层电极结构。第一多层电极结构和/或第二多层电极结构可以是存储器装置内的顶部电极、底部电极、和/或顶部电极和底部电极两者。
在一些实施例中，方法400可进一步包括形成第六层。第六层可包括来自第一组的材料和来自第二组的材料。
在一些实施例中，方法400可进一步包括形成第七层。第七层可包括来自第一组的材料和来自第二组的材料。第七层可在第六层下面。第七层所包括的来自第二组的材料的浓度可大于第六层。第六层和第七层可共同形成第三电极。
在一些实施例中，方法400可进一步包括形成包括来自第三组的材料的第八层。方法400还可包括形成第九层。第九层可包括来自第一组的材料和来自第二组的材料。方法400还可包括形成第十层。第十层可包括来自第一组的材料和来自第二组的材料。第十层可在第九层下面。第十层所包括的来自第二组的材料的浓度可低于第九层。第九层和第十层可共同形成第四电极。第八层可在第三电极和第四电极之间。可在第一电极和第二电极暴露于富氧或富氮环境之前形成第三电极和第四电极。
在一些实施例中，方法400还可包括将第三电极、第四电极和第八层暴露于富氧或富氮环境，以使第三电极和第四电极形成圆锥结构。具有来自第二组的材料的最大浓度的第三电极和第四电极的区域可包含氧化物或绝缘体材料的最大浓度。
在一些实施例中，将第一电极、第二电极、第三电极和第四电极暴露于富氧或富氮环境可同时发生。
本公开的益处包括具有改进的丝极位置可预测性的ReRAM丝极状装置。因此，控制了丝极位置，并且避免了装置边缘附近的丝极形成。在金字塔状结构的圆锥结构的点附近的丝极的形成可改近装置良率，降低丝极形成所需的形成电压，并改进再现性。
本公开提供一种材料堆叠体和方法，用于通过将电场聚焦在单元中心处来形成改进的丝极状ReRAM非易失性存储器单元。通过沉积非均匀金属电极(组成调制的或者多层，其随后在单元制造期间例如暴露于氧化工艺)，自动地形成金属电极轮廓，其有利于使单元的中心作为具有最高电场的位置。对于其中丝极形成/分解是切换机制的ReRAM单元(例如OxRAM或CBRAM)，本公开的装置和方法增加了在单元中心附近的丝极形成的可能性，这有利于非易失性存储器组件的尺寸缩放和可靠性。
虽然前述内容针对本公开的实施例，但是可在不脱离本公开的基本范围的情况下设想本公开的其它和进一步的实施例，并且该范围由随附的权利要求确定。
Claims (31)
1.一种电阻式随机存取存储器(ReRAM)装置，包括：
包括多个层的多层金属电极结构，其中所述多个层中的每个层包括选自第一组的第一材料和选自第二组的第二材料，其中所述第一组由Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物组成，并且其中所述第二组由Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物组成；以及
切换介质，其中所述多个层中的最接近所述切换介质的第一层包括所述第二组的第二材料的最大浓度，并且其中所述多个层中的最远离所述切换介质的第二层包括所述第二组的第二材料的最低浓度。
2.根据权利要求1所述的电阻式随机存取存储器装置，其中所述多个层中的每个层具有在大约0.05nm和大约4nm之间的厚度。
3.根据权利要求1所述的电阻式随机存取存储器装置，其中所述多个层中的每个层具有不同的厚度。
4.根据权利要求1所述的电阻式随机存取存储器装置，其中所述多个层包括两层到十层之间。
5.根据权利要求1所述的电阻式随机存取存储器装置，其中所述多个层包括多于十层。
6.根据权利要求1所述的电阻式随机存取存储器装置，其中所述第二层的第二组的第二材料的浓度为百分之零。
7.根据权利要求1所述的电阻式随机存取存储器装置，其中所述电极结构形成锥状结构，在每个层的外边缘上形成有氧化物或绝缘体材料。
8.根据权利要求7所述的电阻式随机存取存储器装置，其中包括所述第二材料的最大浓度的所述层进一步包括最大量的氧化物或绝缘体材料。
9.根据权利要求1所述的电阻式随机存取存储器装置，其中所述多层金属电极结构可以是在所述电阻式随机存取存储器装置内的顶部电极、底部电极、或两者。
10.根据权利要求1所述的电阻式随机存取存储器装置，进一步包括第二电极结构，其中所述多层金属电极结构与所述切换介质的第一侧耦合，并且所述第二电极结构与所述切换介质的第二侧耦合，所述第二侧与所述第一侧相反。
11.根据权利要求10所述的电阻式随机存取存储器装置，其中所述第二电极结构是包括第二多个层的第二多层金属电极结构，其中所述第二多个层中的每个层包括选自所述第一组的第一材料以及选自所述第二组的第二材料，其中所述第一组由Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物组成，其中所述第二组由Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物组成，并且其中所述第二多个层中的最接近所述切换介质的第一层包括所述第二组的第二材料的最大浓度，并且其中所述第二多个层中的最远离所述切换介质的第二层包括所述第二组的第一材料的最低浓度。
12.一种存储器装置，包括：
至少一个层，包括第一组的元素中的一个和第二组的元素中的一个，其中所述第一组选自由Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物组成的组，并且其中所述第二组选自由Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物组成的组；
切换介质，其中所述第一组的元素的浓度连续地变化，并且所述第二组的元素的浓度连续地变化，其中所述第二组的元素的浓度在所述切换介质附近处最大，并且所述第一组的元素的浓度在最远离所述切换介质处最大；以及
接触体，其中所述层位于所述切换介质和所述接触体之间。
13.根据权利要求12所述的存储器装置，其中所述层具有在大约0.05nm和大约4nm之间的厚度。
14.根据权利要求12所述的存储器装置，其中所述第二组的元素的浓度在最远离所述切换介质的所述至少一个层上的位置处为百分之零。
15.根据权利要求12所述的存储器装置，其中所述电极结构形成锥状结构，在所述层的外边缘上形成有氧化物或绝缘体材料。
16.一种用于形成存储器装置的方法，包括：
形成包括来自第一组的材料和来自第二组的材料的第一层，其中所述第一组包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，并且其中所述第二组包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物；
形成包括来自第一组的材料和来自第二组的材料的第二层，其中所述第一组包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，其中所述第二组包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物，其中所述第二层在所述第一层下面，其中所述第二层所包括的来自所述第二组的材料的浓度大于所述第一层，并且其中所述第一层和所述第二层共同形成第一电极；
蚀刻或离子研磨所述存储器装置；以及
将所述第一电极暴露于富氧或富氮环境，以使所述第一电极形成圆锥结构，其中具有来自所述第二组的材料的最大浓度的所述第一电极的区域包含氧化物或绝缘体材料的最大浓度。
17.根据权利要求16所述的方法，其中所述第一层和所述第二层各自具有在大约0.05nm和大约4nm之间的厚度。
18.根据权利要求16所述的方法，其中所述第一层和所述第二层各自具有不同的厚度。
19.根据权利要求16所述的方法，其中在所述第一层和所述第二层中的每一个的外边缘上形成氧化物或绝缘体材料。
20.根据权利要求16所述的方法，进一步包括组合所述第一层和所述第二层以形成多层电极结构，并且其中所述多层电极结构可以是存储器装置内的顶部电极、底部电极、或两者。
21.根据权利要求16所述的方法，进一步包括：
形成包括来自第一组的材料和来自第二组的材料的第三层，其中所述第一组包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，并且其中所述第二组包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物；
形成包括来自第一组的材料和来自第二组的材料的第四层，其中所述第一组包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，其中所述第二组包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物，其中所述第四层在所述第三层下面，其中所述第三层所包括的来自所述第二组的材料浓度大于所述第四层，并且其中所述第三层和所述第四层共同形成第二电极，并且其中在将所述第一电极暴露于富氧或富氮环境之前形成所述第二电极；以及
将所述第二电极暴露于富氧或富氮环境，以使所述第二电极形成圆锥结构，其中具有来自所述第二组的材料的最大浓度的第二电极的区域包含氧化物或绝缘体材料的最大浓度。
22.根据权利要求21所述的方法，其中将所述第一电极和所述第二电极暴露于富氧或富氮环境在同时发生。
23.一种用于形成存储器装置的方法，包括：
形成包括来自第一组的材料和来自第二组的材料的第一层，其中所述第一组包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，并且其中所述第二组包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物；
形成包括来自第一组的材料和来自第二组的材料的第二层，其中所述第一组包括Ag、Au、Pt、Pd、Cu、Rh、或者其合金或混合物，其中所述第二组包括Mg、Ta、TaN、Si、Al、Ti、TIN、W、Hf、Nb、Zr、或者其合金或混合物，其中所述第二层在所述第一层下面，其中所述第二层所包括的来自所述第二组的材料的浓度大于所述第一层，并且其中所述第一层和所述第二层共同形成第一电极；
形成包括来自第三组的材料的第三层，其中所述第三组包括Mg、Ta、TaN、Si、Al、Ti、TiN、W、Hf、Nb、Zr、或者其合金或混合物；
形成包括来自所述第一组的材料和来自所述第二组的材料的第四层；
形成包括来自所述第一组的材料和来自所述第二组的材料的第五层，其中所述第五层在所述第四层下面，其中第五层所包括的来自所述第二组的材料的浓度低于所述第四层，其中所述第四层和所述第五层共同形成第二电极，并且其中所述第三层在所述第一电极和所述第二电极之间；
蚀刻或离子研磨所述存储器装置；以及
将所述第一电极、所述第二电极和所述第三层暴露于富氧或富氮环境，以使所述第一电极和所述第二电极形成圆锥结构，其中具有来自所述第二组的材料的最大浓度的所述第一电极和所述第二电极的区域包含氧化物或绝缘体材料的最大浓度，并且其中所述暴露将所述第三层形成为切换介质。
24.根据权利要求23所述的方法，其中所述第一层、所述第二层、所述第四层和所述第五层各自具有在大约0.05nm和大约4nm之间的厚度。
25.根据权利要求23所述的方法，其中所述第一层和所述第二层各自具有不同的厚度。
26.根据权利要求23所述的方法，其中所述第四层和所述第五层各自具有不同的厚度。
27.根据权利要求23所述的方法，其中在所述第一层、所述第二层、所述第四层和所述第五层中的每一个的外边缘上形成氧化物或绝缘体材料。
28.根据权利要求23所述的方法，进一步包括组合所述第一层和所述第二层以形成多层电极结构，并且其中所述多层电极结构可以是所述存储器装置内的顶部电极、底部电极、或两者。
29.根据权利要求23所述的方法，进一步包括组合所述第四层和所述第五层以形成多层电极结构，并且其中所述多层电极结构可以是所述存储器装置内的顶部电极、底部电极、或两者。
30.根据权利要求23所述的方法，进一步包括：
形成包括来自所述第一组的材料和来自所述第二组的材料的第六层；
形成包括来自所述第一组的材料和来自所述第二组的材料的第七层，其中所述第七层在所述第六层下面，其中所述第七层所包括的来自所述第二组的材料的浓度高于所述第六层，并且其中所述第六层和所述第七层共同形成第三电极；
形成包括来自所述第三组的材料的第八层；
形成包括来自所述第一组的材料和来自所述第二组的材料的第九层；
形成包括来自所述第一组的材料和来自所述第二组的材料的第十层，其中所述第十层在所述第九层下面，其中所述第十层所包括的来自所述第二组的材料的浓度低于所述第九层，其中所述第九层和所述第十层共同形成第四电极，其中所述第八层在所述第三电极和所述第四电极之间，并且其中在将所述第一电极和所述第二电极暴露于富氧或富氮环境之前形成所述第三电极和所述第四电极；以及
将所述第三电极、所述第四电极和所述第八层暴露于富氧或富氮环境，以使所述第三电极和所述第四电极形成圆锥结构，其中具有来自所述第二组的材料的最大浓度的所述第三电极和所述第四电极包含氧化物或绝缘体材料的最大浓度。
31.根据权利要求30所述的方法，其中将所述第一电极、所述第二电极、所述第三电极和所述第四电极暴露于富氧或富氮环境在同时发生。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/935,176 | 2015-11-06 | ||
| US14/935,176 US20170133588A1 (en) | 2015-11-06 | 2015-11-06 | Resistive ram cell with focused electric field |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107026234A true CN107026234A (zh) | 2017-08-08 |
Family
ID=58584825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611272921.9A Pending CN107026234A (zh) | 2015-11-06 | 2016-11-07 | 具有聚焦的电场的电阻式随机存取存储器单元 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20170133588A1 (zh) |
| JP (1) | JP2017103453A (zh) |
| KR (1) | KR20170058275A (zh) |
| CN (1) | CN107026234A (zh) |
| DE (1) | DE102016013178A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11737289B2 (en) | 2020-12-09 | 2023-08-22 | International Business Machines Corporation | High density ReRAM integration with interconnect |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207180A (zh) * | 2006-12-15 | 2008-06-25 | 旺宏电子股份有限公司 | 多层电极结构 |
| CN101295763A (zh) * | 2007-04-25 | 2008-10-29 | 台湾积体电路制造股份有限公司 | 电阻式存储器装置及电阻式随机存取存储器堆叠结构 |
| CN101409303A (zh) * | 2007-10-10 | 2009-04-15 | 三星电子株式会社 | 多层电极、交叉点存储器阵列 |
| US20150044851A1 (en) * | 2008-08-12 | 2015-02-12 | Industrial Technology Research Institute | Resistive random access memory and method for fabricating the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635765A (en) * | 1996-02-26 | 1997-06-03 | Cypress Semiconductor Corporation | Multi-layer gate structure |
| JP2006032728A (ja) * | 2004-07-16 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ |
| US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| US8003972B2 (en) * | 2006-08-30 | 2011-08-23 | Micron Technology, Inc. | Bottom electrode geometry for phase change memory |
| KR101046852B1 (ko) * | 2006-10-16 | 2011-07-06 | 파나소닉 주식회사 | 비휘발성 기억소자 및 그 제조방법 |
| KR101206036B1 (ko) * | 2006-11-16 | 2012-11-28 | 삼성전자주식회사 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
| US8144498B2 (en) * | 2007-05-09 | 2012-03-27 | Intermolecular, Inc. | Resistive-switching nonvolatile memory elements |
| US7825398B2 (en) * | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
| KR20100002654A (ko) * | 2008-06-30 | 2010-01-07 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
| US8420478B2 (en) * | 2009-03-31 | 2013-04-16 | Intermolecular, Inc. | Controlled localized defect paths for resistive memories |
| US8598562B2 (en) * | 2011-07-01 | 2013-12-03 | Micron Technology, Inc. | Memory cell structures |
| US9048415B2 (en) * | 2012-01-11 | 2015-06-02 | Micron Technology, Inc. | Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods |
| US8866122B1 (en) * | 2012-06-14 | 2014-10-21 | Adesto Technologies Corporation | Resistive switching devices having a buffer layer and methods of formation thereof |
| US9871077B2 (en) * | 2013-12-06 | 2018-01-16 | University Of Massachusetts | Resistive memory device with semiconductor ridges |
| JP2015185771A (ja) * | 2014-03-25 | 2015-10-22 | 日本電気株式会社 | スイッチング素子およびスイッチング素子のプログラム方法 |
-
2015
- 2015-11-06 US US14/935,176 patent/US20170133588A1/en not_active Abandoned
-
2016
- 2016-11-04 JP JP2016216314A patent/JP2017103453A/ja active Pending
- 2016-11-04 KR KR1020160146674A patent/KR20170058275A/ko not_active Application Discontinuation
- 2016-11-04 DE DE102016013178.0A patent/DE102016013178A1/de not_active Withdrawn
- 2016-11-07 CN CN201611272921.9A patent/CN107026234A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207180A (zh) * | 2006-12-15 | 2008-06-25 | 旺宏电子股份有限公司 | 多层电极结构 |
| CN101295763A (zh) * | 2007-04-25 | 2008-10-29 | 台湾积体电路制造股份有限公司 | 电阻式存储器装置及电阻式随机存取存储器堆叠结构 |
| CN101409303A (zh) * | 2007-10-10 | 2009-04-15 | 三星电子株式会社 | 多层电极、交叉点存储器阵列 |
| US20150044851A1 (en) * | 2008-08-12 | 2015-02-12 | Industrial Technology Research Institute | Resistive random access memory and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017103453A (ja) | 2017-06-08 |
| KR20170058275A (ko) | 2017-05-26 |
| US20170133588A1 (en) | 2017-05-11 |
| DE102016013178A1 (de) | 2017-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8618526B2 (en) | Nonvolatile memory device and manufacturing method thereof | |
| US9847478B2 (en) | Methods and apparatus for resistive random access memory (RRAM) | |
| JP5079927B2 (ja) | 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置 | |
| US8421051B2 (en) | Resistance-change memory | |
| US9431459B2 (en) | Switching components and memory units | |
| US8822968B2 (en) | Nonvolatile memory device and method for manufacturing same | |
| US20120292587A1 (en) | Nonvolatile memory device | |
| JP5960347B2 (ja) | フィラメント形成が限局された抵抗型メモリ | |
| US8860000B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US11018189B2 (en) | Storage apparatus | |
| US8921214B2 (en) | Variable resistance memory device and method for fabricating the same | |
| KR101928414B1 (ko) | 가변 저항 메모리 장치 | |
| US9947722B2 (en) | Semiconductor memory device | |
| CN107026234A (zh) | 具有聚焦的电场的电阻式随机存取存储器单元 | |
| US9735201B2 (en) | Memory device | |
| JP6433860B2 (ja) | 記憶装置 | |
| CN106206936B (zh) | 电阻式随机存取存储器 | |
| US9111640B2 (en) | Nonvolatile memory element, nonvolatile memory device, and writing method for use in nonvolatile memory element | |
| JP2012084557A (ja) | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 | |
| WO2018009157A1 (en) | Resistive random access memory (rram) with multicomponent oxides |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170808 |
|
| WD01 | Invention patent application deemed withdrawn after publication |