CN107026192A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107026192A
CN107026192A CN201610073065.8A CN201610073065A CN107026192A CN 107026192 A CN107026192 A CN 107026192A CN 201610073065 A CN201610073065 A CN 201610073065A CN 107026192 A CN107026192 A CN 107026192A
Authority
CN
China
Prior art keywords
ion implanting
semiconductor device
manufacture method
active area
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610073065.8A
Other languages
English (en)
Other versions
CN107026192B (zh
Inventor
张帅
洪波
吕瑞霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610073065.8A priority Critical patent/CN107026192B/zh
Priority to US15/346,570 priority patent/US9966265B2/en
Priority to EP17152666.8A priority patent/EP3203503A1/en
Publication of CN107026192A publication Critical patent/CN107026192A/zh
Application granted granted Critical
Publication of CN107026192B publication Critical patent/CN107026192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Abstract

本发明公开了半导体装置的制造方法，涉及半导体领域。该方法包括：提供衬底结构，该衬底结构包括用于器件的一个或多个结构，所述一个或多个结构每一个包括位于衬底中的被沟槽分隔的有源区、位于有源区上的绝缘层、以及位于绝缘层上的硬掩模层，所述一个或多个结构包括用于第一类型器件的第一结构；对第一结构执行第一离子注入；对硬掩模层和绝缘层进行后缩处理，形成后缩的硬掩模层和后缩的绝缘层，从而暴露有源区的边缘角部；对边缘角部进行圆角处理。本发明的制造方法可以使得有源区的边缘角部被圆角处理的更圆滑，减小边缘角部的电场集中效应，从而提高器件的可靠性。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体领域，特别涉及半导体装置的制造方法。
背景技术
目前，高压器件通常生长比较厚的栅极氧化物来使得器件能够承受较高的工作电压。但是，与在有源区的平面部形成的氧化物相比，在有源区的角部形成的氧化物常常较薄。这将导致在有源区角部产生较高的电场，并且在有源区角部处电场分布集中，从而降低器件的可靠性。为了克服在有源区角部处的氧化物厚度较薄的问题，现有技术中通常增加栅极氧化物的厚度，但是这仅能有限地改善有源区角部的氧化物厚度。
此外，为了保持最大工作电压，高压器件还需要较大的阱区隔离。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的一个实施例的目的之一是：提供一种半导体装置的制造方法。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括用于器件的一个或多个结构，所述一个或多个结构每一个包括位于衬底中的被沟槽分隔的有源区、位于有源区上的绝缘层、以及位于绝缘层上的硬掩模层，所述一个或多个结构包括用于第一类型器件的第一结构；对所述第一结构执行第一离子注入；对所述硬掩模层和所述绝缘层进行后缩处理，形成后缩的硬掩模层和后缩的绝缘层，从而暴露所述有源区的边缘角部；以及对所述边缘角部进行圆角处理。
在一些实施例中，所述方法还包括：对与所述第一结构相邻的第一沟槽的至少一部分执行第二离子注入，以在所述第一沟槽的底部的衬底中形成第一掺杂区域，其中所述第二离子注入的能量小于所述第一离子注入的能量。
在一些实施例中，所述圆角处理使得所暴露的边缘角部被氧化，并在所暴露的边缘角部以及所述沟槽的底部和侧壁上形成氧化物层。
在一些实施例中，所述半导体装置的制造方法还包括：在所述圆角处理后，以绝缘填充材料填充所述沟槽。
在一些实施例中，用于所述第一离子注入的源材料包含磷或砷，注入能量为100KeV至700KeV，注入剂量为1×1012至8×1012atom/cm2；或者，用于所述第一离子注入的源材料包含硼，注入能量为60KeV至300KeV，注入剂量为1×1012至8×1012atom/cm2。
在一些实施例中，用于所述第二离子注入的源材料包含砷或磷，注入能量为8KeV至60KeV，注入剂量为5×1012至1×1014atom/cm2；或者，用于所述第二离子注入的源材料包含硼或氟化硼，注入能量为5KeV至30KeV，注入剂量为5×1012至1×1014atom/cm2。
在一些实施例中，所述衬底还包括用于第二类型器件的第二结构，在对所述第一结构执行第一离子注入之前，所述方法还包括：形成第一阻挡层覆盖所述第二结构。
在一些实施例中，所述衬底还包括用于第二类型器件的第二结构，所述方法还包括：在对所述第一结构执行第一离子注入之前，形成第一阻挡层覆盖所述第二结构；以及在对与所述第一结构相邻的第一沟槽的至少一部分执行第二离子注入之后且在所述后缩处理之前，去除所述第一阻挡层。
在一些实施例中，在去除所述第一阻挡层之后，所述方法还包括：形成第二阻挡层以露出所述第二结构；对所述第二结构执行第三离子注入。
在一些实施例中，所述半导体装置的制造方法还包括：对与所述第二结构相邻的第二沟槽的至少一部分执行第四离子注入，以在所述第二沟槽的底部的衬底中形成第二掺杂区域，其中所述第四离子注入的能量小于所述第三离子注入的能量。
在一些实施例中，用于所述第三离子注入的源材料包含磷或砷，注入能量为100KeV至700KeV，注入剂量为1×1012至8×1012atom/cm2；或者，用于所述第三离子注入的源材料包含硼，注入能量为60KeV至300KeV，注入剂量为1×1012至8×1012atom/cm2。
在一些实施例中，用于所述第四离子注入的源材料包含砷或磷，注入能量为8KeV至60KeV，注入剂量为5×1012至1×1014atom/cm2；或者，用于所述第四离子注入的源材料包含硼或氟化硼，注入能量为5KeV至30KeV，注入剂量为5×1012至1×1014atom/cm2。
在一些实施例中，所述衬底还包括：用于第三类型器件的第三结构，其中所述第三类型器件的工作电压低于所述第一类型器件的工作电压；所述方法还包括：在对所述第一结构执行第一离子注入之前，形成第三阻挡层覆盖所述第三结构。
在一些实施例中，所述衬底还包括：用于第三类型器件的第三结构，其中所述第三类型器件的工作电压低于所述第一类型器件的工作电压；所述方法还包括：在执行第二离子注入之前，形成第三阻挡层覆盖所述第三结构。
在一些实施例中，所述衬底还包括用于第三类型器件的第三结构，其中所述第三类型器件的工作电压低于所述第一类型器件的工作电压；所述第一阻挡层还被形成为覆盖所述第三结构；以及所述第二阻挡层还被形成为覆盖所述第三结构。
在一些实施例中，在填充所述沟槽之后，所述方法还包括：去除所述硬掩模层以及其下的绝缘层，以露出下面的有源区；在所露出的有源区上形成用于所述器件的栅极结构。
在一些实施例中，所述绝缘层包括二氧化硅；所述硬掩模层包括氮化硅。
在一些实施例中，所述绝缘填充材料包括二氧化硅。
在一些实施例中，所述有源区作为阱区。
根据本发明的一些实施例，可以使得有源区的边缘角部被圆角处理的更圆滑，可以在角部形成更大的曲率半径。根据本发明的一些实施例，可以使得形成的圆角处的氧化物层比较厚，例如可以更接近于有源区表面上的氧化层厚度，不会由于太薄导致器件可靠性变差。根据本发明的一些实施例，可以减小边缘角部的电场强度和电力线的密集度，从而提高器件的可靠性。
另外，通过对沟槽执行低能量的离子注入，可以在沟槽底部区域调节掺杂浓度来形成更好的电性隔离，改善了阱区的隔离。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1示出根据本发明一些实施例的半导体装置的制造方法的流程图。
图2A是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图2B是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图2C是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图2D是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图2E是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图2F是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图2G是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图3A是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图3B是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图3C是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图3D是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图3E是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图3F是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4A是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4B是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4C是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4D是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4E是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4F是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4G是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4H是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4I是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图4J是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5A是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5B是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5C是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5D是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5E是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5F是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5G是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5H是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5I是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
图5J是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的一个阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1示出根据本发明一些实施例的半导体装置的制造方法的流程图。图2A至图2G分别是示意性地示出根据本发明一些实施例的半导体装置的制作过程中的若干阶段的结构的横截面示意图。下面结合图1以及图2A至图2G详细描述本发明一些实施例的半导体装置的制造过程。
在步骤S11，提供衬底结构，该衬底结构包括用于器件的一个或多个结构。所述一个或多个结构每一个包括位于衬底中的被沟槽分隔的有源区21、位于有源区21上的绝缘层(例如缓冲氧化层)23、以及位于绝缘层23上的硬掩模层24。所述一个或多个结构包括用于第一类型器件的第一结构20，如图2A所示。所述沟槽包括与第一结构20相邻的第一沟槽22。例如，绝缘层可以包括二氧化硅。硬掩模层可以包括氮化硅。在一些实施例中，该第一结构可以用于形成工作电压较高的器件(可以称为高压器件)，例如可以用于形成P型沟道的高压器件或者N型沟道的高压器件。
该衬底结构可以通过如下的步骤提供：在半导体衬底(例如硅衬底)上形成绝缘层(例如二氧化硅)，在绝缘层上形成硬掩模层(例如氮化硅)，然后对所形成的结构执行刻蚀以形成沟槽，从而形成图2A所示的上述衬底结构。所述有源区可以作为阱区。例如，可以对半导体衬底执行离子注入以形成阱区，以及执行阱区退火处理等。
在步骤S12，对第一结构执行第一离子注入。如图2B所示，对第一结构20执行第一离子注入。
在一些实施例中，用于第一离子注入的源材料包含磷或砷等N型掺杂元素，注入能量为100KeV至700KeV，注入剂量为1×1012至8×1012atom/cm2。
在另一些实施例中，用于第一离子注入的源材料包含硼等P型掺杂元素，注入能量为60KeV至300KeV，注入剂量为1×1012至8×1012atom/cm2。
该第一离子注入可以用作高压器件的源区或漏区的漂移区注入。在一些实施例中，对于高压漂移区注入，有源区为N型阱区，可以注入P型离子；有源区为P型阱区，可以注入N型离子。也就是说，注入剂量、注入能量等参数可以根据实际需要来确定，例如第一离子注入可以为一次注入，也可以为多次不同能量注入。
这里，由于第一离子注入的注入能量较大，因此，其在沟槽22的底部的注入较深。本发明在此并不关注该注入在沟槽底部可能形成的掺杂区域。
在步骤S13，对硬掩模层和绝缘层进行后缩处理，形成后缩的硬掩模层和后缩的绝缘层，从而暴露有源区的边缘角部。例如如图2C所示，对硬掩模层24和绝缘层23进行后缩(pull back)处理，形成后缩的硬掩模层24和后缩的绝缘层23。
例如，可以使用包含磷酸的刻蚀液，通过湿法刻蚀对硬掩模层和绝缘层进行处理。该刻蚀液可以与氮化硅(作为硬掩模层)反应从而刻蚀氮化硅，该刻蚀液对于二氧化硅与氮化硅有足够的选择比，并且基本不与硅反应。氮化硅层一般比较致密，但在步骤S12的第一离子注入之后，导致氮化硅层变得疏松。这样，在进行后缩处理时，可以提高刻蚀速率，并可以将作为硬掩模层的氮化硅刻蚀的更多。
在另一些实施例中，也可以分别对硬掩模层和绝缘层进行后缩处理。例如，可以先用磷酸刻蚀硬掩模层，再用氢氟酸刻蚀绝缘层。又例如，可以先用氢氟酸刻蚀绝缘层，再用磷酸刻蚀硬掩模层。
在步骤S14，对边缘角部进行圆角处理。在一些实施例中，圆角处理使得所暴露的边缘角部被氧化，并在所暴露的边缘角部以及沟槽的底部和侧壁上形成氧化物层(例如衬垫氧化物层)25，如图2D所示。即，通过氧化工艺等在所暴露的边缘角部以及沟槽的底部和侧壁上形成氧化物层25，在氧化的过程中，边缘角部的有源区材料(例如，硅)会被氧化，从而使得有源区的边缘角部圆角化。
另外，由于在前面的步骤中，硬掩模层(并因此绝缘层)被后缩的较多(例如，高压器件区域(相对于低压器件区域)的硬掩模层由于受到离子注入，湿法刻蚀较快)，因此有源区的边缘角部被暴露得也较多，从而边缘角部被圆角化处理的更多，也即，边缘角部可以被形成为具有更大的曲率半径，从而使得角部更圆滑。
应理解，本发明的附图仅仅用于示意性地图示本发明的方案，而并非严格按实际形状或实际比例绘制。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。应理解，根据本发明的这些实施例，还相应提供了一种半导体装置，该半导体装置中，有源区的边缘角部被圆角处理的更圆滑。这样，一方面可以使得在所形成的圆角处形成更厚的氧化物层，不会因角部处的氧化物层太薄而导致器件可靠性变差。另一方面，由于角部被倒角，其曲率半径增加，减小了角部处电场的集中度，从而也提高器件可靠性。
在一些实施例中，制造方法还可以包括：在圆角处理后，以绝缘填充材料填充所述沟槽，如图2E所示。例如，可以在图2D所示的结构上沉积形成绝缘填充材料(例如二氧化硅)26，然后对该绝缘填充材料26执行平坦化(例如化学机械平坦化(Chemical MechanicalPlanarization，简称为CMP))处理，例如，以硬掩模层作为停止层，从而形成图2E所示的结构。在一些实施例中，绝缘填充材料可以包括二氧化硅。
在一些实施例中，在填充沟槽之后，制造方法还可以包括：去除硬掩模层以及其下的绝缘层，以露出下面的有源区；在所露出的有源区上形成用于器件的栅极结构。例如，如图2F所示，去除硬掩模层24以及其下的绝缘层23，露出下面的有源区21以用于后续工艺。在一些实施例中，在去除硬掩模层和绝缘层时还去除了绝缘填充材料26的一部分，如图2F所示。
在一些实施例中，如图2G所示，在所露出的有源区21上形成用于器件的栅极结构，该栅极结构可以包括栅极绝缘物27和栅极28。作为一个示例，例如，通过沉积或氧化工艺等在所露出的有源区上形成栅极绝缘层，然后通过例如沉积等工艺在栅极绝缘层上形成栅极材料层，之后对栅极材料层和栅极绝缘层进行图案化，从而形成所述栅极结构。应理解，在一些实施例中，栅极绝缘物可以包括二氧化硅，栅极材料可以包括：多晶硅或铜、铝等金属。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。应理解，根据本发明的这些实施例，还相应提供了一种半导体装置，该半导体装置中，有源区的边缘角部被圆角处理的更圆滑。这样，一方面可以使得在所形成的圆角处形成更厚的氧化物层，不会因角部处的氧化物层太薄而导致器件可靠性变差。另一方面，由于角部被倒角，其曲率半径增加，减小了角部处电场的集中度，从而也提高器件可靠性。本领域技术人员可以理解，图2G图示出了该横截面视图下的圆角化的角部，在垂直纸面的方向(也即与图2G的横截面视图垂直的方向)且沿鳍片对称轴截取的横截面视图中也会有圆角化的角部(图中未示出)。
在后续的步骤中，还可以包括例如进行自对准源极/漏极注入以形成源极和漏极等步骤。例如源极和漏极可以分别位于栅极两侧(分别在纸面外侧和纸面内侧)。对于本领域中已知的步骤，本发明在这里将不赘述。
在一些实施例中，在后缩处理之前，所述制造方法还可以包括：对与第一结构相邻的第一沟槽的至少一部分执行第二离子注入，以在第一沟槽的底部的衬底中形成第一掺杂区域。优选地，第二离子注入的能量小于第一离子注入的能量。
图3A至图3F分别是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的若干阶段的结构的横截面示意图。
如图3A所示，在步骤S12之后且在步骤S13之前，对与第一结构20相邻的第一沟槽22的至少一部分执行第二离子注入，以在第一沟槽22的底部的衬底中形成第一掺杂区域36。第二离子注入的能量小于第一离子注入的能量。
本发明的发明人注意到，阱区的耗尽区可能导致阱区中的相反导电类型的掺杂区与相邻的相反导电类型的阱区穿通。以P型阱区(简称为PW)为例，PW的耗尽区可能将PW中的N+源区/漏区与相邻的N型阱区(简称为NW)连接起来，导致穿通，从而形成漏电通道。对于N型阱区，也是如此。尤其是，高压器件工作电压比较高，所以耗尽区比较宽，容易引起这样的穿通。而上述对沟槽执行的第二离子注入可以在沟槽底部衬底中的阱区边界形成掺杂区域，可以减小耗尽区宽度，这种电隔离的方法有助于改善阱区的隔离。
由于有源区上存在硬掩模层，对沟槽执行第二离子注入时，可以通过控制能量使得注入离子不会穿透硬掩模层，或者也可以根据注入能量需求增加硬掩模层厚度从而也使得注入离子不会穿透硬掩模层，从而可以防止有源区被第二离子注入影响。这里，硬掩模层的存在可以使得在制造步骤中不需要增加光刻版(reticle)，并节省注入光刻等工艺步骤，从而可以降低成本。
在一些实施例中，用于第二离子注入的源材料包含砷或磷，注入能量为8KeV至60KeV，注入剂量为5×1012至1×1014atom/cm2。
在另一些实施例中，用于第二离子注入的源材料包含硼或氟化硼，注入能量为5KeV至30KeV，注入剂量为5×1012至1×1014atom/cm2。
本领域技术人员可以理解，第二离子注入是N型离子注入还是进行P型离子注入可以根据所需要的电性隔离来确定。例如，可以见下文中关于图4A-4J的说明。
接下来，如图3B所示，对硬掩模层24和绝缘层23进行后缩处理，形成后缩的硬掩模层24和后缩的绝缘层23，从而暴露有源区21的边缘角部。
接下来，如图3C所示，对边缘角部进行圆角处理，在所暴露的边缘角部以及沟槽的底部和侧壁上形成氧化物层25。
接下来，如图3D所示，在圆角处理后，以绝缘填充材料26填充沟槽。
接下来，如图3E所示，去除硬掩模层24以及其下的绝缘层23，以露出下面的有源区21。
接下来，如图3F所示，在有源区21上形成用于器件的栅极结构，该栅极结构可以包括栅极绝缘物27和栅极28。
在一些实施例中，所述衬底结构还可以包括：用于第二类型器件的第二结构。在对第一结构执行第一离子注入之前，制造方法还可以包括：形成第一阻挡层覆盖第二结构。
在一些实施例中，所述衬底还可以包括：用于第二类型器件的第二结构。制造方法还可以包括：在对第一结构执行第一离子注入之前，形成第一阻挡层覆盖第二结构；以及在对与第一结构相邻的第一沟槽的至少一部分执行第二离子注入之后且在后缩处理之前，去除所述第一阻挡层。
在一些实施例中，在去除第一阻挡层之后，制造方法还可以包括：形成第二阻挡层以露出第二结构，覆盖第一结构；对第二结构执行第三离子注入。
在一些实施例中，制造方法还可以包括：对与第二结构相邻的第二沟槽的至少一部分执行第四离子注入，以在第二沟槽的底部的衬底中形成第二掺杂区域，其中第四离子注入的能量小于第三离子注入的能量。
至此，教导了根据本发明另一些实施例的方法以及相应的半导体装置。根据本发明的所述实施例，由于在沟槽中形成了第一掺杂区域，从而形成电性隔离，这提高了阱区的隔离效果。
图4A至图4J分别是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的若干阶段的结构的横截面示意图。
首先，如图4A所示，提供衬底结构，该衬底结构包括用于第一类型器件的第一结构30和用于第二类型器件的第二结构40。第一结构30包括位于衬底中的被沟槽分隔的第一有源区31、位于第一有源区31上的绝缘层23、以及位于绝缘层23上的硬掩模层24。第二结构40包括衬底中的被沟槽分隔的第二有源区41、位于第二有源区41上的绝缘层23、以及位于绝缘层23上的硬掩模层24。沟槽包括与第一结构30相邻的第一沟槽32和与第二结构40相邻的第二沟槽42。在第一结构30和第二结构40之间从而与二者都相邻的沟槽被标示为32(42)。例如，第一结构可以用于形成高压N型沟道器件，第二结构可以用于形成高压P型沟道器件。又例如，第一结构可以用于形成高压P型沟道器件，第二结构可以用于形成高压N型沟道器件。
接下来，如图4B所示，形成第一阻挡层(例如光致抗蚀剂)401覆盖第二结构40，露出第一结构30，并对第一结构30执行第一离子注入。在一些实施例中，第一阻挡层401还覆盖了与第二结构相邻的第二沟槽的至少一部分。
接下来，如图4C所示，对与第一结构30相邻的第一沟槽32的至少一部分执行第二离子注入，以在第一沟槽32的底部的衬底中形成第一掺杂区域36。例如，第一掺杂区域36的导电类型优选是P型(对于P型阱区，其中形成N沟道器件)。
接下来，如图4D所示，去除第一阻挡层401，形成第二阻挡层(例如光致抗蚀剂)402以覆盖第一结构30，露出第二结构40；对第二结构40执行第三离子注入。
在一些实施例中，用于第三离子注入的源材料包含磷或砷等N型掺杂元素，注入能量为100KeV至700KeV，注入剂量(dose)为1×1012至8×1012atom/cm2。例如，对于P型阱区，其中形成高压N型沟道器件，第三离子注入可以采用源漏的N型注入。
在另一些实施例中，用于第三离子注入的源材料包含硼等P型掺杂元素，注入能量为60KeV至300KeV，注入剂量为1×1012至8×1012atom/cm2。例如，对于N型阱区，其中形成高压P型沟道器件，第三离子注入可以采用源漏的P型注入。
这里，第三离子注入与第一离子注入类似，使得第二有源区41上的硬掩模层24在后续的后缩步骤中，可以被刻蚀的更多，从而能够更多地暴露第二有源区41的边缘角部，有利于第二有源区41的边缘角部的圆角处理。
接下来，如图4E所示，对与第二结构40相邻的第二沟槽42的至少一部分执行第四离子注入，以在第二沟槽42的底部的衬底中形成第二掺杂区域46。第四离子注入的能量小于第三离子注入的能量。然后去除第二阻挡层402。
在一些实施例中，用于第四离子注入的源材料包含砷或磷，注入能量为8KeV至60KeV，注入剂量为5×1012至1×1014atom/cm2。
在另一些实施例中，用于第四离子注入的源材料包含硼或氟化硼，注入能量为5KeV至30KeV，注入剂量为5×1012至1×1014atom/cm2。
例如，对于N型阱区，其中形成P沟道器件，第二掺杂区域46的导电类型优选是N型。又例如，对于P型阱区，其中形成N沟道器件，第二掺杂区域46的导电类型优选是P型。
这里，第四离子注入与第二离子注入类似。在本发明的实施例中，对于P型阱区，第四离子注入或第二离子注入优选P型注入，对于N型阱区，第四离子注入或第二离子注入优选N型注入，但也可以根据需要采用一个掺杂区域或调整注入类型。该第四离子注入也可以在沟槽中形成电性隔离，改善阱区的隔离。
接下来，如图4F所示，对硬掩模层24和绝缘层23进行后缩处理，形成后缩的硬掩模层24和后缩的绝缘层23，从而暴露第一有源区31的边缘角部以及第二有源区41的边缘角部。
接下来，如图4G所示，对边缘角部进行圆角处理，在所暴露的边缘角部以及沟槽的底部和侧壁上形成氧化物层25。
接下来，如图4H所示，在圆角处理后，以绝缘填充材料26填充沟槽。在一些实施例中，可以在图4G所示的结构上沉积绝缘填充材料，然后对该绝缘填充材料进行平坦化(例如化学机械平坦化)。
接下来，如图4I所示，去除硬掩模层24以及其下的绝缘层23，从而露出下面的第一有源区31和第二有源区41。
接下来，如图4J所示，在所露出的第一有源区31和第二有源区41上形成用于器件的栅极结构，该栅极结构可以包括栅极绝缘物27和栅极28。
至此，教导了根据本发明另一些实施例的方法以及相应的半导体装置。该半导体装置包括两个器件，例如，一个可以为高压N型沟道器件，另一个可以为高压P型沟道器件。在该实施例中，同时对第一结构和第二结构的硬掩模层进行了后缩处理，以及后缩处理后面的步骤。
在另一些实施例中，也可以不同时对第一结构和第二结构的硬掩模层进行后缩处理。例如可以在第一阻挡层覆盖第二结构的后续步骤中，在执行第二离子注入之后，对第一结构的硬掩模层进行后缩处理；然后在第二阻挡层覆盖第一结构的后续步骤中，在执行第四离子注入之后，对第二结构的硬掩模层进行后缩处理，等等。因此，本发明的范围并不仅限于这里所公开的步骤。
在一些实施例中，衬底还可以包括：用于第三类型器件的第三结构，其中第三类型器件的工作电压低于第一类型器件的工作电压。第一阻挡层还被形成为覆盖第三结构；第二阻挡层还被形成为覆盖第三结构。
图5A至图5J分别是示意性地示出根据本发明另一些实施例的半导体装置的制作过程中的若干阶段的结构的横截面示意图。
首先如图5A所示，提供衬底结构，该衬底结构包括用于第一类型器件的第一结构30、用于第二类型器件的第二结构40和用于第三类型器件的第三结构50，其中第三类型器件的工作电压低于第一类型器件的工作电压。第一结构30包括位于衬底中的被沟槽分隔的第一有源区31、位于第一有源区31上的绝缘层23、以及位于绝缘层23上的硬掩模层24。第二结构40包括衬底中的被沟槽分隔的第二有源区41、位于第二有源区41上的绝缘层23、以及位于绝缘层23上的硬掩模层24。第三结构50包括衬底中的被沟槽分隔的第三有源区51、位于第三有源区51上的绝缘层23、以及位于绝缘层23上的硬掩模层24。沟槽包括与第一结构30相邻的第一沟槽32和与第二结构40相邻的第二沟槽42。在第一结构30和第二结构40之间从而与二者都相邻的沟槽被标示为32(42)。例如，第一结构用于形成高压N型沟道器件，第二结构用于形成高压P型沟道器件，第三结构用于形成低压器件。
接下来，如图5B所示，形成第一阻挡层(例如光致抗蚀剂)401覆盖第二结构40，露出第一结构30，该第一阻挡层401还被形成为覆盖第三结构50，对第一结构30执行第一离子注入。
接下来，如图5C所示，对与第一结构30相邻的第一沟槽32的至少一部分执行第二离子注入，以在第一沟槽32的底部的衬底中形成第一掺杂区域36。
接下来，如图5D所示，去除第一阻挡层401，形成第二阻挡层(例如光致抗蚀剂)402以覆盖第一结构30，露出第二结构40，该第二阻挡层402还被形成为覆盖第三结构50；对第二结构40执行第三离子注入。
接下来，如图5E所示，对与第二结构40相邻的第二沟槽42的至少一部分执行第四离子注入，以在第二沟槽42的底部的衬底中形成第二掺杂区域46。第四离子注入的能量小于第三离子注入的能量。然后去除第二阻挡层402。
接下来，如图5F所示，对硬掩模层24和绝缘层23进行后缩处理，形成后缩的硬掩模层24和后缩的绝缘层23，从而暴露第一有源区31的边缘角部、第二有源区41的边缘角部以及第三有源区51的边缘角部。这里，相比第一结构或第二结构的硬掩模层，第三结构的硬掩模层由于没有受到离子注入的影响，后缩的较少。
接下来，如图5G所示，对边缘角部进行圆角处理，在所暴露的边缘角部以及沟槽的底部和侧壁上形成氧化物层25。
接下来，如图5H所示，在圆角处理后，以绝缘填充材料26填充沟槽。
接下来，如图5I所示，去除硬掩模层24以及其下的绝缘层23，从而露出下面的第一有源区31、第二有源区41和第三有源区51。
接下来，如图5J所示，在所露出的第一有源区31、第二有源区41和第三有源区51上形成用于器件的栅极结构，该栅极结构可以包括栅极绝缘物27和栅极28。
至此，教导了根据本发明另一些实施例的方法以及相应的半导体装置。该半导体装置包括三个类型的器件，例如，第一个可以为高压N型沟道器件，第二个可以为高压P型沟道器件，第三个可以为低压器件。在另一些实施例中，可以采用与上述方法类似的制造方法形成包括多个类型器件的半导体装置，例如，该半导体装置可以包括：高压器件(N型和/或P型)、中压器件(N型和/或P型)以及低压器件(N型和/或P型)等，其中高压器件的有源区的角部经过本发明实施例的方法圆角化，具有更大的曲率半径，从而使得角部更圆滑。
在另一些实施例中，衬底还可以包括：用于第三类型器件的第三结构，其中第三类型器件的工作电压低于第一类型器件的工作电压。制造方法还可以包括：在对第一结构执行第一离子注入之前，形成第三阻挡层覆盖第三结构。
在该实施例中，衬底结构包括用于第一类型器件的第一结构和用于第三类型器件的第三结构。在一些实施例的制造过程中，第三结构的硬掩模层不需要被后缩的较多，因此在对第一结构执行第一离子注入之前，形成第三阻挡层覆盖第三结构。然后在对第一结构执行第二离子注入之后且在执行后缩处理之前，去除该第三阻挡层。
在另一些实施例中，衬底还可以包括：用于第三类型器件的第三结构，其中第三类型器件的工作电压低于第一类型器件的工作电压。制造方法还可以包括：在执行第二离子注入之前，形成第三阻挡层覆盖第三结构。
在该实施例中，衬底结构包括用于第一类型器件的第一结构和用于第三类型器件的第三结构。在一些实施例的制造过程中，第三结构的硬掩模层也需要被后缩的较多，但是不需要在沟槽中形成掺杂区域，因此可以在对第一结构执行第一离子注入之后且在执行第二离子注入之前，形成第三阻挡层覆盖第三结构。然后在执行第二离子注入之后且在执行后缩处理之前，去除该第三阻挡层。
至此，已经详细描述了根据本发明的制造半导体器件的方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (19)

1.一种半导体装置的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括用于器件的一个或多个结构，所述一个或多个结构每一个包括位于衬底中的被沟槽分隔的有源区、位于有源区上的绝缘层、以及位于绝缘层上的硬掩模层，所述一个或多个结构包括用于第一类型器件的第一结构；
对所述第一结构执行第一离子注入；
对所述硬掩模层和所述绝缘层进行后缩处理，形成后缩的硬掩模层和后缩的绝缘层，从而暴露所述有源区的边缘角部；以及
对所述边缘角部进行圆角处理。
2.根据权利要求1所述半导体装置的制造方法，其特征在于，在所述后缩处理之前，所述方法还包括：
对与所述第一结构相邻的第一沟槽的至少一部分执行第二离子注入，以在所述第一沟槽的底部的衬底中形成第一掺杂区域，
其中所述第二离子注入的能量小于所述第一离子注入的能量。
3.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述圆角处理使得所暴露的边缘角部被氧化，并在所暴露的边缘角部以及所述沟槽的底部和侧壁上形成氧化物层。
4.根据权利要求1所述半导体装置的制造方法，其特征在于，还包括：
在所述圆角处理后，以绝缘填充材料填充所述沟槽。
5.根据权利要求1所述半导体装置的制造方法，其特征在于，
用于所述第一离子注入的源材料包含磷或砷，注入能量为100KeV至700KeV，注入剂量为1×1012至8×1012atom/cm2；
或者，
用于所述第一离子注入的源材料包含硼，注入能量为60KeV至300KeV，注入剂量为1×1012至8×1012atom/cm2。
6.根据权利要求2所述半导体装置的制造方法，其特征在于，
用于所述第二离子注入的源材料包含砷或磷，注入能量为8KeV至60KeV，注入剂量为5×1012至1×1014atom/cm2；
或者，
用于所述第二离子注入的源材料包含硼或氟化硼，注入能量为5KeV至30KeV，注入剂量为5×1012至1×1014atom/cm2。
7.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述衬底还包括用于第二类型器件的第二结构，
在对所述第一结构执行第一离子注入之前，所述方法还包括：形成第一阻挡层覆盖所述第二结构。
8.根据权利要求2所述半导体装置的制造方法，其特征在于，
所述衬底还包括用于第二类型器件的第二结构，
所述方法还包括：
在对所述第一结构执行第一离子注入之前，形成第一阻挡层覆盖所述第二结构；以及
在对与所述第一结构相邻的第一沟槽的至少一部分执行第二离子注入之后且在所述后缩处理之前，去除所述第一阻挡层。
9.根据权利要求8所述半导体装置的制造方法，其特征在于，在去除所述第一阻挡层之后，所述方法还包括：
形成第二阻挡层以露出所述第二结构；
对所述第二结构执行第三离子注入。
10.根据权利要求9所述半导体装置的制造方法，其特征在于，还包括：
对与所述第二结构相邻的第二沟槽的至少一部分执行第四离子注入，以在所述第二沟槽的底部的衬底中形成第二掺杂区域，其中所述第四离子注入的能量小于所述第三离子注入的能量。
11.根据权利要求9所述半导体装置的制造方法，其特征在于，
用于所述第三离子注入的源材料包含磷或砷，注入能量为100KeV至700KeV，注入剂量为1×1012至8×1012atom/cm2；
或者，
用于所述第三离子注入的源材料包含硼，注入能量为60KeV至300KeV，注入剂量为1×1012至8×1012atom/cm2。
12.根据权利要求10所述半导体装置的制造方法，其特征在于，
用于所述第四离子注入的源材料包含砷或磷，注入能量为8KeV至60KeV，注入剂量为5×1012至1×1014atom/cm2；
或者，
用于所述第四离子注入的源材料包含硼或氟化硼，注入能量为5KeV至30KeV，注入剂量为5×1012至1×1014atom/cm2。
13.根据权利要求1所述半导体装置的制造方法，其特征在于，所述衬底还包括：
用于第三类型器件的第三结构，其中所述第三类型器件的工作电压低于所述第一类型器件的工作电压；
所述方法还包括：
在对所述第一结构执行第一离子注入之前，形成第三阻挡层覆盖所述第三结构。
14.根据权利要求2所述半导体装置的制造方法，其特征在于，
所述衬底还包括：
用于第三类型器件的第三结构，其中所述第三类型器件的工作电压低于所述第一类型器件的工作电压；
所述方法还包括：
在执行第二离子注入之前，形成第三阻挡层覆盖所述第三结构。
15.根据权利要求9所述半导体装置的制造方法，其特征在于，
所述衬底还包括用于第三类型器件的第三结构，其中所述第三类型器件的工作电压低于所述第一类型器件的工作电压；
所述第一阻挡层还被形成为覆盖所述第三结构；以及
所述第二阻挡层还被形成为覆盖所述第三结构。
16.根据权利要求4所述半导体装置的制造方法，其特征在于，在填充所述沟槽之后，所述方法还包括：
去除所述硬掩模层以及其下的绝缘层，以露出下面的有源区；
在所露出的有源区上形成用于所述器件的栅极结构。
17.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述绝缘层包括二氧化硅；
所述硬掩模层包括氮化硅。
18.根据权利要求4所述半导体装置的制造方法，其特征在于，
所述绝缘填充材料包括二氧化硅。
19.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述有源区作为阱区。
CN201610073065.8A 2016-02-02 2016-02-02 半导体装置的制造方法 Active CN107026192B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610073065.8A CN107026192B (zh) 2016-02-02 2016-02-02 半导体装置的制造方法
US15/346,570 US9966265B2 (en) 2016-02-02 2016-11-08 Method of high voltage device fabrication
EP17152666.8A EP3203503A1 (en) 2016-02-02 2017-01-23 A method of high voltage device fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610073065.8A CN107026192B (zh) 2016-02-02 2016-02-02 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN107026192A true CN107026192A (zh) 2017-08-08
CN107026192B CN107026192B (zh) 2020-05-29

Family

ID=57906461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610073065.8A Active CN107026192B (zh) 2016-02-02 2016-02-02 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US9966265B2 (zh)
EP (1) EP3203503A1 (zh)
CN (1) CN107026192B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107741684A (zh) * 2017-09-21 2018-02-27 上海华力微电子有限公司 一种光罩的校正方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309949B1 (en) * 1997-12-12 2001-10-30 Advanced Micro Devices, Inc. Semiconductor isolation process to minimize weak oxide problems
US20040005764A1 (en) * 2002-07-05 2004-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Ion implant method for topographic feature corner rounding
US20050009292A1 (en) * 2003-07-09 2005-01-13 Myung Gyu Choi Method for forming isolation layer of semiconductor device
US20130045576A1 (en) * 2011-08-19 2013-02-21 Shih-Hung Tsai Method for fabricating field effect transistor with fin structure
CN104701168A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247725A (ja) * 1997-03-05 1998-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6265282B1 (en) 1998-08-17 2001-07-24 Micron Technology, Inc. Process for making an isolation structure
US6281050B1 (en) * 1999-03-15 2001-08-28 Kabushiki Kaisha Toshiba Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device
US6174787B1 (en) * 1999-12-30 2001-01-16 White Oak Semiconductor Partnership Silicon corner rounding by ion implantation for shallow trench isolation
KR100327348B1 (en) 2000-07-26 2002-03-06 Samsung Electronics Co Ltd Semiconductor capable of decreasing junction leakage current and narrow width effect and fabricating method thereof
US7105899B2 (en) * 2002-01-17 2006-09-12 Micron Technology, Inc. Transistor structure having reduced transistor leakage attributes
JP2004095886A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309949B1 (en) * 1997-12-12 2001-10-30 Advanced Micro Devices, Inc. Semiconductor isolation process to minimize weak oxide problems
US20040005764A1 (en) * 2002-07-05 2004-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Ion implant method for topographic feature corner rounding
US20050009292A1 (en) * 2003-07-09 2005-01-13 Myung Gyu Choi Method for forming isolation layer of semiconductor device
US20130045576A1 (en) * 2011-08-19 2013-02-21 Shih-Hung Tsai Method for fabricating field effect transistor with fin structure
CN104701168A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107741684A (zh) * 2017-09-21 2018-02-27 上海华力微电子有限公司 一种光罩的校正方法
CN107741684B (zh) * 2017-09-21 2020-11-03 上海华力微电子有限公司 一种光罩的校正方法

Also Published As

Publication number Publication date
US20170221711A1 (en) 2017-08-03
US9966265B2 (en) 2018-05-08
EP3203503A1 (en) 2017-08-09
CN107026192B (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
JP4928947B2 (ja) 超接合デバイスの製造方法
US6940145B2 (en) Termination structure for a semiconductor device
US9349867B2 (en) Semiconductor devices and methods for manufacturing the same
TWI497710B (zh) 具有超接面結構的半導體裝置及其製造方法
CN106486377B (zh) 鳍片式半导体器件及其制造方法
US20160020279A1 (en) Edge Termination Using Guard Rings Between Recessed Field Oxide Regions
CN110190124A (zh) 半导体装置和半导体装置的制造方法
TWI544632B (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
CN108878361B (zh) 半导体器件及其制造方法
JP2003273354A (ja) 半導体装置およびその製造方法
CN116364755A (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN107026192A (zh) 半导体装置的制造方法
CN113725300B (zh) 多源mos管共用栅极的芯片结构及其制造方法
CN106663684B (zh) 具有自对准背侧特征的半导体器件
CN108376709B (zh) 一种插入倒t形介质层的鳍式场效应晶体管及其制备方法
CN107731890A (zh) 鳍式场效应晶体管及其形成方法
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
CN109755133B (zh) Ldmos晶体管及其制造方法
CN108231682A (zh) 半导体器件及其形成方法
TWI511293B (zh) 雙溝渠式ｍｏｓ電晶體結構及其製造方法
CN103165508B (zh) 一种半导体器件的制造方法
JPS5846648A (ja) 半導体装置の製造方法
CN114388362A (zh) 一种超结器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant