CN109755133B

CN109755133B - Ldmos晶体管及其制造方法

Info

Publication number: CN109755133B
Application number: CN201711086265.8A
Authority: CN
Inventors: 赵猛
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2017-11-07
Filing date: 2017-11-07
Publication date: 2021-11-26
Anticipated expiration: 2037-11-07
Also published as: CN109755133A

Abstract

本发明提供一种LDMOS晶体管及其制造方法，在半导体衬底的第一区域中形成阱区，且在栅极堆叠结构形成之后，仅对半导体衬底的第一区域进行离子注入，以形成至少位于所述阱区中的掺杂层，所述掺杂层的掺杂类型与所述阱区的掺杂类型相反，由此在栅极堆叠结构两侧形成不对称的离子注入结构，一方面能够增大沟道应力，提高载流子迁移率，进而提高器件的驱动电流和击穿电压，另一方面，能够抑制距离栅极堆叠结构较近的源区中的掺杂离子扩散到栅极堆叠结构底部的沟道区中，有助于形成更浅的结，从而减小短沟道效应和逆短沟道效应，提高器件性能。

Description

LDMOS晶体管及其制造方法

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种LDMOS晶体管及其制造方法。

背景技术

横向扩散金属氧化物半导体(Lateral Diffused Metal Oxide Semiconductor，LDMOS)晶体管由于在增益、线性度以及散热性能等关键的器件特性方面具有明显的优势，同时还能与互补金属氧化物半导体(CMOS)工艺兼容，因此得到了广泛应用。驱动电流(Ion)和击穿电压BV(Breakdown Voltage)是衡量LDMOS器件性能的两个重要参数。其中，驱动电流是指在器件工作时，从漏到源的电流；而击穿电压是指器件被击穿前，其指定端的最高瞬间的极限电压值。较大的击穿电压和较大的驱动电流使得LDMOS晶体管具有较好的开关特性以及更强的驱动能力，但是现有的LDMOS晶体管难以同时满足上述两个条件。

发明内容

本发明的目的在于一种LDMOS晶体管及其制造方法，能够增大击穿电压和驱动电路，提高LDMOS晶体管的性能。

为了实现上述目的，本发明提供一种LDMOS晶体管的制造方法，包括以下步骤：

提供具有第一区域和第二区域的半导体衬底，所述半导体衬底至少在第二区域中设有一个隔离结构；

在所述半导体衬底的第一区域中形成阱区；

在所述半导体衬底上形成栅极堆叠结构，所述栅极堆叠结构的底部覆盖所述阱区的部分表面以及所述隔离结构的部分表面；

采用包括与所述阱区的掺杂类型相反的离子对所述半导体衬底的第一区域进行离子注入，以形成至少位于所述阱区中的掺杂层；

在所述栅极堆叠结构两侧的半导体衬底中分别形成源区和漏区，所述源区位于所述掺杂层中，所述漏区位于所述隔离结构远离所述栅极堆叠结构一侧的第二区域中。

可选的，提供具有第一区域和第二区域的半导体衬底，所述半导体衬底至少在第二区域中设有一个隔离结构的步骤包括：

提供具有第一区域和第二区域的半导体衬底，在所述半导体衬底表面上形成垫氧化层以及硬掩膜层；

依次刻蚀所述硬掩膜层、垫氧化层和部分深度的半导体衬底，至少在所述半导体衬底的第二区域中形成一个沟槽；

在所述硬掩膜层和沟槽的表面上沉积隔离材料，直至所述隔离材料填满所述沟槽；

回刻蚀所述沟槽中的隔离材料，使隔离材料的表面不高于所述垫氧化层表面且不低于所述半导体衬底表面，以形成所述隔离结构；

去除所述硬掩膜层。

可选的，依次刻蚀所述硬掩膜层、垫氧化层和部分深度的半导体衬底时，在所述半导体衬底的第一区域中形成至少一个第一沟槽，且在所述半导体衬底的第二区域中形成至少一个第二沟槽；在所述硬掩膜层和沟槽的表面上沉积隔离材料，直至所述隔离材料填满所有的第一沟槽和第二沟槽；回刻蚀所有的第一沟槽和第二沟槽中的隔离材料，使隔离材料的表面不高于所述垫氧化层表面且不低于所述半导体衬底表面，以形成至少一个第一隔离结构和至少一个第二隔离结构；所述阱区至少围绕在距离所述栅极堆叠结构最近的第一隔离结构外侧，所述漏区形成在距离所述栅极堆叠结构最近的第二隔离结构外侧。

可选的，在沉积所述隔离材料之前，和/或，在形成所述隔离结构之后且在去除所述硬掩膜层之前，以所述硬掩膜层为掩膜，对所述半导体衬底进行离子注入，以在所述半导体衬底中形成分别围绕在各个隔离结构外侧的注入区。

可选的，采用包括垂直离子注入工艺和/或倾斜离子注入工艺形成所述注入区。

可选的，所述注入区中的离子包括与所述阱区的掺杂类型相反的离子。

可选的，所述注入区中的离子还包括碳、氟和氮中的至少一种。

可选的，形成所述阱区的步骤包括：

在所述半导体衬底表面上形成图案化光刻胶层，所述图案化光刻胶层暴露出所述半导体衬底的第一区域；

以所述图案化光刻胶层为掩膜，对暴露出的所述半导体衬底的第一区域表面进行阱离子注入，以形成所述阱区。

可选的，在形成所述栅极堆叠结构之后且在对所述半导体衬底的第一区域进行离子注入之前，还在所述栅极堆叠结构的侧壁上形成侧墙。

可选的，当所述LDMOS晶体管为P型LDMOS晶体管时，所述掺杂层中与所述阱区的掺杂类型相反的离子包括硼、镓和铟中的至少一种；当所述LDMOS晶体管为N型LDMOS晶体管时，所述掺杂层中与所述阱区的掺杂类型相反的离子包括磷、砷和锑中的至少一种。

可选的，所述掺杂层中与所述阱区的掺杂类型相反的离子，采用倾斜离子注入工艺进行离子注入而获得。

可选的，所述倾斜离子注入工艺的离子注入能量为5KeV～100KeV，注入剂量为1e13/cm²～1e16/cm²，注入角度为0～40°。

可选的，所述掺杂层中的离子还包括辅助离子，所述辅助离子包括碳、氟和氮中的至少一种。

可选的，所述辅助离子的注入能量为0.5KeV～20KeV，注入剂量为1e13/cm²～1e14/cm²，注入角度为0～40°。

本发明还提供一种LDMOS晶体管，包括：具有第一区域和第二区域的半导体衬底，至少所述第二区域中形成有一个隔离结构；位于所述第一区域中的阱区；形成于所述半导体衬底上的栅极堆叠结构，所述栅极堆叠结构的底部覆盖所述阱区的部分表面以及所述隔离结构的部分表面；位于所述第一区域中且至少位于所述阱区中的掺杂层，所述掺杂层中的离子包括与所述阱区的掺杂类型相反的离子；形成于所述栅极堆叠结构两侧的半导体衬底中的源区和漏区，所述源区形成于所述掺杂层中，所述漏区形成于所述隔离结构远离所述栅极堆叠结构一侧的第二区域中。

可选的，所述第一区域中形成有至少一个第一隔离结构，所述第二区域中形成有至少一个第二隔离结构，所述阱区至少围绕在距离所述栅极堆叠结构最近的第一隔离结构外侧，所述漏区形成在距离所述栅极堆叠结构最近的第二隔离结构外侧。

可选的，所述的LDMOS晶体管还包括体区，所述体区位于所述掺杂层中且通过至少一个第一隔离结构与所述源区相间隔。

可选的，所述的LDMOS晶体管还包括位于所述半导体衬底中且分别围绕各个隔离结构外侧的注入区。

可选的，所述掺杂层在所述栅极堆叠结构底部的延伸长度大于所述阱区被所述栅极堆叠结构底部覆盖的长度。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、在半导体衬底的第一区域中形成阱区，在栅极堆叠结构形成之后，仅对半导体衬底的第一区域进行离子注入，以形成至少位于所述阱区中的掺杂层，所述掺杂层的掺杂类型与所述阱区的掺杂类型相反，由此在栅极堆叠结构两侧形成不对称的离子注入结构，一方面能够增大沟道应力，提高载流子迁移率，进而提高器件的驱动电流和击穿电压，另一方面，能够抑制距离栅极堆叠结构较近的源区中的掺杂离子扩散到栅极堆叠结构底部的沟道区中，有助于形成更浅的结，从而减小短沟道效应(Short channel effect，SCE)和逆短沟道效应(Reverseshort channel effect，RSCE)，提高器件性能；

2、形成了分别围绕各个隔离结构的注入区，从而修复各个隔离结构的受损侧壁，降低隔离结构的拐角处的尖角效应，改善隔离结构处的电场分布，降低漏电流；

3、所述半导体衬底为绝缘体上硅(SOI)、绝缘体上锗(GOI)等类型的衬底时，可以通过半导体衬底中的电荷转移来消除对源漏电场对沟道区的不利影响，改善漏极感应势垒降低(DIBL，Drain induction barrier lower)效应，提高器件性能。

附图说明

图1A至图1C是一种LDMOS晶体管的制造方法中的器件剖面结构示意图；

图2是本发明一实施例的LDMOS晶体管的制造方法流程图；

图3A至图3F是图2所示的LDMOS晶体管的制造方法中的器件剖面结构示意图；

图4是本发明另一实施例的LDMOS晶体管的制造方法流程图；

图5A至图5E是图4所示的LDMOS晶体管的制造方法中的器件剖面结构示意图。

具体实施方式

一种LDMOS晶体管的制造方法，包括以下步骤：

首先，请参考图1A，提供具有浅沟槽隔离结构(Shallow trench isolation，STI)101的P型半导体衬底100，在所述半导体衬底100的表面上形成第一图案化光刻胶层102，以暴露出用于离子注入的半导体衬底表面区域；

然后，请继续参考图1A，以所述第一图案化光刻胶层102为掩膜，采用N型离子对暴露出的半导体衬底表面区域进行阱离子注入，从而形成N阱(NWELL，NW)103；

接着，请参考图1B，去除所述第一图案化光刻胶层102，并在所述半导体衬底表面100的表面上形成第二图案化光刻胶层104，第二图案化光刻胶层104覆盖N阱103并暴露出包含浅沟槽隔离结构101在内的部分半导体衬底表面区域；

然后，请继续参考图1B，以所述第二图案化光刻胶层104为掩膜，采用P型离子对暴露出的部分半导体衬底表面区域进行离子注入，以形成P阱(PWELL，PW)105，P阱的105的深度通常要比浅沟槽隔离结构101深，以将浅沟槽隔离结构101包围在内，P阱105可以与N阱103无间隙的紧靠在一起；

之后，请参考图1C，去除所述第二图案化光刻胶层104，并在所述半导体衬底100表面上形成栅极堆叠结构以及位于栅极堆叠结构侧壁的侧墙108，所述栅极堆叠结构位于浅沟槽隔离结构101的一侧，包括栅介质层106以及栅介层106上的栅电极层107，且栅介质层106的底部完全覆盖浅沟槽隔离结构101侧的P阱105的表面和部分N阱103表面；

接着，以栅极堆叠结构和侧墙108为掩膜，对所述栅极堆叠结构两侧的N阱103和P阱105进行源漏离子注入，以在浅槽隔离结构101的另一侧的P阱105中形成漏区109，在N阱中形成源区110。

对于上述的LDMOS晶体管，首先由于P阱105和N阱103的存在，使得沟道边缘的源/漏PN结较深，沟道应力降低，导致严重的短沟道效应(SCE)和逆短沟道效应(RSCE)，同时还使得饱和阈值电压Vtsa和DIBL效应变差，影响器件性能的提高；其次，当在高压(例如高于50V)下工作时，漏区109要承受高压，电场最强处位于漏区109的浅沟槽隔离结构101处，热载流子效应比较显著，漏电较大，影响器件的可靠性。

为此，本发明提供一种LDMOS晶体管的制造方法，包括以下步骤：提供具有第一区域和第二区域的半导体衬底，所述半导体衬底至少在第二区域中设有一个隔离结构；在所述半导体衬底的第一区域中形成阱区；在所述半导体衬底上形成栅极堆叠结构，所述栅极堆叠结构的底部覆盖所述阱区的部分表面以及所述隔离结构的部分表面；采用包括与所述阱区的掺杂类型相反的离子对所述半导体衬底的第一区域进行离子注入，以形成至少位于所述阱区中的掺杂层；在所述栅极堆叠结构两侧的半导体衬底中分别形成源区和漏区，所述源区位于所述掺杂层中，所述漏区位于所述隔离结构远离所述栅极堆叠结构一侧的第二区域中。本发明还提供一种LDMOS晶体管，包括：具有第一区域和第二区域的半导体衬底，至少所述第二区域中形成有一个隔离结构；位于所述第一区域中的阱区；形成于所述半导体衬底上的栅极堆叠结构，所述栅极堆叠结构的底部覆盖所述阱区的部分表面以及所述隔离结构的部分表面；位于所述第一区域中且至少位于所述阱区中的掺杂层，所述掺杂层中的离子包括与所述阱区的掺杂类型相反的离子；形成于所述栅极堆叠结构两侧的半导体衬底中的源区和漏区，所述源区形成于所述掺杂层中，所述漏区形成于所述隔离结构远离所述栅极堆叠结构一侧的第二区域中。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明一实施例提供一种LDMOS晶体管的制造方法，包括以下步骤：

S21，提供具有第一区域和第二区域的半导体衬底，所述第一区域中设有至少一个第一隔离结构，且在所述第二区域中设有至少一个第二隔离结构；

S22，在所述半导体衬底中形成至少围绕距离第二区域最近的第一隔离结构的阱区；

S23，在所述半导体衬底的第一区域和第二区域的交界区表面上形成栅极堆叠结构，所述栅极堆叠结构的底部覆盖所述阱区的部分表面以及距离第一区域最近的第二隔离结构的部分表面；

S24，对所述第一区域进行离子注入，以形成至少位于所述阱区中的掺杂层，所述掺杂层的掺杂类型与所述阱区的掺杂类型相反；

S25，在所述栅极堆叠结构和距离所述栅极堆叠结构最近的第一隔离结构之间的掺杂层中形成源区，在距离所述栅极堆叠结构最近的第二隔离结构的远离所述栅极堆叠结构一侧的第二区域中形成漏区。

步骤S21中半导体衬底设有的第一隔离结构和第二隔离结构可以是场氧化(FOX)结构、局部氧化(LOCOS)结构或者浅沟槽隔离(STI)结构，下面以第一隔离结构和第二隔离结构均为STI结构为例来说明步骤S21的具体过程，所述步骤S21的具体过程包括：

首先，请参考图3A，提供具有第一区域I和第二区域II的半导体衬底300，所述半导体衬底300提供工艺平台，本领域的技术人员可以根据半导体衬底300上形成的LDMOS晶体管选择所述半导体衬底300的材料，例如硅(Si，例如单晶硅、多晶硅或非晶硅)、锗(Ge)、硅锗(GeSi)、碳硅(SiC)等体材料；也可以是绝缘体上硅(SOI)、绝缘体上锗(GOI)、绝缘体上锗硅或绝缘体上碳硅等复合结构材料，还可以为砷化镓等Ⅲ-Ⅴ族化合物等其它的材料。优选为绝缘体上硅(SOI)、绝缘体上锗(GOI)、绝缘体上锗硅或绝缘体上碳硅等复合结构材料，由此可以通过半导体衬底300中的电荷转移来消除对后续形成的LDMOS晶体管的源漏电场对沟道区的不利影响，改善漏极感应势垒降低(DIBL，Drain induction barrier lower)效应，提高器件性能。所述半导体衬底300中掺杂有杂质离子，使得半导体衬底300具有第一掺杂类型。根据形成的LDMOS晶体管的类型对半导体衬底300进行不同类型的掺杂，具体的，当待形成的LDMOS晶体管为N型的LDMOS晶体管时，通过向半导体衬底300中注入P型的杂质离子，所述P型杂质离子为硼离子、铟离子、镓离子中的一种或几种，使得半导体衬底300具有P型的第一掺杂类型；当待形成的LDMOS晶体管为P型的LDMOS晶体管时，通过向半导体衬底3200中注入N型的杂质离子，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种，使得半导体衬底300具有N型的第一掺杂类型。第一区域I和第二区域II紧挨在一起，两区域的交界区将用作LDMOS晶体管的沟道区，两区域分别远离交界区的区域将用于制作LDMOS晶体管的源区和漏区。

接着，请继续参考图3A，可以先通过热氧化生长或化学气相沉积(CVD)或其它传统的半导体薄膜制作工艺，在所述半导体衬底300表面上形成垫氧化层301，再通过化学气相沉积(例如等离子体增强化学气相沉积或低压化学气相沉积)、物理气相沉积或原子层沉积等沉积工艺在垫氧化层301表面上形成所述硬掩膜层302。其中，所述垫氧化层301作为后续形成的硬掩膜层302的缓冲层，能够避免直接在半导体衬底300上形成所述硬掩膜层302时对半导体衬底300产生较大的应力，并且在后续去掉所述硬掩膜层302的过程中还可以作为隔离层保护有源区免受化学污沾；所述硬掩膜层302的材料为氮化硅、氮氧化硅或氮化钛等，可以作为后续浅沟槽光刻图形的转移层，提高图形转移效果，并作为后续化学机械研磨工艺的停止层，保护有源区。

之后，请继续参考图3A，先在硬掩膜层302表面形成图形化的光刻胶，所述图形化的光刻胶定义出第一区域I和第二区域II中待形成的沟槽的位置，以所述图形化的光刻胶为掩膜，采用干法刻蚀工艺刻蚀硬掩膜层302，刻蚀停止在垫氧化层301表面，形成多个开口(未图示)；再采用灰化工艺或者化学试剂去除所述图形化的光刻胶；然后以所述硬掩膜层302为掩膜，沿着所述多个开口，采用等离子体刻蚀工艺等干法刻蚀工艺依次刻蚀垫氧化层301和半导体衬底300，刻蚀停止在半导体衬底300中一定深度，以在第一区域I中形成第一沟槽303a，在第二区域II中形成第二沟槽303b，第一沟槽303a和第二沟槽303b的深度可以不同，宽度也可以不同。本实施例中，由于在第一沟槽303a和第二沟槽303b顶部的刻蚀气体交换速率较快，刻蚀速率较大，因此形成第一沟槽303a和第二沟槽303b的侧壁是倾斜的，第一沟槽303a和第二沟槽303b的侧壁和底部之间的夹角大于90度且小于等于120度。优选的，第二沟槽303b的顶部宽度大于第一沟槽303a的顶部宽度，且第二沟槽303b的深度小于第一沟槽303a的深度，以增大后续形成的漏区与栅极之间的距离，并延长源漏之间的导电路径长度，提高击穿电压。在本发明的其他实施例中，第一区域I中的第一沟槽303a数量可以是多个，和/或，第二区域II中的第二沟槽303b的数量可以是多个，所有第一沟槽303a的深度和宽度可以不完全相同，所有第二沟槽303b的深度和宽度也可以不完全相同，以用于在第一区域I中形成多个第一隔离结构，在第二区域II中形成多个第二隔离结构。

然后，请参考图3B，首先可以采用湿法氧化或干法氧化工艺在第一沟槽303a和第二沟槽303b的侧壁和底壁上形成衬氧化层(liner oxide，未图示)，衬氧化层的材料可以是二氧化硅等，接着可以采用高密度等离子化学气相沉积(HDPCVD)工艺等在所述衬氧化层、硬掩膜层302的表面上沉积隔离材料，直至隔离材料填满第一沟槽303a和第二沟槽303b，所述隔离材料包括二氧化硅、氮化硅和氮氧化硅中的至少一种，衬氧化层的存在可以增强沉积的隔离材料层与第一沟槽303a和第二沟槽303b侧壁的半导体衬底300之间的粘附性，提高隔离材料的填充效果，抑制填充空洞的产生；然后采用化学机械研磨(CMP)等平坦化工艺对沉积的隔离材料层进行顶部平坦化，直至暴露出硬掩膜层302的表面，硬掩膜层302作为研磨停止层，可以有利于精确研磨停止点，保护下方的半导体衬底300不受损伤。

接着，请继续参考图3B，采用湿法腐蚀工艺或者干法刻蚀工艺对第一沟槽303a和第二沟槽303b中的隔离材料进行回刻蚀，刻蚀停止在所述垫氧化层301的上表面高度或者所述垫氧化层301中一定深度的高度或者半导体衬底300表面的高度，使隔离材料的表面不高于所述垫氧化层301表面且不低于所述半导体衬底300表面，从而形成回刻蚀槽305a和305b以及第一隔离结构304a和第二隔离结构304b，在此回刻蚀过程中衬氧化层能够保护回刻蚀槽305a和305b侧壁的半导体衬底300，减少半导体衬底300的损伤。在本发明的其他实施例中，第一区域I中的第一隔离结构304a数量可以是多个，和/或，第二区域II中的第二隔离结构304b的数量可以是多个，以延长LDMOS晶体管的源漏之间的导电路径长度，进一步提高击穿电压。所有第一隔离结构304a的深度和宽度可以不完全相同，所有第二隔离结构304b的深度和宽度也可以不完全相同，以进一步抑制最终制造的LDMOS晶体管的表面电荷效应，提高LDMOS晶体管的击穿电压，降低比导电电阻。

接着，请参考图3C和图3D，去除所述硬掩膜层302，以形成具有第一隔离结构304a和第二隔离结构304b的半导体衬底300。所述第一隔离结构304a和第二隔离结构304b的存在可以抑制最终制造的LDMOS晶体管的表面电荷效应，提高LDMOS晶体管的击穿电压，降低比导电电阻。

在本发明的各实施例中，可以在沉积所述隔离材料之前，采用包括与所述后续待形成的阱区的掺杂类型相反的离子(当半导体衬底300是已掺杂N型离子的N型衬底或已掺杂P型离子的P型衬底时，即采用与所述半导体衬底300的掺杂类型相同的离子)，并采用包括垂直离子注入工艺和/或倾斜离子注入工艺，沿所述第一沟槽303a和第二沟槽303b进行离子注入，和/或，在去除所述硬掩膜层302之前，采用包括后续待形成的阱区的掺杂类型相反的离子并采用包括垂直离子注入工艺和/或倾斜离子注入工艺，沿回刻蚀槽305a和305b进行离子注入，即在沉积所述隔离材料之前，和/或，在形成第一隔离结构304a和第二隔离结构304b之后且在去除硬掩膜层302之前，以所述硬掩膜层302为掩膜，对半导体衬底300的第一区域I和第二区域II进行离子注入，以形成分别围绕在所述第一隔离结构304a外侧和第二隔离结构304b外侧的注入区306a、306b。由于采用包括与所述后续待形成的阱区的掺杂类型相反的离子来形成所述注入区306a、306b，所以所述注入区306a、306b的掺杂类型与后续形成的阱区300a的掺杂类型相反，具体地，当LDMOS晶体管为P型LDMOS晶体管时，所述注入区306a、306b中与后续形成的阱区的掺杂类型相反的离子包括硼(硼离子或氟化硼离子)、镓和铟中的至少一种，当LDMOS晶体管为N型LDMOS晶体管时，所述注入区306a、306b中与后续形成的阱区300a的掺杂类型相反的离子包括磷、砷和锑中的至少一种。通过离子注入成分别围绕在所述第一隔离结构304a外侧和第二隔离结构304b外侧的两个注入区306a、306b可以修复在刻蚀形成第一沟槽303a和第二沟槽303b时对第一沟槽303a和第二沟槽303b的内表面的损伤，进而加固所述第一隔离结构304a和第二隔离结构304b，降低第一隔离结构304a和第二隔离结构304b的拐角处的尖角效应，改善第一隔离结构304a和第二隔离结构304b处的电场分布，降低衬底漏电流。此外还可以采用共注入(co-implantation)工艺，在注入与半导体衬底300掺杂类型的离子的同时注入包括碳(C)、氟(F)和氮(N)中的至少一种辅助离子，来形成所述注入区306a、306b，进而可以降低第一隔离结构304a和第二隔离结构304b周围的半导体衬底300的空隙缺陷(interstitial defects)(因为碳会与空隙缺陷形成键结)，抑制瞬态增益扩散(Transient Enhanced Diffusion，TED)效应。

请参考图3D，在步骤S22中，首先，先通过光刻胶涂覆、曝光、显影等光刻工艺在垫氧化层301、第一隔离结构304a和第二隔离结构304b的表面上形成图案化光刻胶层307，所述图案化光刻胶层307完全覆盖第二区域II而暴露出第一区域I，此时所述图案化光刻胶层307完全覆盖第二隔离结构304b的顶部而暴露出第一隔离结构304a的顶部；然后，以所述图案化光刻胶层307为掩膜，对暴露出的所述第一区域I的半导体衬底300进行阱离子注入，所述阱离子注入为垂直离子注入或者接近垂直的离子注入，以在第一区域I的半导体衬底300中形成阱区300a，阱区300a至少围绕在距离第二区域II最近的第一隔离结构304a周围。当待形成的LDMOS晶体管为N型的LDMOS晶体管时，半导体衬底300的掺杂类型为P型，所述阱区300a为深P阱，即所述阱区300a的掺杂类型与半导体衬底300的掺杂类型相同，均为P型，所述阱离子注入的P型杂质离子为硼离子、铟离子、镓离子中的一种或几种；当待形成的LDMOS晶体管为P型的LDMOS晶体管时，所述半导体衬底300的掺杂类型为N型，所述阱区300a为深N阱(如图3D至3F中的NW)，即所述阱区300a的掺杂类型与半导体衬底300的掺杂类型相同，均为N型，所述阱离子注入的N型杂质离子为磷离子、砷离子、锑离子中的一种或几种。阱区300a的掺杂类型实质上与待形成的LDMOS晶体管的沟道导电类型相同，可以缩短LDMOS晶体管的沟道，同时加大耗尽区的宽度，有助于提高LDMOS晶体管的击穿电压。阱区300a的深度取决于根据待形成的LDMOS晶体管的性能要求而设置的工艺条件，例如当待形成的LDMOS晶体管为P型的LDMOS晶体管时，阱离子注入的离子为硼离子或者氟化硼离子，注入能量范围为400KeV至450KeV，注入的剂量范围为1E13/cm²至2E13/cm²，注入的角度范围为0至7°(即注入方向与半导体衬底300表面上的垂线之间的夹角)。

之后，请参考图3E，可以去除图案化光刻胶层307，并对器件进行退火处理，所述退火温度为800℃至1100℃，退火气氛为Ar和/或N₂，退火时间为1至3小时，以使阱注入离子以及之前工艺注入的离子分布更为均匀、同时修复离子注入所导致的损伤。

请参考图3E，在步骤S23中，首先，通过热氧化工艺、化学气相沉积、物理气相沉积或者原子层沉积等工艺在所述垫氧化层301、第一隔离结构304a和第二隔离结构304b的表面上形成栅介质层308，并进一步通过化学气相沉积、物理气相沉积或者原子层沉积等工艺在所述栅介质层308上方形成栅电极层309，所述栅介层308的材质可以是氧化硅或高K介质，所述高K介质可以是氧化铪、氧化锆等，栅电极层309的材质可以是多晶硅或铝等金属；然后依次刻蚀所述栅电极层309和栅介质层308以形成栅极堆叠结构，所述栅极堆叠结构位于所述第一区域I和第二区域II的交界区表面上，且所述栅极堆叠结构中的栅介层308的底部从阱区300a的部分表面延伸至第二隔离结构304b的部分表面上；之后在所述栅极堆叠结构、垫氧化层301、第一隔离结构304a和第二隔离结构304b的表面上沉积氧化硅、氮化硅和氮氧化硅中的至少一种作为侧墙材料，并通过侧墙刻蚀工艺刻蚀所述侧墙材料以在栅极堆叠结构的侧壁形成侧墙310，即在栅电极层309和栅介质层308的侧壁上形成侧墙310。

请参考图3E，在步骤S24中，采用倾斜离子注入工艺对所述第一区域I表面进行离子注入，以形成掺杂层311，所述掺杂层311的结构可以是LDD(light dope drain，轻掺杂漏极)结构或者PKT(Pocket Implant，口袋注入)结构，所述掺杂层311横向上一端可以延伸至栅极堆叠结构的底部一定距离，另一端至少延伸至第一区域I中距离栅极堆叠结构最近的第一隔离结构304a的外侧(远离栅极堆叠结构的一侧)，即所述掺杂层在所述栅极堆叠结构底部的延伸长度大于所述阱区被所述栅极堆叠结构底部覆盖的长度，所述掺杂层311在第一区域I中的横向长度也可以仅仅位于阱区300a中。所述掺杂层311的掺杂类型与所述阱区300a的掺杂类型相反，即当待形成的LDMOS晶体管为N型LDMOS晶体管，则掺杂层311中掺入的与所述阱区300a的掺杂类型相反的离子包括磷、砷、锑、铋中的至少一种，当待形成的LDMOS晶体管为P型LDMOS晶体管，则掺杂层311中掺入的与所述阱区300a的掺杂类型相反的离子包括硼、镓、铟中的至少一种。所述倾斜离子注入工艺的离子注入能量为5KeV～100KeV，注入剂量为1e13/cm²～1e16/cm²，注入角度为0～40°。本步骤能在栅极堆叠结构两侧形成不对称的离子注入结构，一方面能够增大沟道应力，提高载流子迁移率，进而提高器件的驱动电流和击穿电压，另一方面，能够抑制后续形成的距离栅极堆叠结构较近的源区中的掺杂离子扩散到栅极堆叠结构底部的沟道区中，有助于形成更浅的结，从而减小短沟道效应(SCE)和逆短沟道效应(RSCE)，提高器件性能。本步骤中，在注入与阱区300a的掺杂类型相反的离子以形成掺杂层311时，还可以采用共注入工艺可来注入包括碳、氟和氮中的至少一种的辅助离子，所述辅助离子的注入能量为0.5KeV～20KeV，注入剂量为1e13/cm²～1e14/cm²，注入角度为0～40°，进而可以注入与阱区300a的掺杂类型相反的离子时产生的空隙缺陷，抑制TED效应。此外，对于当待形成的LDMOS晶体管为N型LDMOS晶体管，在用于形成掺杂层311的与阱区300a的掺杂类型相反的离子注入之前或者之后，执行硅(Si)和/或碳(C)注入，以增大沟道应力；当待形成的LDMOS晶体管为P型LDMOS晶体管，在用于形成掺杂层311的与阱区300a的掺杂类型相反的离子注入之前或者之后，执行硅(Si)和/或锗(Ge)注入，以增大沟道应力，进一步提高器件性能。

请参考图3F，在步骤S25中，以栅极堆叠结构(即栅介质层308和栅电极层309)和侧墙310为掩膜，对栅极堆叠结构两侧的半导体衬底300进行源漏离子注入并进行退火激活，所述源漏离子注入的剂量大于掺杂层311中与阱区300a的掺杂类型相反的离子的注入剂量，注入深度比所述掺杂层311浅，从而在所述栅极堆叠结构和距离栅极堆叠结构最近的所述第一隔离结构304a之间的掺杂层311中形成源区312，在所述距离栅极堆叠结构最近的第一隔离结构304a远离所述栅极堆叠结构一侧的掺杂层311中形成体区314，在距离所述栅极堆叠结构最近的第二隔离结构304b的远离所述栅极堆叠结构一侧的第二区域II中形成漏区313，进而制造出LDMOS晶体管。掺杂层311在本步骤中能够抑制源区312中的掺杂离子扩散到栅极堆叠结构底部的沟道区中，有助于形成更浅的结，从而减小短沟道效应(SCE)和逆短沟道效应(RSCE)，提高器件性能。

在后栅工艺中，可以在步骤S25之后的整个器件表面上沉积层间介质层，并通过CMP工艺对层间介质层进行顶部研磨，直至暴露出栅电极层309的顶部；然后可以通过湿法腐蚀工艺或者干法刻蚀工艺等去除栅电极层309或者去除栅电极层309和栅介质层308，形成栅极槽；接着在栅极槽中填充高K介质、金属阻挡层、功函数层以及金属层，从而形成高K金属栅极堆叠结构，以进一步提高器件性能。

请参考图3F，本发明还提供一种LDMOS晶体管，包括：半导体衬底300、至少一个第一隔离结构304a、至少一个第二隔离结构304b、阱区300a、栅极堆叠结构、侧墙310、掺杂层311、源区312、漏区313以及体区314。

其中，半导体衬底300可以是体硅等体材料，也可以是SOI等复合结构材料，具有邻接的第一区域I和第二区域II，至少一个第一隔离结构304a形成在所述第一区域I中，至少一个第二隔离结构304b形成在所述第二区域II中，至少一个第一隔离结构304a和至少一个第二隔离结构304b分别选自场氧化(FOX)结构、局部氧化(LOCOS)结构或者浅沟槽隔离(STI)结构；所述阱区300a形成在第一区域I中，并至少围绕在距离第二区域II最近的第一隔离结构304a的周围，其底部比所述距离第二区域II最近的第一隔离结构304a的底部深，阱区300a的掺杂类型可以与所述半导体衬底300的掺杂类型相同。

栅极堆叠结构形成于所述半导体衬底300上且位于所述第一区域I和第二区域II的交界区表面上，包括依次位于半导体衬底300上的栅介质层308和栅电极层309，栅介质层308可以是氧化硅、氮氧化硅或HfO₂、TiO₂、HfZrO、HfSiNO等高K介质，所述栅电极层309可以是多晶硅或W、Cu、Al等金属，当栅介质层308是高K介质且所述栅电极层309是金属时，所述栅电极层309和栅介质层308之间还包括依次位于栅介质层308上的金属阻挡层和功函数层。所述栅极堆叠结构的底部覆盖在从阱区300a靠近栅极堆叠结构的底部的部分表面延伸至距离第一区域I最近的第二隔离结构304b的部分表面的区域上，即所述栅极堆叠结构的底部覆盖所述阱区300a的部分表面以及所述距离第一区域I最近的第二隔离结构304b的部分表面。栅极堆叠结构侧壁上还可以形成有侧墙311。

掺杂层311至少围绕在距离第二区域II最近的第一隔离结构304a周围，并至少位于所述阱区300a中，掺杂层311中包括大量的与所述阱区300a的掺杂类型相反的离子，以使得掺杂层311的掺杂类型与所述阱区300a的掺杂类型相反，且掺杂层311的底部比阱区300a的底部浅，掺杂层311至少位于阱区300a中，优选的所述掺杂层311在所述栅极堆叠结构底部的延伸长度大于所述阱区300a被所述栅极堆叠结构底部覆盖的长度，以有利于形成更浅的结，降低SCE和RSCE效应，提高器件性能。当所述LDMOS晶体管为P型LDMOS晶体管时，所述掺杂层311中与所述阱区300a的掺杂类型相反的离子包括硼、镓和铟中的至少一种；当所述LDMOS晶体管为N型LDMOS晶体管时，所述掺杂层311中与所述阱区300a的掺杂类型相反的离子包括磷、砷和锑中的至少一种。可选的，所述掺杂层311中的离子还包括辅助离子，所述辅助离子包括碳、氟和氮中的至少一种。

源区312形成在所述栅极堆叠结构和距离所述第二区域II最近的第一隔离结构304a之间的掺杂层311中，漏区313形成于距离所述第一区域I最近的第二隔离结构304b远离所述栅极堆叠结构一侧的第二区域II中，即源区312和漏区313分居栅极堆叠结构的两侧，且漏区313与源区312相比相对远离栅极堆叠结构。

可选的，所述LDMOS晶体管还包括位于所述半导体衬底300中且分别围绕在各个第一隔离结构304a外侧和各个第二隔离结构304b外侧的注入区306a、306b，所述注入区306a、306b中包括大量的与所述阱区300a的掺杂类型相反的离子，以使得所述注入区306a、306b的掺杂类型与所述阱区300a的掺杂类型相反。可选的，所述注入区306a、306b中的离子还包括碳、氟和氮中的至少一种。

请参考图4，本发明另一实施例还提供一种LDMOS晶体管的制造方法，包括以下步骤：

S41，提供具有第一区域和第二区域的半导体衬底，所述第二区域中设有至少一个隔离结构；

S42，在所述半导体衬底的第一区域中形成阱区；

S43，在所述半导体衬底的第一区域和第二区域的交界区表面上形成栅极堆叠结构，所述栅极堆叠结构的底部覆盖所述阱区的部分表面以及距离第一区域最近的隔离结构的部分表面；

S44，对所述第一区域进行离子注入，以形成至少位于所述阱区中的掺杂层，所述掺杂层的掺杂类型与所述阱区的掺杂类型相反；

S45，在所述掺杂层中形成源区，在距离所述栅极堆叠结构最近的隔离结构的远离所述栅极堆叠结构一侧的第二区域中形成漏区。

本实施例与上一实施例相比，仅仅在用于制作LDMOS晶体管的第二区域II中形成至少一个隔离结构。

请参考图5A和图5B，在步骤S41中，首先提供具有第一区域I和第二区域II的半导体衬底500，在半导体衬底500表面上依次形成垫氧化层501、硬掩膜层502以及用于在第二区域II中制作场氧化(FOX)结构、局部氧化(LOCOS)结构或者浅沟槽隔离(STI)结构的图案化光刻胶；然后，以所述图案化光刻胶为掩膜，依次刻蚀硬掩膜层502、垫氧化层501和第二区域II的半导体衬底500的部分厚度，从而在所述第二区域II形成至少一个沟槽503；然后经过衬氧化层生长、隔离材料沉积、隔离材料CMP以及隔离材料回刻蚀等过程，形成顶部不低于半导体衬底500表面且不高于垫氧化层501顶部的隔离结构504和回刻蚀槽505，之后去除硬掩膜层502。步骤S41的具体过程可以参考上述实施例的步骤S21的具体过程的描述，在此不再详述。隔离结构504一方面用于将最终制造的LDMOS晶体管的漏区相对其源区远离其栅极，另一方面用于抑制最终制造的LDMOS晶体管的表面电荷效应，提高LDMOS晶体管的击穿电压，降低比导电电阻。

此外，为了进一步加固第二区域II中的各个隔离结构504，可以在隔离材料沉积之前，和/或，在形成隔离结构504之后且在去除硬掩膜层502之前，以所述硬掩膜层502为掩膜(即沿各个回刻蚀槽505)，采用包括后续待形成的阱区的掺杂类型相反的离子并采用包括垂直离子注入工艺和/或倾斜离子注入工艺，对第二区域II进行离子注入，以形成分别围绕在各个隔离结构504外侧的注入区506。注入区506的形成可以参考步骤S21中注入区306a、306b的形成，具体不再详述。

请参考图5C，在步骤S52中，在垫氧化层501和隔离结构504表面上形成图案化光刻胶层507，所述图案化光刻胶层507完全覆盖第二区域II而暴露出第一区域I；然后以所述图案化光刻胶层507为掩膜，对暴露出的第一区域I的半导体衬底500进行阱离子注入，在在第一区域I的半导体衬底500中形成阱区500a。阱区500a的形成具体工艺可以参考步骤S22形成阱区300a的过程，在此不再详述。

请参考图5D，在步骤S53中，通过栅极制造工艺在第一区域I和第二区域II的交界区的表面上形成栅极堆叠结构，并通过侧墙工艺在栅极堆叠结构的侧壁上形成侧墙510，所述栅极堆叠结构包括栅介质层508和栅电极层509，且所述栅极堆叠结构中的栅介层508的底部从阱区500a的部分表面延伸至最靠近第一区域I的隔离结构504的部分表面上。栅极堆叠结构和侧墙510的具体形成过程可以参考步骤S23中的栅极堆叠结构和侧墙310的形成过程，在此不再详述。

请继续参考图5D，在步骤S54中，采用倾斜离子注入工艺对所述第一区域I进行离子注入，以形成至少位于阱区500a表层的掺杂层511，所述掺杂层511的结构可以是LDD结构或者PKT结构，所述掺杂层511横向上一端可以在栅极堆叠结构的底部延伸一定距离。所述掺杂层511的掺杂类型与所述阱区500a的掺杂类型相反，一方面能够在栅极堆叠结构两侧形成不对称的离子注入结构，增大沟道应力，提高载流子迁移率，进而提高器件的驱动电流和击穿电压，另一方面，能够抑制后续形成的距离栅极堆叠结构较近的源区中的掺杂离子扩散到栅极堆叠结构底部的沟道区中，有助于形成更浅的结，从而减小SCE和RSCE，提高器件性能。掺杂层511的形成过程可以参考步骤S24中的掺杂层311的形成，在此不再详述。

请参考图5E，在步骤S55中，以栅极堆叠结构和侧墙510为掩膜，对栅极堆叠结构两侧的半导体衬底500进行源漏离子注入并进行退火激活，以形成分居栅极堆叠结构两侧的源区512和漏区513，其中，源区512形成在掺杂层511中且靠近栅极堆叠结构底部边缘，漏区513位于第二区域II中，且位于最靠近第一区域I的隔离结构504远离栅极堆叠结构一侧，由此完成LDMOS晶体管的制造。源区512和漏区513的具体形成过程可以参考步骤S25中源区312、漏区313的具体形成过程，在此不再详述。

请参考图5E，本实施例还提供一种LDMOS晶体管，包括：半导体衬底500、至少一个隔离结构504、阱区500a、栅极堆叠结构、侧墙510、掺杂层511、源区512、漏区513。其中，半导体衬底500具有邻接的第一区域I和第二区域II，至少一个隔离结构504形成在所述第二区域II中，所述阱区500a形成在第一区域I中，栅极堆叠结构形成于所述半导体衬底500上且位于所述第一区域I和第二区域II的交界区表面上，包括依次位于半导体衬底500上的栅介质层508和栅电极层509，所述栅极堆叠结构的底部覆盖所述阱区500a的部分表面以及所述距离第一区域I最近的隔离结构504的部分表面。栅极堆叠结构侧壁上还可以形成有侧墙511。掺杂层511位于第一区域I的半导体衬底500的表层中并至少位于所述阱区500a中，掺杂层511的掺杂类型与所述阱区500a的掺杂类型相反，优选的所述掺杂层511在所述栅极堆叠结构底部的延伸长度大于所述阱区500a被所述栅极堆叠结构底部覆盖的长度，以有利于形成更浅的结，降低SCE和RSCE效应，提高器件性能。源区512形成在掺杂层511中，漏区513形成于距离所述第一区域I最近的隔离结构504远离所述栅极堆叠结构一侧的第二区域II中，即源区512和漏区513分居栅极堆叠结构的两侧，且漏区513与源区512相比相对远离栅极堆叠结构。

本实施例的LDMOS晶体管，相比上一实施例，第一区域I中无隔离结构，因此可以减小器件面积，但是其耐压程度比上一实施例略低。

综上所述，本发明的LDMOS晶体管及其制造方法，在第一区域的半导体衬底中形成阱区，在栅极堆叠结构形成之后，仅对第一区域的半导体衬底进行离子注入，以形成至少位于所述阱区中的掺杂层，所述掺杂层的掺杂类型与所述阱区的掺杂类型相反，由此在栅极堆叠结构两侧形成不对称的离子注入结构，一方面能够增大沟道应力，提高载流子迁移率，进而提高器件的驱动电流和击穿电压，另一方面，能够抑制距离栅极堆叠结构较近的源区中的掺杂离子扩散到栅极堆叠结构底部的沟道区中，有助于形成更浅的结，从而减小短沟道效应(SCE)和逆短沟道效应(RSCE)，提高器件性能。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种LDMOS晶体管的制造方法，其特征在于，包括以下步骤：

在所述半导体衬底的第一区域中形成阱区；

采用包括与所述阱区的掺杂类型相反的离子对所述半导体衬底的第一区域进行离子注入，以形成至少位于所述阱区中的掺杂层，其中，所述掺杂层中的离子还包括辅助离子，所述辅助离子包括碳、氟和氮中的至少一种；且当所述LDMOS晶体管为P型LDMOS晶体管时，所述掺杂层中与所述阱区的掺杂类型相反的离子包括硼、镓和铟中的至少一种；当所述LDMOS晶体管为N型LDMOS晶体管时，所述掺杂层中与所述阱区的掺杂类型相反的离子包括磷、砷和锑中的至少一种；

2.如权利要求1所述的LDMOS晶体管的制造方法，其特征在于，提供具有第一区域和第二区域的半导体衬底，所述半导体衬底至少在第二区域中设有一个隔离结构的步骤包括：

去除所述硬掩膜层。

3.如权利要求2所述的LDMOS晶体管的制造方法，其特征在于，依次刻蚀所述硬掩膜层、垫氧化层和部分深度的半导体衬底时，在所述半导体衬底的第一区域中形成至少一个第一沟槽，且在所述半导体衬底的第二区域中形成至少一个第二沟槽；在所述硬掩膜层和沟槽的表面上沉积隔离材料，直至所述隔离材料填满所有的第一沟槽和第二沟槽；回刻蚀所有的第一沟槽和第二沟槽中的隔离材料，使隔离材料的表面不高于所述垫氧化层表面且不低于所述半导体衬底表面，以形成至少一个第一隔离结构和至少一个第二隔离结构；所述阱区至少围绕在距离所述栅极堆叠结构最近的第一隔离结构外侧，所述漏区形成在距离所述栅极堆叠结构最近的第二隔离结构外侧。

4.如权利要求2或3所述的LDMOS晶体管的制造方法，其特征在于，在沉积所述隔离材料之前，或，在形成所述隔离结构之后且在去除所述硬掩膜层之前，以所述硬掩膜层为掩膜，对所述半导体衬底进行离子注入，以在所述半导体衬底中形成分别围绕在各个隔离结构外侧的注入区。

5.如权利要求4所述的LDMOS晶体管的制造方法，其特征在于，采用包括垂直离子注入工艺和/或倾斜离子注入工艺形成所述注入区。

6.如权利要求4所述的LDMOS晶体管的制造方法，其特征在于，所述注入区中的离子包括与所述阱区的掺杂类型相反的离子。

7.如权利要求6所述的LDMOS晶体管的制造方法，其特征在于，所述注入区中的离子还包括碳、氟和氮中的至少一种。

8.如权利要求1所述的LDMOS晶体管的制造方法，其特征在于，形成所述阱区的步骤包括：

9.如权利要求1所述的LDMOS晶体管的制造方法，其特征在于，在形成所述栅极堆叠结构之后且在对所述半导体衬底的第一区域进行离子注入之前，还在所述栅极堆叠结构的侧壁上形成侧墙。

10.如权利要求1所述的LDMOS晶体管的制造方法，其特征在于，所述掺杂层中与所述阱区的掺杂类型相反的离子，采用倾斜离子注入工艺进行离子注入而获得。

11.如权利要求10所述的LDMOS晶体管的制造方法，其特征在于，所述倾斜离子注入工艺的离子注入能量为5 KeV~100 KeV，注入剂量为1e13/cm²~1e16/cm²，注入角度为0~40°。

12.如权利要求1所述的LDMOS晶体管的制造方法，其特征在于，所述辅助离子的注入能量为0.5 KeV~20 KeV，注入剂量为1e13/cm²~1e14/cm²，注入角度为0~40°。

13.一种LDMOS晶体管，其特征在于，包括：具有第一区域和第二区域的半导体衬底，至少所述第二区域中形成有一个隔离结构；位于所述第一区域中的阱区；形成于所述半导体衬底上的栅极堆叠结构，所述栅极堆叠结构的底部覆盖所述阱区的部分表面以及所述隔离结构的部分表面；位于所述第一区域中且至少位于所述阱区中的掺杂层，所述掺杂层中的离子包括与所述阱区的掺杂类型相反的离子；形成于所述栅极堆叠结构两侧的半导体衬底中的源区和漏区，所述源区形成于所述掺杂层中，所述漏区形成于所述隔离结构远离所述栅极堆叠结构一侧的第二区域中；

其中，所述掺杂层中的离子还包括辅助离子，所述辅助离子包括碳、氟和氮中的至少一种；

且，当所述LDMOS晶体管为P型LDMOS晶体管时，所述掺杂层中与所述阱区的掺杂类型相反的离子包括硼、镓和铟中的至少一种；当所述LDMOS晶体管为N型LDMOS晶体管时，所述掺杂层中与所述阱区的掺杂类型相反的离子包括磷、砷和锑中的至少一种。

14.如权利要求13所述的LDMOS晶体管，其特征在于，所述第一区域中形成有至少一个第一隔离结构，所述第二区域中形成有至少一个第二隔离结构，所述阱区至少围绕在距离所述栅极堆叠结构最近的第一隔离结构外侧，所述漏区形成在距离所述栅极堆叠结构最近的第二隔离结构外侧。

15.如权利要求14所述的LDMOS晶体管，其特征在于，还包括体区，所述体区位于所述掺杂层中且通过至少一个第一隔离结构与所述源区相间隔。

16.如权利要求13至15中任一项所述的LDMOS晶体管，其特征在于，还包括位于所述半导体衬底中且分别围绕各个隔离结构外侧的注入区。

17.如权利要求16所述的LDMOS晶体管，其特征在于，所述注入区中的离子包括与所述阱区的掺杂类型相反的离子。

18.如权利要求17所述的LDMOS晶体管，其特征在于，所述注入区中的离子还包括碳、氟和氮中的至少一种。

19.如权利要求13所述的LDMOS晶体管，其特征在于，所述掺杂层在所述栅极堆叠结构底部的延伸长度大于所述阱区被所述栅极堆叠结构底部覆盖的长度。