CN106997885A - 开沟槽结合坝装置及其制造方法 - Google Patents
开沟槽结合坝装置及其制造方法 Download PDFInfo
- Publication number
- CN106997885A CN106997885A CN201710038832.6A CN201710038832A CN106997885A CN 106997885 A CN106997885 A CN 106997885A CN 201710038832 A CN201710038832 A CN 201710038832A CN 106997885 A CN106997885 A CN 106997885A
- Authority
- CN
- China
- Prior art keywords
- dam
- substrate
- optical system
- wafer
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 230000003287 optical effect Effects 0.000 claims abstract description 118
- 239000000853 adhesive Substances 0.000 claims abstract description 51
- 230000001070 adhesive effect Effects 0.000 claims abstract description 51
- 108010041952 Calmodulin Proteins 0.000 claims abstract description 14
- 102000000584 Calmodulin Human genes 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims 2
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000006059 cover glass Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000007767 bonding agent Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101710182416 Calmodulin-A Proteins 0.000 description 1
- 239000004821 Contact adhesive Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003925 fat Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Lens Barrels (AREA)
Abstract
提供一种开沟槽结合坝装置以及相应的制造方法。开沟槽结合坝装置包括位于基板的顶部表面上的结合坝结构。结合坝结构具有附接至基板的顶部表面的底部表面、由外坝围绕的内坝以及位于内坝和外坝之间的沟槽。装置进一步包括光学系统和粘合剂，光学系统具有透镜，粘合剂位于介于光学系统的底部表面和内坝与外坝中的至少一个的顶部表面之间的结合区域内。沟槽被加工成一定尺寸以在将基板结合至光学系统期间接收从结合区域侧向流出的一部分多余粘合剂，从而侧向地限制多余粘合剂并且降低粘合剂的侧向渗出。
Description
背景技术
相机已被广泛地合并到例如手机、平板电脑、笔记本电脑及视频显示器的装置中。为了满足这些装置目标成本的要求，以很低的成本制造相机是有益的。典型相机模组的制造成本包括制作相机的材料或零件(例如图像传感器、透镜材料、包装材料)的成本以及将相机组装成适于集成在预期装置中的封装的成本。
在很多情况下，组装的成本很高，而且可能超过材料的成本。例如，生产图像传感器和透镜不是很贵，但是进行组装操作比如将透镜和图像传感器对准并结合在一起的成本却高出很多。
因此，对降低电子装置组装成本的改进系统和方法的需求是持续存在的。
发明内容
在本公开的实施例中，提出了一种用于组装开沟槽结合坝装置的方法。方法包括将结合坝结构附接在基板的顶部表面上。结合坝结构具有附接至基板的顶部表面的底部表面、由外坝围绕的内坝以及位于内坝和外坝之间的沟槽。方法进一步包括将光学系统相对于基板上的基板元件对准，其中光学系统具有透镜。方法还包括将对准的基板和光学系统彼此结合，光学系统的底部表面联接至内坝和外坝中的至少一个的顶部表面。
在本公开的另一实施例中，提出了一种开沟槽结合坝装置。装置包括位于基板的顶部表面上的至少一个结合坝结构。结合坝结构具有附接至基板的顶部表面的底部表面、由外坝区域围绕的内坝区域以及位于内坝和外坝之间的沟槽。
在进一步的实施例中，提出了一种开沟槽结合坝装置。装置包括与第一透镜联接的第一基板、包括间隔件且覆盖第一基板的第二基板、联接于第二透镜且覆盖第二基板的第三基板以及覆盖第三基板的盖。装置还包括第一结合坝结构，第一结合坝结构具有(i)附接至第一基板的顶部表面的底部表面，(ii)附接至第二基板的底部表面的顶部表面；(iii)由第一外坝围绕的第一内坝，以及(iiii)位于第一内坝和第一外坝之间的第一沟槽。装置还包括第二结合坝结构，第二结合坝结构具有(i)附接至第二基板的顶部表面的底部表面，(ii)附接至第三基板的底部表面的顶部表面；(iii)由第二外坝围绕的第二内坝，以及(iiii)位于第二内坝和第二外坝之间的第二沟槽。装置进一步包括第三结合坝结构，第三结合坝结构具有(i)附接至第三基板的顶部表面的底部表面，(ii)附接至盖的底部表面的顶部表面；(iii)由第三外坝围绕的第三内坝，以及(iiii)位于第三内坝和第三外坝之间的第三沟槽。
附图说明
图1是晶粒级开沟槽结合坝装置的实施例的剖视图。
图2是示出用于制造图1中的开沟槽结合坝装置的方法的实施例的流程图。
图3A和3B分别示出实施例中位于图像传感器芯片级封装的顶部表面上的结合坝结构的平面图和剖视图。
图4A和4B分别示出实施例中在图3中的芯片级封装上方对准的光学系统的仰视平面图和剖视图。
图5是将图4中的光学系统结合至图3中的芯片级封装期间的开沟槽结合坝装置的实施例的剖视图。
图6A和6B分别示出位于图像传感器芯片级封装的顶部表面上的结合坝结构的替代实施例的平面图和剖视图，其中结合坝结构的一侧省略了内坝。
图7A是包括图像传感器芯片级封装和具有两个透镜的光学系统的开沟槽结合坝装置的替代实施例的剖视图。
图7B是图7A中的开沟槽结合坝装置的替代实施例的剖视图。
图8A和8B是根据图2中的方法的实施例组装的晶圆级开沟槽结合坝装置的实施例的剖视图。
具体实施方式
通常，电子装置的3-D组装包括对至少两个不同零件的对准和结合，以产生竖直地集成的结构。对准确保每个零件被布置在相对于彼此的期望位置上，而结合可以提供零件之间的机械结合。
在3-D组装中，粘接是一种用于结合零件的技术。将粘合剂施加到零件的表面中的一个或两个上(比如一个零件的顶部表面和/或另一个零件的底部表面)。零件的相对的表面相对于彼此对准并且接触。一旦接触，在粘合剂凝固以从最初可流动的状态变成最终相对刚性的状态期间，零件被保持在恰当的位置。一旦处于刚性的状态，粘合剂将两个零件固定在一起。
粘接带来的问题是粘合剂可能会渗出，而从期望被结合的区域中流出。该粘合剂渗出可能导致意外的结合、期望保持敞开的区域的物理阻塞以及其他不良效果。一方面，如果渗出太严重，可能会损害或者甚至抑制零件的适当操作。另一方面，可能需要增加零件的面内尺寸以为该渗出提供容限度并且避免渗出的不良效果。
本公开的实施例针对用于开沟槽结合坝装置的组装的改进方法以及得到的开沟槽结合坝装置。图1是开沟槽结合坝装置100的一个实施例的剖视图，其中开沟槽结合坝装置100为相机模组。开沟槽结合坝装置100包括基板102、光学系统120以及结合坝结构140。可以理解的是，虽然本公开的实施例是参考相机模组进行讨论的，但是公开的实施例可以不受限制地用于任何开沟槽结合坝装置的组装。
继续参考图1，现在详细讨论基板102和光学系统120的实施例。基板102是一种芯片级封装(CSP)，包括焊球104、装置层106、图像传感器110以及盖玻璃112。焊球104与图像传感器110电连通。
光学系统120包括透镜板122和间隔件130，其中透镜板122具有透镜124，间隔件130将透镜124和图像传感器110间隔开。更具体的讨论如下，透镜124具有与图像传感器110对准的光轴126。透镜板122、透镜124及间隔件130中的每一个都可以由适于所需波长的光透射的任何透明材料(如玻璃)独立地形成。可以理解的是光学系统120可以在需要时进一步包括其他封装零件、间隔件和/或光学有源或无源零件。光学无源零件的例子可以包括但不限于阻挡选定波长的光到达基板102的层(例如红外(IR)滤光器，紫外(UV)滤光器等)。光学有源零件的例子可以包括但不限于电光调制器。
进一步如图1所图示的，结合坝结构140位于基板102的顶部表面112a上。结合坝结构140包括由外坝142围绕的内坝144和位于外坝142和内坝144之间的沟槽146。结合坝140进一步包括内坝144和外坝142共同的顶部表面140a和底部表面140b。
可以选择结合坝结构140的尺寸以保证沟槽146具有足够的体积进而容纳预期数量的多余粘合剂152。在一个实施例中，可以在约100μm至约200μm之间独立地选择内坝144和外坝142的每个侧边的长度，而可以在约40μm至约80μm之间独立地选择内坝144和外坝142中的每个的高度。例如，外坝142可以具有在约160μm至约200μm的范围内选择的边长，内坝144可以具有在约100μm至约140μm的范围内选择的长度。在进一步的实施例中，可以在约2.5至约5之间独立地选择内坝144和外坝142的宽高比(宽度比高度)。
然而，可以理解的是，结合坝结构的替代实施例可以不受限制地采用任何构造。在一个例子中，外坝和内坝中的每一个可以独立地从其他闭合形状(例如具有更大或更小的侧边、直侧边、弯曲侧边、椭圆形、圆形以及它们的组合等)中选择。在进一步的例子中，外坝142和内坝144之间的距离可以变化。在另一个例子中，结合坝结构可以包括多于两个的坝并且形成多于一个的沟槽。在另外的一个例子中，结合坝结构可以具有单独的坝，单独的坝具有U形或W形的截面，结合坝结构的竖直支柱之间的空间限定出一个或多个沟槽。
基板102和光学系统120通过粘合剂150结合在一起。粘合剂150可以是具有适当性能的任何粘合剂，以用于通过结合坝结构140将基板102固定至光学系统120。这些性能的例子可以包括但不限于物理性能(例如流变性、强度等)、化学性能(例如化学相容性等)及类似性能。在某些实施例中，粘合剂150可以是可固化的粘合剂，例如通过紫外线照射被固化。粘合剂的例子可以包括但不限于JC514-TDS-C-10042201(UV粘合剂)、1269AB(导热粘合剂；Trelleborg Emerson&Cuming,Inc.)。
粘合剂150位于结合区域135内，结合区域135处于光学系统120的下表面(如间隔件130的下表面130b)和外坝142与内坝144中的至少一个的顶部表面140a之间。更具体的讨论如下，沟槽146可以在将基板102结合至光学系统120期间接收从结合区域135侧向流出的一部分粘合剂150(如多余的粘合剂152)，从而侧向地限制多余粘合剂152。
有利地，开沟槽结合坝装置100基本上抑制了多余粘合剂152的向结合区域135外的侧向渗出，降低了引起粘合剂渗出所需的侧向容限度。例如，已观察到的是，根据本公开实施例的相机模组的渗出容限度可以被降低到少于100μm。有利地，降低的渗出容限度使得开沟槽结合坝装置100的电子有源区域(例如图像传感器110)的侧向范围能够增加或者使得开沟槽结合坝装置100的侧向尺寸能够减小。
更有利地，在组装时，结合坝结构140和粘合剂150的存在也使得透镜124和图像传感器110之间的焦距能够调整，提高了制造产量。例如，在没有结合坝结构的情况下，为了降低渗出的范围，仅能使用覆盖结合区域135所需的最小数量的粘合剂。然而，在结合坝结构140存在的情况下，可以采用多于覆盖结合区域135所需的数量的粘合剂150。通过结合坝结构140将从结合区域135流出的多余粘合剂152的至少一部分收集在沟槽146中，从而抑制了渗出的侧向范围。同时，留在结合区域135中的粘合剂150的厚度可以大于在没有结合坝结构的情况下获得的厚度，从而使得光学系统120和基板102的顶部表面112a之间的距离能够在组装期间按照预期地增加或减小。
现在开始讨论图2，图2是示出用于组装开沟槽结合坝装置100的方法200的一个实施例的流程图。方法200包括下面参考图3A-3B、图4A-4B及图5具体讨论的操作202-210。可以理解的是，在某些实施例中，操作202-210中的一个或多个可以在需要时以不同于图2所图示的顺序进行或者选择性地省略。
在操作202中，方法200将结合坝结构附接至基板的顶部表面，结合坝结构具有由外坝围绕的内坝，以及位于内坝和外坝之间的沟槽。在操作202的一个例子中，如图3A-3B所示，结合坝结构140被施加至基板102的顶部表面112a。图3A示出了开沟槽结合坝装置100的平面图，而图3B是相应的剖视图。结合坝结构140具有由外坝142围绕的内坝144以及位于外坝142和内坝144之间的沟槽146。外坝142和内坝144可以是线性形状和嵌套的，外坝142比内坝144更接近基板102的侧向边缘。外坝142和内坝144的相对侧面与基板102的顶部表面112a一起可以限定出沟槽146。
在某些实施例中，结合坝结构140可以预先形成并附接至基板102。在替代实施例中，结合坝结构140可以由光阻材料、环氧树脂、硅或金属中的至少一种形成且位于基板102上。成形技术包括但不限于单独的平版印刷、胶水复制、蚀刻及电镀，或其任意组合。
在操作204中，方法200将粘合剂沉积至结合坝结构的顶部表面，以为结合做准备。在操作204的一个例子中，进一步如图3A-3B所示，粘合剂150被沉积至结合坝结构140的顶部表面140a，以为结合做准备。粘合剂150的沉积可以通过滚筒印刷、模版印刷、线条图案等中的一个或多个实现。在一个实施例中，粘合剂150分别被沉积至内坝144和外坝142中的每个的顶部表面140a。然而，在替代实施例中(未示出)，粘合剂可以被沉积在单独的坝上。在进一步的实施例中(未示出)，粘合剂可以被沉积在光学系统的下表面上(例如130b)。在进一步的实施例中(未示出)，粘合剂可以同时被沉积在至少一个结合坝的顶部表面上和光学系统的底部表面上(例如130b)。
在操作206中，方法200将光学系统相对于基板上的基板元件对准。在操作206的例子中，光学系统120包括透镜124，透镜124具有相对于基板102上的元件(如图像传感器110)对准的光轴126。提高的结合精确度使得开沟槽结合坝装置100的尺寸(如晶粒尺寸)能够被减小，而且提高装置产量，降低制造开沟槽结合坝装置100的成本。
为了便于对准操作206，光学系统120以及基板102和结合坝结构140中的至少一个进一步包括各自的对准标记。例如，在一个实施例中，结合坝结构140的对准标记可以包括外坝142和内坝144中的一个或两个的顶部表面140a。在另一个实施例中(未示出)，基板102的对准标记可以包括形成在基板上或基板内(例如在盖玻璃112的顶部表面112a上或者在盖玻璃112内)的一个或多个图案。
如图4A-4B中的实施例进一步所图示的，图4A-4B分别是在图3中的基板上方对准的光学系统120的仰视平面图和相应的剖视图。光学系统120的对准标记402可以是形成在光学系统120的顶部表面或底部表面上的一个或多个图案。该图案可以通过金属、光阻材料或其组合的沉积形成。光学系统120的顶部表面的位置的一个例子为透镜板122的顶部表面404a。光学系统120的底部表面的位置的一个例子为透镜板122的底部表面404b或者间隔件130的底部表面130b。可以理解的是，在进一步的实施例中，对准标记可以位于适于对准的替代位置。
形成在光学系统120上的对准标记404可以是能够从它们的周围环境清楚地辨别出来(例如通过自动图案识别软件)的任何几何设计(例如线条、图案、形状等)。进一步地，对准标记404的任何期望的特征(例如边缘特征、总体形状、质心等)均可以被用于对准。
在操作206a中，方法200将基板元件的中心与光学系统的中心对准。在操作206a的一个例子中，基板102的中心300和光学系统120的中心400利用对准标记140a和402轴向地对准。中心300和400可以通过自动图案识别软件进行识别。基板102和光学系统120各自的对准标记(如140a和404)相对于中心300和400的相对位置可以在操作206a中被进一步识别。随后，基板102和光学系统120相对于彼此位于面内，以对准中心300和400(图4B)。
在操作206b中，方法200将结合坝结构或者基板对准标记与光学系统的对准标记对准。在操作206b的一个例子中，一旦中心300和400轴向地对准，则旋转基板102和光学系统120以实现基板102和光学系统120的面内对准(图4A-4B)。例如，假设结合坝结构140的对准标记是内坝144的顶部表面140a。再假设光学系统120的对准标记402是沉积在间隔件130的底部表面130b上的图案。通过绕着基板102和光学系统120各自的中心300和400旋转基板102和光学系统120中的一个或两个，对准标记404覆盖在内坝144的顶部表面140a上。
在操作210中，方法200将已对准的基板和光学系统结合在一起，其中结合坝结构的内坝和外坝中的至少一个的顶部表面联接至光学系统的底部表面。在操作210的一个例子中，基板102和光学系统120通过粘合剂150结合在一起，同时被保持在它们的对准位置以形成如图1所示的开沟槽结合坝装置100。如图5所图示的，光学系统120的底部表面130b被推向结合坝结构140的顶部表面140a。举例而言，假设粘合剂150沉积在内坝144和外坝142中的每个的顶部表面140a上。在这种情况下，当光学系统120的底部表面130b接触粘合剂150时，粘合剂150侧向伸展以跨过内坝144和外坝142中的每个的顶部表面140a(即结合区域135)。多余粘合剂152进一步流动超出结合区域135的范围，而被限制在沟槽146中并且被阻止进一步侧向伸展。对准之后，基板102和光学系统120均被保持在其对准位置，直到粘合剂150固化。在粘合剂150固化后，组装好的开沟槽结合坝装置(例如相机模组)可以被集成到其他装置中。
以下参考图6A-6B和图7A-7B讨论开沟槽结合坝装置的替代实施例。图6A和图6B分别示出接附至基板102的结合坝结构600的平面图和剖视图。结合坝结构600与结合坝结构140的区别在于结合坝结构600在一侧602省略了内坝144。结合坝结构600在其他方面与结合坝结构140相同，并且也可以根据方法200的上述实施例得出。
图7A-7B是开沟槽结合坝装置700和750的替代实施例的剖视图，其中开沟槽结合坝装置700和750分别具有不同于光学系统120的光学系统720和720’。在图7A的实施例中，光学系统720包括两个透镜124a和124b，二者分别联接至各自的透镜板122a和122b。装置700在其他方面与开沟槽结合坝装置100相同，并且可以根据方法200的上述实施例得出。
在图7B的实施例中，图示了一种具有光学系统720’的开沟槽结合坝装置750，其中光学系统720’通过结合坝结构140联接至基板102。结合坝结构140可以如关于方法200所描述的一样形成且附接至光学系统720’。然而可以理解的是，在进一步的实施例中，光学系统720’可以不受限制地与任何基板结合在一起。
光学系统720’包括两个分别与其各自的透镜板122a和122b联接的透镜124a和124b、间隔件130以及盖板122c。透镜板122a和122b、间隔件130以及盖板122c通过各个第一结合坝结构140’，第二结合坝结构140”以及第三结合坝结构140”’联接在一起。结合坝结构140’，140”以及140”’中的每个的构造(例如几何结构、尺寸、材料等)可以从关于结合坝结构140的上述构造中独立地选择。例如，第一结合坝结构140’具有第一外坝142’、第一内坝144’以及位于第一外坝142’和第一内坝144’之间的第一沟槽146’。第一结合坝结构140’的底部表面140b’附接至透镜板122b的顶部表面702a。第一结合坝结构140’的顶部表面140a’附接至间隔件130的底部表面130b。第二结合坝结构140”具有第二外坝142”、第二内坝144”以及位于第二外坝142”和第二内坝144”之间的第二沟槽146”。第二结合坝结构140”的底部表面140b”附接至间隔件130的顶部表面130a。第二结合坝结构140”的顶部表面140a”附接至第二透镜板122a的底部表面704b上。第三结合坝结构140”’具有第三外坝142”’、第三内坝144”’以及位于第三外坝142”’和第三内坝144”’之间的第三沟槽146”’。第三结合坝结构144”’的底部表面140b”’附接至透镜板122a的顶部表面704a。第三结合坝结构140”’的顶部表面140a”’附接至盖板122c的底部表面706b。盖板122c的顶部表面706a形成为光学系统720’的顶部表面。结合坝结构140’、140”及140”’可以如关于方法200所描述的一样形成并附接至透镜板122a和122b、间隔件130及盖板122c。
图8A-8B分别示出晶圆级开沟槽结合坝装置800和850的实施例。如图8A所图示的，晶圆级开沟槽结合坝装置800包括至少两个开沟槽结合坝装置(如800a和800b)。除了每个装置800a和800b的基板102和光学系统120分别附接至晶圆802和804以及装置800a和800b通过两者之间的切割槽806a和806b被侧向地分隔开以外，每个开沟槽结合坝装置800a和800b均与开沟槽结合坝装置100类似。
晶圆级开沟槽结合坝装置800可以根据上述方法200的实施例形成。然而，在操作206中使用的对准标记与关于开沟槽结合坝装置100的组装的上述对准标记不同。第一对准标记810在切割槽806b内形成在基板晶圆802的顶部表面802a或底部表面802b中的至少一个上。第二对准标记812在切割槽806a内形成在光学晶圆804的顶部表面804a或底部表面804b中的至少一个上。对准标记810、812可以如关于对准标记402所描述的一样形成。随后，在操作206b中，第一和第二对准标记810、812被对准，以使切割槽806a和806b竖直地对准。已对准的晶圆802和804被保持在其对准位置上，直到粘合剂150固化。随后，晶圆802和804可以分别在切割槽806a和806b处被切割，以形成可以被集成到其他装置中的单独的晶粒级开沟槽结合坝装置800a和800b(例如相机模组)。
图8B是晶圆级开沟槽结合坝装置850的替代实施例的剖视图。晶圆级开沟槽结合坝装置850不同于晶圆级开沟槽结合坝装置800，因为每个装置800a和800b分别包括光学系统720而不是光学系统120。如上所述，光学系统720包括与各自透镜板122a和122b相联接的两个透镜124a和124b。晶圆级开沟槽结合坝装置850在其他方面与晶圆级开沟槽结合坝装置800相同，并且可以根据方法200的上述实施例形成。
特征组合：
上述特征以及下文请求保护的特征在不脱离其保护范围的情况下可以以各种方式组合。下面的例子说明了一些可能的、非限制性的组合方式。
(A1)开沟槽结合坝装置包括位于基板的顶部表面上的结合坝结构。结合坝结构具有：(i)附接至基板的顶部表面的底部表面，(ii)由外坝围绕的内坝，以及(iii)位于内坝和外坝之间的沟槽。
(A2)在由(A1)表示的开沟槽结合坝装置中，基板可以包括图像传感器和透镜中的至少一个。
(A3)在由(A1)和(A2)中的一个表示的开沟槽结合坝装置中，结合坝结构可以是下述其中一个：(a)具有U形截面和W形截面中的一个的单件结构，以及(b)双件结构，其中内坝是双件结构的第一部件而外坝是双件结构的另一部件。
(A4)在由(A1)至(A3)中任一表示的开沟槽结合坝装置中，装置可以包括光学系统和粘合剂。光学系统包括透镜。粘合剂可以适于将基板结合至光学系统。粘合剂可以放置在介于光学系统的底部表面和(a)内坝与(b)外坝中的至少一个的顶部表面之间的结合区域内。沟槽可以被加工成一定尺寸以在将基板结合至光学系统期间接收从结合区域侧向流出的一部分粘合剂，从而侧向地限制粘合剂。
(A5)在由(A4)表示的开沟槽结合坝装置中，基板可以为未附接至晶圆的芯片级封装(CSP)。光学系统可以为未附接至晶圆的晶粒级光学系统。
(A6)在由(A4)和(A5)中的一个表示的开沟槽结合坝装置中，基板可以是具有两个侧向分隔开的基板元件的第一晶圆的一部分。两个侧向分隔开的基板元件可以包括两个芯片级封装(CSPs)，在两个芯片级封装(CSPs)之间具有基板切割槽。各个结合坝结构附接至每个CSP的顶部表面。光学系统可以包括晶圆级光学系统，晶圆级光学系统具有附接至第二晶圆的至少两个侧向分隔开的光学系统，且在至少两个侧向分隔开的光学系统之间具有光学切割槽。
(A7)在由(A1)至(A6)中的一个表示的开沟槽结合坝装置中，结合坝结构可以包括光阻材料、环氧树脂、硅及金属中的至少一个。
(A8)在由(A1)至(A7)中的一个表示的开沟槽结合坝装置中，结合坝结构和基板中的至少一个可以包括第一对准标记。光学系统可以包括第二对准标记。光学系统可以相对于基板对准，以使第一对准标记与第二对准标记大约对准。
(A9)在由(A8)表示的开沟槽结合坝装置中，结合坝结构包括第一对准标记。
(A10)在由(A8)和(A9)中的一个表示的开沟槽结合坝装置中，第一对准标记是内坝和外坝中的一个的顶部表面。
(A11)在由(A6)表示的开沟槽结合坝装置中，第一晶圆可以包括位于基板切割槽内的第一对准标记。第二晶圆可以包括位于光学切割槽内的第二对准标记。
(A12)在由(A1)至(A11)中的一个表示的开沟槽结合坝装置中，结合坝结构可以包括仅具有外坝的一侧。
(A13)开沟槽结合坝装置包括第一基板、第二基板、第三基板、盖、第一结合坝结构、第二结合坝结构以及第三结合坝结构。第一基板可以联接至第一透镜。第二基板可以包括间隔件且覆盖第一基板。第三基板可以联接至第二透镜且覆盖第二基板。盖可以覆盖第三基板。第一结合坝结构可以包括(i)附接至第一基板的顶部表面的底部表面，(ii)附接至第二基板的底部表面的顶部表面；(iii)由第一外坝围绕的第一内坝，以及(iiii)位于第一内坝和第一外坝之间的第一沟槽。第二结合坝结构可以包括(i)附接至第二基板的顶部表面的底部表面，(ii)附接至第三基板的底部表面的顶部表面；(iii)由第二外坝围绕的第二内坝，以及(iiii)位于第二内坝和第二外坝之间的第二沟槽。第三结合坝结构可以包括(i)附接至第三基板的顶部表面的底部表面，(ii)附接至盖的底部表面的顶部表面；(iii)由第三外坝围绕的第三内坝，以及(iiii)位于第三内坝和第三外坝之间的第三沟槽。
(B1)制造开沟槽结合坝装置的方法包括：将结合坝结构附接在基板的顶部表面上，将光学系统相对于基板上的基板元件对准，以及将对准的基板和光学系统彼此结合。结合坝结构具有(i)附接至基板的顶部表面的底部表面，(ii)由外坝围绕的内坝，以及(iii)位于内坝和外坝之间的沟槽。光学系统具有透镜。光学系统的底部表面联接至内坝和外坝中的至少一个的顶部表面。
(B2)在由(B1)表示的方法中，基板可以为未附接至晶圆的芯片级封装(CSP)，光学系统可以为未附接至晶圆的晶粒级光学系统。
(B3)在由(B1)表示的方法中，基板可以为具有两个侧向分隔开的基板元件的第一晶圆的一部分。两个侧向分隔开的基板元件可以包括两个芯片级封装(CSPs)，在两个芯片级封装之间具有基板切割槽。各个结合坝结构附接至每个CSP的顶部表面。光学系统可以包括晶圆级光学系统，晶圆级光学系统具有附接至第二晶圆的至少两个侧向分隔开的光学系统，且在至少两个侧向分隔开的光学系统之间具有光学切割槽。
(B4)在由(B1)至(B3)中任一个表示的方法中，将结合坝结构附接在基板的顶部表面上的步骤可以包括在基板的顶部表面上形成结合坝结构。
(B5)在由(B4)表示的方法中，形成结合坝结构的步骤可以包括平版印刷、胶水复制、蚀刻及电镀中的至少一种。
(B6)在由(B1)至(B5)中任一个表示的方法中，结合坝结构可以包括光阻材料、环氧树脂、硅及金属中的至少一个。
(B7)在由(B1)至(B6)中任一个表示的方法中，结合的步骤可以包括通过滚筒印刷、模版印刷及线条图案工艺沉积粘合剂。
(B8)在由(B2)表示的方法中，结合坝结构和基板中的至少一个可以包括第一对准标记，光学系统可以包括第二对准标记。将光学系统相对于基板对准的步骤可以包括将第一对准标记相对于第二对准标记对准。
(B9)在由(B8)表示的方法中，第一对准标记为内坝和外坝中的一个的顶部表面。
(B10)在由(B8)和(B9)中的一个表示的方法中，将光学系统相对于基板对准的步骤可以进一步包括将光学系统的光心与第一坝和第二坝中的一个的中心对准。
(B11)在由(B3)表示的方法中，第一晶圆可以包括位于基板切割槽内的第一对准标记，第二晶圆可以包括位于光学切割槽内的第二对准标记。将光学系统相对于基板对准的步骤可以包括将第一对准标记相对于第二对准标记对准。
(B12)在由(B1)至(B11)中任一个表示的方法中，结合坝结构可以包括仅具有外坝的一侧。
在不超出上述系统和方法的保护范围的情况下，可以对上述系统和方法做出改变。因此需要说明的是上述描述中所包含的以及附图中所示出的内容应当被理解为是说明性的且非限制性的。下面的权利要求旨在覆盖此处所描述的通用和特有的特征，以及在语言方面落入两者之间的关于本方法和系统的范围的陈述。
Claims (21)
1.一种用于组装开沟槽结合坝装置的方法，其特征在于，包括：
将结合坝结构附接在基板的顶部表面上，所述结合坝结构具有(i)附接至基板的顶部表面的底部表面，(ii)由外坝围绕的内坝，以及(iii)位于所述内坝和所述外坝之间的沟槽；
将光学系统相对于基板上的基板元件对准，所述光学系统具有透镜；以及
将对准的基板和光学系统彼此结合，所述光学系统的底部表面与内坝和外坝中的至少一个的顶部表面相联接。
2.根据权利要求1所述的方法，其特征在于，
所述基板为未附接至晶圆的芯片级封装；以及
所述光学系统为未附接至晶圆的晶粒级光学系统。
3.根据权利要求1所述的方法，其特征在于，
所述基板为具有两个侧向分隔开的基板元件的第一晶圆的一部分，所述两个侧向分隔开的基板元件包括两个芯片级封装，所述两个芯片级封装之间具有基板切割槽，其中各个结合坝结构附接至每个芯片级封装的顶部表面；
所述光学系统包括晶圆级光学系统，所述晶圆级光学系统具有附接至第二晶圆的至少两个侧向分隔开的光学系统，且在所述至少两个侧向分隔开的光学系统之间具有光学切割槽。
4.根据权利要求1所述的方法，其特征在于，将结合坝结构附接在基板的顶部表面上的步骤包括在所述基板的顶部表面上形成所述结合坝结构。
5.根据权利要求1所述的方法，其特征在于，
所述结合坝结构和所述基板中的至少一个包括第一对准标记；
所述光学系统包括第二对准标记；以及
对准的步骤包括将所述第一对准标记相对于所述第二对准标记对准。
6.根据权利要求5所述的方法，其特征在于，所述第一对准标记为所述内坝和所述外坝中的一个的顶部表面。
7.根据权利要求5所述的方法，其特征在于，对准的步骤还包括将所述光学系统的光心与所述结合坝结构的中心对准。
8.根据权利要求3所述的方法，其特征在于，所述第一晶圆包括位于所述基板切割槽内的第一对准标记；
所述第二晶圆包括位于所述光学切割槽内的第二对准标记；
对准的步骤包括将所述第一对准标记相对于所述第二对准标记对准。
9.根据权利要求1所述的方法，其特征在于，所述结合坝结构包括仅具有所述外坝的一侧。
10.一种开沟槽结合坝装置，其特征在于，包括：位于基板的顶部表面上的结合坝结构，所述结合坝结构具有(i)附接至所述基板的顶部表面的底部表面，(ii)由外坝围绕的内坝，以及(iii)位于所述内坝和所述外坝之间的沟槽。
11.根据权利要求10所述的开沟槽结合坝装置，其特征在于，所述基板包括图像传感器和透镜中的至少一个。
12.根据权利要求10所述的开沟槽结合坝装置，其特征在于，所述结合坝结构是下述其中一个：(a)具有U形截面和W形截面中的一个的单件结构，以及(b)双件结构，其中所述内坝为所述双件结构的第一部件而所述外坝为所述双件结构的第二部件。
13.根据权利要求10所述的开沟槽结合坝装置，其特征在于，进一步包括：
光学系统，所述光学系统具有透镜；
粘合剂，所述粘合剂位于介于所述光学系统的底部表面和(a)所述内坝与(b)所述外坝中的至少一个的顶部表面之间的结合区域内；以及
所述沟槽被加工成一定尺寸以在将所述基板结合至所述光学系统期间接收从所述结合区域侧向流出的一部分粘合剂，从而侧向地限制粘合剂。
14.根据权利要求13所述的开沟槽结合坝装置，其特征在于，所述基板为未附接至晶圆的芯片级封装；以及
所述光学系统为未附接至晶圆的晶粒级光学系统。
15.根据权利要求10所述的开沟槽结合坝装置，其特征在于，
所述基板是具有两个侧向分隔开的基板元件的第一晶圆的一部分，所述两个侧向分隔开的基板元件包括两个芯片级封装，所述两个芯片级封装之间具有基板切割槽，其中各个结合坝结构附接至每个芯片级封装的顶部表面；
所述光学系统包括晶圆级光学系统，所述晶圆级光学系统具有附接至第二晶圆的至少两个侧向分隔开的光学系统，且在所述至少两个侧向分隔开的光学系统之间具有光学切割槽。
16.根据权利要求10所述的开沟槽结合坝装置，其特征在于，所述结合坝结构和所述基板中的至少一个包括第一对准标记；
所述光学系统包括第二对准标记；以及
所述光学系统相对于所述基板对准，以使所述第一对准标记与所述第二对准标记大约对准。
17.根据权利要求16所述的开沟槽结合坝装置，其特征在于，所述结合坝结构包括所述第一对准标记。
18.根据权利要求16所述的开沟槽结合坝装置，其特征在于，所述第一对准标记为所述内坝和所述外坝中的一个的顶部表面。
19.根据权利要求15所述的开沟槽结合坝装置，其特征在于，
所述第一晶圆包括位于所述基板切割槽内的第一对准标记；
所述第二晶圆包括位于所述光学切割槽内的第二对准标记。
20.根据权利要求10所述的开沟槽结合坝装置，其特征在于，所述结合坝结构包括仅具有所述外坝的一侧。
21.一种开沟槽结合坝装置，其特征在于，包括：
第一基板，所述第一基板联接至第一透镜；
第二基板，所述第二基板包括间隔件且覆盖所述第一基板；
第三基板，所述第三基板联接至第二透镜且覆盖所述第二基板；
盖，所述盖覆盖所述第三基板；
第一结合坝结构，所述第一结合坝结构包括(i)附接至所述第一基板的顶部表面的底部表面，(ii)附接至所述第二基板的底部表面的顶部表面,(iii)由第一外坝围绕的第一内坝，以及(iiii)位于所述第一内坝和所述第一外坝之间的第一沟槽；
第二结合坝结构，所述第二结合坝结构包括(i)附接至所述第二基板的顶部表面的底部表面，(ii)附接至所述第三基板的底部表面的顶部表面,(iii)由第二外坝围绕的第二内坝，以及(iiii)位于所述第二内坝和所述第二外坝之间的第二沟槽；以及
第三结合坝结构，所述第三结合坝结构包括(i)附接至所述第三基板的顶部表面的底部表面，(ii)附接至所述盖的底部表面的顶部表面,(iii)由第三外坝围绕的第三内坝，以及(iiii)位于所述第三内坝和所述第三外坝之间的第三沟槽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/004,584 | 2016-01-22 | ||
| US15/004,584 US10157943B2 (en) | 2016-01-22 | 2016-01-22 | Trenched-bonding-dam device and manufacturing method for same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106997885A true CN106997885A (zh) | 2017-08-01 |
Family
ID=59359486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710038832.6A Pending CN106997885A (zh) | 2016-01-22 | 2017-01-19 | 开沟槽结合坝装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10157943B2 (zh) |
| CN (1) | CN106997885A (zh) |
| TW (1) | TWI673859B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730879B (zh) * | 2019-08-28 | 2021-06-11 | 台灣積體電路製造股份有限公司 | 封裝結構及其製作方法 |
| CN113488490A (zh) * | 2021-06-07 | 2021-10-08 | 季华实验室 | 基于穿塑通孔的cis板级扇出型封装结构及其制作方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI649856B (zh) * | 2016-05-13 | 2019-02-01 | 精材科技股份有限公司 | 晶片封裝體與其製造方法 |
| KR101792442B1 (ko) * | 2016-12-12 | 2017-10-31 | 삼성전기주식회사 | 전자 모듈과 그 제조 방법 |
| CN108206195B (zh) * | 2016-12-20 | 2020-08-25 | 精材科技股份有限公司 | 半导体结构的制作方法 |
| US10103191B2 (en) * | 2017-01-16 | 2018-10-16 | Semiconductor Components Industries, Llc | Semiconductor die and method of packaging multi-die with image sensor |
| CN109786400B (zh) * | 2017-11-15 | 2021-10-29 | 格科微电子（上海）有限公司 | 图像传感器的芯片级封装方法 |
| US11251096B2 (en) | 2018-09-05 | 2022-02-15 | Micron Technology, Inc. | Wafer registration and overlay measurement systems and related methods |
| US11009798B2 (en) * | 2018-09-05 | 2021-05-18 | Micron Technology, Inc. | Wafer alignment markers, systems, and related methods |
| TWI692068B (zh) * | 2019-08-07 | 2020-04-21 | 勝麗國際股份有限公司 | 封裝元件 |
| KR20240023526A (ko) | 2021-06-24 | 2024-02-22 | 트리나미엑스 게엠베하 | 분광계를 위한 댐 및 필터 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257036A (zh) * | 2007-02-28 | 2008-09-03 | 株式会社日立显示器 | 有机el显示装置 |
| CN101431086A (zh) * | 2007-11-08 | 2009-05-13 | 采钰科技股份有限公司 | 半导体封装结构及其形成方法 |
| US20110037887A1 (en) * | 2009-08-13 | 2011-02-17 | Samsung Electronics Co., Ltd. | Wafer-level lens module and image pickup device including the same |
| CN102955215A (zh) * | 2011-08-22 | 2013-03-06 | 原相科技股份有限公司 | 镜头模块及其制造方法 |
| CN104377217A (zh) * | 2014-11-28 | 2015-02-25 | 格科微电子（上海）有限公司 | 图像传感器的封装件和图像传感器的封装方法 |
| WO2015126328A1 (en) * | 2014-02-18 | 2015-08-27 | Heptagon Micro Optics Pte. Ltd. | Optical modules including customizable spacers for focal length adjustment and/or reduction of tilt, and fabrication of the optical modules |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086355A (ja) * | 2001-09-05 | 2003-03-20 | Kiko Kenji Kagi Kofun Yugenkoshi | 有機ｅｌ素子の封止構造並びに封止方法及び封止装置 |
| US20050247976A1 (en) | 2004-05-06 | 2005-11-10 | Ting Steve M | Notched spacer for CMOS transistors |
| JP4492432B2 (ja) | 2005-05-13 | 2010-06-30 | 株式会社デンソー | 物理量センサ装置の製造方法 |
| CN100516957C (zh) | 2005-08-19 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 数码相机镜头模块 |
| CN101281282A (zh) | 2007-04-04 | 2008-10-08 | 鸿富锦精密工业（深圳）有限公司 | 镜头模组 |
| US7741652B2 (en) * | 2008-03-07 | 2010-06-22 | Visera Technologies Company Limited | Alignment device and application thereof |
| US8866920B2 (en) * | 2008-05-20 | 2014-10-21 | Pelican Imaging Corporation | Capturing and processing of images using monolithic camera array with heterogeneous imagers |
| TWM364865U (en) | 2009-05-07 | 2009-09-11 | E Pin Optical Industry Co Ltd | Miniature stacked glass lens module |
| JP2011128355A (ja) | 2009-12-17 | 2011-06-30 | Sony Corp | 撮像レンズ及び撮像レンズを用いたカメラモジュール並びに撮像レンズの製造方法及びカメラモジュールの製造方法 |
| TWI571669B (zh) | 2012-03-28 | 2017-02-21 | 鴻海精密工業股份有限公司 | 鏡頭模組的組裝方法 |
| TWI566000B (zh) | 2012-03-29 | 2017-01-11 | 鴻海精密工業股份有限公司 | 鏡頭模組的組裝方法 |
| JP6051697B2 (ja) | 2012-09-04 | 2016-12-27 | ソニー株式会社 | コネクタおよびその製造方法、並びに光通信システム |
| TWI536547B (zh) | 2013-01-10 | 2016-06-01 | 精材科技股份有限公司 | 影像感測晶片封裝體之製作方法 |
| CN106537212B (zh) * | 2014-07-23 | 2021-03-16 | 赫普塔冈微光有限公司 | 包括垂直对准特征的光发射器和光检测器模块 |
-
2016
- 2016-01-22 US US15/004,584 patent/US10157943B2/en active Active
- 2016-12-08 TW TW105140613A patent/TWI673859B/zh active
-
2017
- 2017-01-19 CN CN201710038832.6A patent/CN106997885A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257036A (zh) * | 2007-02-28 | 2008-09-03 | 株式会社日立显示器 | 有机el显示装置 |
| CN101431086A (zh) * | 2007-11-08 | 2009-05-13 | 采钰科技股份有限公司 | 半导体封装结构及其形成方法 |
| US20110037887A1 (en) * | 2009-08-13 | 2011-02-17 | Samsung Electronics Co., Ltd. | Wafer-level lens module and image pickup device including the same |
| CN102955215A (zh) * | 2011-08-22 | 2013-03-06 | 原相科技股份有限公司 | 镜头模块及其制造方法 |
| WO2015126328A1 (en) * | 2014-02-18 | 2015-08-27 | Heptagon Micro Optics Pte. Ltd. | Optical modules including customizable spacers for focal length adjustment and/or reduction of tilt, and fabrication of the optical modules |
| CN104377217A (zh) * | 2014-11-28 | 2015-02-25 | 格科微电子（上海）有限公司 | 图像传感器的封装件和图像传感器的封装方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730879B (zh) * | 2019-08-28 | 2021-06-11 | 台灣積體電路製造股份有限公司 | 封裝結構及其製作方法 |
| US11456287B2 (en) | 2019-08-28 | 2022-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of fabricating the same |
| CN113488490A (zh) * | 2021-06-07 | 2021-10-08 | 季华实验室 | 基于穿塑通孔的cis板级扇出型封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI673859B (zh) | 2019-10-01 |
| TW201801296A (zh) | 2018-01-01 |
| US10157943B2 (en) | 2018-12-18 |
| US20170213864A1 (en) | 2017-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106997885A (zh) | 开沟槽结合坝装置及其制造方法 | |
| US9502461B2 (en) | Methods of fabricating camera module and spacer of a lens structure in the camera module | |
| US7521657B2 (en) | Assembly having wafer with image sensor chips, a photo-sensitive adhesive pattern and plate thereof and method of manufacturing the same | |
| US9118825B2 (en) | Attachment of wafer level optics | |
| US8269300B2 (en) | Apparatus and method for using spacer paste to package an image sensor | |
| KR101648540B1 (ko) | 웨이퍼-레벨 렌즈 모듈 및 이를 구비하는 촬상 장치 | |
| TWI611202B (zh) | 晶圓堆疊及光學裝置 | |
| CN101582434B (zh) | 影像感测器封装结构及其制造方法及相机模组 | |
| CN112840632A (zh) | 线路板组件、感光组件、摄像模组及感光组件制作方法 | |
| TWI618671B (zh) | 半導體封裝，半導體裝置及其形成方法 | |
| CN102132411A (zh) | 图像传感器 | |
| CN107910344A (zh) | 一种光学指纹识别芯片的封装结构以及封装方法 | |
| CN106465545A (zh) | 半导体器件和用于通过动态通孔剪切进行的板式封装的自适性图案化方法 | |
| US8570669B2 (en) | Multi-layer polymer lens and method of making same | |
| TW201347524A (zh) | 微型相機模組 | |
| CN106158894A (zh) | 电子模块及其制造方法 | |
| JP2007533131A (ja) | 所定領域上に密封構造を有する電子パッケージ及びその方法 | |
| TW201143106A (en) | Chip package and method for forming the same | |
| JP2009088459A (ja) | ウェハーレベルのイメージセンサモジュール、その製造方法、及びカメラモジュール | |
| TW201143382A (en) | Camera module and fabrication thereof | |
| CN104377217B (zh) | 图像传感器的封装件和图像传感器的封装方法 | |
| TWI647804B (zh) | 影像感測器封裝結構及其封裝方法 | |
| CN105870024A (zh) | 系统级封装方法 | |
| JP2011054794A (ja) | 光学デバイス及びその製造方法 | |
| US20200105711A1 (en) | Lithography process for semiconductor packaging and structures resulting therefrom |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170801 |
|
| RJ01 | Rejection of invention patent application after publication |