CN106992248B - 存储装置与电阻式存储单元的操作方法 - Google Patents

存储装置与电阻式存储单元的操作方法 Download PDF

Info

Publication number
CN106992248B
CN106992248B CN201610246584.XA CN201610246584A CN106992248B CN 106992248 B CN106992248 B CN 106992248B CN 201610246584 A CN201610246584 A CN 201610246584A CN 106992248 B CN106992248 B CN 106992248B
Authority
CN
China
Prior art keywords
electrode
memory cell
resistive memory
width
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610246584.XA
Other languages
English (en)
Other versions
CN106992248A (zh
Inventor
吴昭谊
李岱萤
李明修
王典彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106992248A publication Critical patent/CN106992248A/zh
Application granted granted Critical
Publication of CN106992248B publication Critical patent/CN106992248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Abstract

本发明提供了一种存储装置与电阻式存储单元的操作方法。该存储装置包括电阻式存储单元。该电阻式存储单元包括第一电极、第二电极及存储膜。该存储膜在第一电极与第二电极之间。第一电极包括底电极部分与从底电极部分向上延伸的壁电极部分。壁电极部分在存储膜与底电极部分之间。壁电极部分与存储膜的宽度是小于底电极部分的宽度。

Description

存储装置与电阻式存储单元的操作方法
技术领域
本发明是有关于一种存储单元及其操作方法，且特别是有关于一种电阻式存储单元及其操作方法。
背景技术
随着半导体技术的进步，电子元件的微缩能力不断提高，使得电子产品能够在维持固定大小，甚至更小的体积之下，能够拥有更多的功能。而随着信息的处理量愈来愈高，对于大容量、小体积的存储器需求也日益殷切。
目前的可擦写存储器是以晶体管结构配合存储单元作信息的储存，但是此种存储器架构随着制造技术的进步，可微缩性(scalability)已经达到一个瓶颈。因此先进的存储器架构不断的被提出，例如相变化随机存取存储器(phase change random accessmemory，PCRAM)、磁性随机存取存储器(magnetic random access memory，MRAM)、电阻式随机存取存储器(resistive random access memory，RRAM)。其中RRAM具有读写速度快、非破坏性读取、对于极端温度的耐受性强，并可与现有CMOS(complementary metal oxidesemiconductor，CMOS)工艺整合等优点，被视为具有能够取代现今所有储存媒体潜力的新兴存储器技术。
发明内容
本发明是有关于一种存储装置及电阻式存储单元的操作方法。电阻式存储单元可具有大且稳定的切换窗，可靠性佳。
根据本发明的一实施例，提出一种存储装置，其包括电阻式存储单元。电阻式存储单元包括第一电极、第二电极及存储膜。存储膜在第一电极与第二电极之间。第一电极包括底电极部分与从底电极部分向上延伸的壁电极部分。壁电极部分在存储膜与底电极部分之间。壁电极部分与存储膜的宽度是小于底电极部分的宽度。
根据本发明的另一实施例，提出一种存储装置，其包括电阻式存储单元。电阻式存储单元包括第一电极、第二电极及存储膜。存储膜在第一电极与第二电极之间。第一电极包括氮化钛。存储膜包括氮氧化钛。第二电极包括氮化钛。
根据本发明的又另一实施例，提出一种电阻式存储单元的操作方法，其包括以下步骤。写入步骤，其包括以第一宽度的脉冲或第一次数的射击写入电阻式存储单元。在写入步骤之后，验证电阻式存储单元是否达到一预定电阻或电流。若电阻式存储单元未达到预定电阻或电流，验证第一宽度或第一次数是否达到最大宽度或最大次数。若第一宽度或第一次数未达到最大宽度或最大次数，以第二宽度的脉冲或第二次数的射击写入电阻式存储单元。第二次数大于第一次数。第二宽度大于第一宽度。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1绘示根据一实施例的电阻式存储单元的剖面图。
图2A绘示根据一实施例的电阻式存储单元的剖面图。
图2B绘示根据一实施例的电阻式存储单元的剖面图。
图3至图13绘示根据一些实施例的存储装置的制造方法。
图14为根据一实施例的电阻式存储单元在设定(SET)状态与重置(RESET)状态的电阻与机率的关系。
图15为电阻式存储单元在设定状态与重置状态的操作循环次数(cycling count)与存储单元电阻(cell resistance)的关系。
图16为电阻式存储单元以增阶型脉冲程序化(ISPP)方法操作的结果。
图17为电阻式存储单元在重置状态下写入时序(write timing)与电阻特性。
图18为电阻式存储单元在设定状态下写入时序与电阻特性。
图19绘示根据一实施例的电阻式存储单元的操作方法。
图20显示实施例与比较例的电阻式存储单元的操作结果。
【符号说明】
102、102A、102B：第一电极
104：存储膜
106：材料膜
108：第二电极
110：底电极部分
112：壁电极部分
128：底结构
130：半导体基底
131：晶体管
132：源/漏极
133：介电层
134：栅结构
135：栅介电层
136：导电层
137：栅电极层
138：硬屏蔽层
140：开口
142：牺牲层
144：导电层
270、272、274、276、278、280、282、284、286：步骤
H1、H2：高度
L1、L2：宽度
具体实施方式
此揭露内容的实施例提出了一种存储装置及电阻式存储单元的操作方法。电阻式存储单元可具有大且稳定的切换窗，可靠性佳。
需注意的是，本发明并非显示出所有可能的实施例，未于本发明提出的其他实施方面也可能可以应用。再者，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例之用，而非作为限缩本发明保护范围之用。另外，实施例中的叙述，例如细部结构、工艺步骤和材料应用等等，仅为举例说明之用，并非对本发明欲保护的范围做限缩。实施例的步骤和结构的细节可在不脱离本发明的精神和范围内根据实际应用工艺的需要而加以变化与修饰。
根据实施例，电阻式存储单元包括第一电极、第二电极及存储膜，其中存储膜在第一电极与第二电极之间。材料膜可在存储膜与第二电极之间。实施例中可通过电阻式存储单元的材料及结构设计达到优异的电性。
图1绘示根据一实施例的电阻式存储单元的剖面图。电阻式存储单元包括第一电极102、第一电极102上的存储膜104、存储膜104上的材料膜106、及材料膜106上的第二电极108。
一实施例中，材料膜106包括存储材料的组成。实施例中，存储膜104与材料膜106的存储材料的组成包括具有不同电阻(高电阻状态与低电阻状态)的材料，其中电阻可通过提供至存储膜104与材料膜106的存储材料的偏压改变。存储膜104的组成可不同于材料膜106。一实施例中，举例来说，电阻式存储单元为电阻式随机存取存储器(RRAM、ReRAM)，其中第一电极102包括氮化钛(TiN)，存储膜104包括氮氧化钛(TiOxNy)，材料膜106包括氧化钛(TiOx)，第二电极108包括氮化钛，此材料设计使得电阻式存储单元具有大的切换窗(switching window)，且可靠度佳，例如存储功能在250℃下维持3小时以上。
另一实施例中，材料膜106包括电极材料。第二电极108的材质可不同于材料膜106。一实施例中，举例来说，电阻式存储单元为电阻式随机存取存储器，其中第一电极102包括氮化钛(TiN)，存储膜104包括氮氧化钛(TiOxNy)，材料膜106包括钛(Ti)，第二电极108包括氮化钛，此材料设计使得电阻式存储单元具有大的切换窗，且可靠度佳，例如存储功能在250℃下维持3小时以上。
一些实施例中，氧化钛材料膜106可能是在沉积钛材料膜106之后在大气环境下氧化所造成的薄膜。一些实施例中，是对钛材料膜106进行额外的氧化步骤而形成氧化钛材料膜106。
本发明的电阻式存储单元的材质并不限于上述所举的例子。其他实施例中，第一电极102、第二电极108与材料膜106的电极材料可使用其他合适的导电材质，例如金属或金属氮化物，包括过渡金属或其氮化物，例如钽(Ta)、氮化钽(TaN)、铪(Hf)、氮化铪(HfN)等等。在各种实施例中，存储膜104与材料膜106的存储材料可使用其他合适的存储材质，例如应用于电阻式存储材质的金属氧化物或金属氮氧化物。举例来说，金属氧化物包括含有过渡金属的氧化物，例如氧化钽(TaOx)、氧化铪(HfOx)、等等。举例来说，金属氮氧化物包括含有过渡金属的氮氧化物，例如氮氧化钽(TaOxNy)、氮氧化铪(HfOxNy)等等。
图2A与图2B绘示根据其它实施例的电阻式存储单元的剖面图，其与图1的电阻式存储单元的差异说明如下。第一电极102包括底电极部分110与从底电极部分110向上延伸的壁电极部分112。壁电极部分112在存储膜104与底电极部分110之间。壁电极部分112与存储膜104的宽度是小于底电极部分110的宽度，并可小于材料膜106与第二电极108的宽度。壁电极部分112与存储膜104可具有实质上相同的宽度。材料膜106与第二电极108可具有实质上相同的宽度。实施例中，存储膜104的高度H1小于第一电极102的高度H2。举例来说，0＜H1/H2＜0.1。第一电极102与存储膜104可构成一L形状。实施例中，第一电极102构成L形状的底电极部分110与壁电极部分112之间的夹角可介于45度至90度。
图3至图13绘示根据一些实施例的存储装置的制造方法。
请参照图3，提供如图所示的底结构128，其包括形成在半导体基底130上的晶体管131、介电层133与导电层136。半导体基底130可包括硅或其他合适的半导体材料。晶体管131包括源/漏极132与栅结构134。源/漏极132可包括以掺杂半导体基底130的方式所形成的重掺杂区，例如N+掺杂区。栅结构134可包括栅介电层135与门介电层135上的栅电极层137。栅介电层135可包括氧化物，例如氧化硅，或其它合适的介电材质。栅电极层137可包括多晶硅，或其它合适的导电材质。
穿过介电层133的导电层136可包括金属插塞(plug)，电性连接至源/漏极132。介电层133可包括氧化物、氮化物、氮氧化物，例如氧化硅、氮化硅、氮氧化硅，或其它合适的介电材质。导电层136可包括金属，例如钨，或其它合适的导电材质。一实施例中，图3所示的底结构128可为进行化学机械研磨平坦化后的结构。
请参照图4，于底结构128上形成硬屏蔽层138。一实施例中，硬屏蔽层138包括氮化硅(SiN)。其他实施例中，硬屏蔽层138可使用其他合适的材质。一实施例中，举例来说，硬屏蔽层138的厚度可为至例如
请参照图5A，图案化硬屏蔽层138以形成开口140。开口140角度并不限于如图5A所示的90度夹角。其他实施例中，开口140角度可大于90度，如图5B所示。
请参照图6，形成第一电极102A在硬屏蔽层138的上表面，与开口140露出的硬屏蔽层138的侧壁与介电层133及导电层136的上表面。一实施例中，举例来说，第一电极102A的厚度可为至例如
请参照图7，图案化第一电极102A，以留下具有阶梯形状的第一电极102B，其覆盖导电层136及邻近导电层136的部分硬屏蔽层138与介电层133。通过此图案化步骤，也露出了部分介电层133与邻近介电层133的硬屏蔽层138。
请参照图8，形成牺牲层142在硬屏蔽层138、第一电极102B上，与开口140中。一实施例中，牺牲层142可包括氧化物例如以沉积法形成的四乙氧基硅烷(TEOS)。其他实施例中，牺牲层142可使用其他合适的材质。
请参照图9，移除牺牲层142与第一电极102B的上部分，留下开口140中的牺牲层142与具有L形状的第一电极102。一实施例中，可利用化学机械研磨方法进行此移除步骤，其可设计停止在硬屏蔽层138上。
请参照图10，对露出的第一电极102的上部分进行氧化，以形成氧化物存储膜104。存储膜104的高度(H1，图2A、图2B)可通过氧化工艺控制。氧化方法包括化学气相沉积(CVD)方法或物理气相沉积(PVD)方法。一实施例中，举例来说，第一电极102包括氮化钛(TiN)，存储膜104包括通过氧化步骤所形成的氮氧化钛(TiOxNy)。
请参照图11，形成材料膜106在存储膜104、牺牲层142及硬屏蔽层138上。一实施例中，材料膜106的厚度可为至例如第二电极108形成在材料膜106上。一实施例中，第二电极108的厚度可为至例如
请参照图12A，对牺牲层142、硬屏蔽层138、材料膜106、第二电极108进行图案化步骤。
请参照图12A与图12B，电阻式存储单元的第一电极102通过导电层136电性连接至晶体管131的源/漏极132，例如电性连接至漏极。一实施例中，举例来说，图案化的材料膜106、第二电极108的宽度为实施例中，第一电极102的壁电极部分112的宽度L1小于导电层136的宽度L2。例如0＜L1/L2＜0.5。一实施例中，举例来说，壁电极部分112的宽度L1是至例如导电层136的宽度L2是至例如
请参照图13，形成导电层144在导电层136、第二电极108上。导电层144可包括金属(例如M1)线路。
图14为根据一实施例之存储装置(电阻式存储单元)其设定(set)状态与重置(reset)状态的电阻(resistance)与机率(probability)的关系，其中显示出电阻式存储单元具有大的切换窗，即电阻差异大，因此可轻易分辨设定或重置的状态。
在本发明中，发明人发现电阻式存储单元(不限于本发明所述的电阻式存储单元结构)在循环(cycling)操作之后，有电阻切换窗不稳定的问题(如图15所示)，这会导致切换失效及可靠性降低。此外，在存储器单元操作期间是难以监测到失效的单元。失效的问题并无法通过增阶型脉冲程序化(incremental step pulse programming；ISPP)方法(如图16所示)解决。发明人利用所发现的写入时序(write timing)与电阻特性(如图17的重置特性，或图18的设定特性)发展出新的存储装置的操作方法，能用以监控电阻式存储单元在循环操作后劣化的情况。
以下说明根据实施例的存储装置的操作方法，其例如能用以监控电阻式存储单元的劣化情况或健康状态。操作方法包括具有劣化侦测设计的算法，能够提升电阻式存储单元的可靠性。
图19绘示根据一实施例的存储单元阵列中电阻式存储单元的操作方法。从步骤270开始。在步骤272中，载入写入电阻式存储单元的条件。
在步骤274中，执行设定步骤，包括设定电阻式存储单元的写入脉冲宽度或射击(shot)次数。一实施例中，是先设定为第一宽度的脉冲或第一次数的射击。举例来说，N次射击表示有N个写入脉冲。
在步骤276中，执行写入步骤，包括以在步骤274中设定的(第一)宽度的脉冲或(第一)次数的射击写入电阻式存储单元。实施例中，在执行写入步骤276的过程中并未执行任何验证步骤。举例来说，在多次射击之间并未执行任何验证步骤。
在写入步骤276之后，进行步骤278，执行验证步骤，包括验证经写入后的电阻式存储单元是否达到预定电阻或电流。若电阻式存储单元未达到预定电阻或电流，则进行至步骤280，验证(第一)宽度或(第一)次数是否达到最大宽度或最大次数。若在步骤280验证出未达到最大宽度或最大次数，则进行至步骤282：提高写入脉冲的宽度或射击次数，也就是将写入脉冲从第一宽度提高至第二宽度，或将射击次数从第一次数提高至第二次数。然后以提高后所得的(第二)宽度或(第二)次数进行设定步骤274，再执行如图19所示的流程。一实施例中，能利用虚框中的步骤280、步骤282侦测电阻式存储单元的劣化情况。
在步骤278中，若验证电阻式存储单元达到预定电阻或电流，则进行至结束步骤284。此外，若在步骤280验证出已达到最大宽度或最大次数，则进行至步骤286，标记写入失效，并进行至结束步骤284。
图20显示实施例(以实线表示)与比较例(以虚线表示)的电阻式存储单元的操作结果。实施例的操作方法包括如图19所示的监测步骤280、282。比较例的操作步骤则省略步骤280、282。根据图20可发现，实施例的操作方法能使电阻式存储单元在循环操作之后仍维持稳定的电阻切换窗。
根据实施例的电阻式存储单元具有大的切换窗，且可靠度佳。此外，根据实施例的操作方法能使电阻式存储单元具有稳定的切换窗。
综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (6)

1.一种存储装置，其特征在于，包括：
一电阻式存储单元，包括一第一电极、一第二电极及一存储膜，其中该存储膜在该第一电极与该第二电极之间，其中：
该第一电极包括一底电极部分与从该底电极部分向上延伸的一壁电极部分，该壁电极部分在该存储膜与该底电极部分之间，
该壁电极部分与该存储膜的宽度是小于该底电极部分的宽度。
2.根据权利要求1所述的存储装置，其中该存储膜具有一高度H1，该第一电极具有一高度H2，0＜H1/H2＜0.1。
3.根据权利要求1所述的存储装置，还包括一导电层，其中该第一电极在该导电层上，该壁电极部分具有一宽度L1，该导电层具有一宽度L2，0＜L1/L2＜0.5。
4.根据权利要求1所述的存储装置，其中该壁电极部分与该存储膜具有相同的宽度。
5.根据权利要求1所述的存储装置，其中该底电极部分与该壁电极部分之间具有一夹角，介于45度至90度。
6.根据权利要求1所述的存储装置，其中该第一电极具有一L形状。
CN201610246584.XA 2016-01-20 2016-04-20 存储装置与电阻式存储单元的操作方法 Active CN106992248B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280713P 2016-01-20 2016-01-20
US62/280,713 2016-01-20

Publications (2)

Publication Number Publication Date
CN106992248A CN106992248A (zh) 2017-07-28
CN106992248B true CN106992248B (zh) 2019-05-03

Family

ID=59297929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610246584.XA Active CN106992248B (zh) 2016-01-20 2016-04-20 存储装置与电阻式存储单元的操作方法

Country Status (3)

Country Link
US (1) US9711217B1 (zh)
CN (1) CN106992248B (zh)
TW (1) TWI619282B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811602B2 (en) * 2017-12-08 2020-10-20 Macronix International Co., Ltd. Tungsten oxide RRAM with barrier free structure

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US752985A (en) * 1904-02-23 Acetylene-gas generator
JP2004356614A (ja) * 2003-05-08 2004-12-16 Renesas Technology Corp 半導体記憶装置
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
JP4061328B2 (ja) * 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7820997B2 (en) * 2006-05-30 2010-10-26 Macronix International Co., Ltd. Resistor random access memory cell with reduced active area and reduced contact areas
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
US7527985B2 (en) * 2006-10-24 2009-05-05 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
JP2008166379A (ja) * 2006-12-27 2008-07-17 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
KR20080066476A (ko) * 2007-01-12 2008-07-16 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US7989790B2 (en) * 2007-01-18 2011-08-02 Macronix International Co., Ltd. Resistance random access memory
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7879643B2 (en) * 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
KR20110103160A (ko) * 2010-03-12 2011-09-20 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US8729521B2 (en) * 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8507353B2 (en) * 2010-08-11 2013-08-13 Samsung Electronics Co., Ltd. Method of forming semiconductor device having self-aligned plug
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
KR101819595B1 (ko) * 2011-02-28 2018-01-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101778719B1 (ko) * 2011-03-04 2017-09-14 삼성전자주식회사 가변 저항 메모리 소자를 제조하는 방법
KR101802434B1 (ko) * 2011-05-17 2017-11-28 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR20130042975A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
KR101900853B1 (ko) * 2012-04-13 2018-09-20 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
CN102945923A (zh) * 2012-10-26 2013-02-27 清华大学 互补型阻变存储器及制备方法
CN104617218B (zh) * 2013-11-04 2018-12-11 华邦电子股份有限公司 电阻式存储装置及其制作方法

Also Published As

Publication number Publication date
US9711217B1 (en) 2017-07-18
CN106992248A (zh) 2017-07-28
US20170206960A1 (en) 2017-07-20
TW201740583A (zh) 2017-11-16
TWI619282B (zh) 2018-03-21

Similar Documents

Publication Publication Date Title
CN108369956B (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
US9431609B2 (en) Oxide film scheme for RRAM structure
US9847478B2 (en) Methods and apparatus for resistive random access memory (RRAM)
US8846484B2 (en) ReRAM stacks preparation by using single ALD or PVD chamber
US9620205B2 (en) All around electrode for novel 3D RRAM applications
US9224946B2 (en) Three-terminal synapse device and method of operating the same
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US8871621B2 (en) Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
US9853212B2 (en) Resistive switching in memory cells
US9419057B2 (en) Resistive random access memory device and manufacturing methods
JP2006060232A (ja) 不揮発性メモリ素子及びその製造方法
US8787066B2 (en) Method for forming resistive switching memory elements with improved switching behavior
US9449683B2 (en) Memory cells having a plurality of resistance variable materials
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
US9166160B1 (en) Resistive random access memory and method of fabricating the same
US20140117305A1 (en) Non-volatile memory element and manufacturing method thereof
US9691979B2 (en) Resistive random access memory and method of fabricating the same
Yuan et al. Enhancing the electrical uniformity and reliability of the HfO 2-based RRAM using high-permittivity Ta 2 O 5 side wall
CN106992248B (zh) 存储装置与电阻式存储单元的操作方法
CN107403822B (zh) 电阻式随机存取内存及其制造方法
CN112909159B (zh) 电阻式随机存取存储器
CN105006518B (zh) 电阻式随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant