CN106972076B - 制作光电二极管的方法、光电二极管及光感应器 - Google Patents
制作光电二极管的方法、光电二极管及光感应器 Download PDFInfo
- Publication number
- CN106972076B CN106972076B CN201610025128.2A CN201610025128A CN106972076B CN 106972076 B CN106972076 B CN 106972076B CN 201610025128 A CN201610025128 A CN 201610025128A CN 106972076 B CN106972076 B CN 106972076B
- Authority
- CN
- China
- Prior art keywords
- photodiode
- layer
- conduction type
- window
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 230000003287 optical effect Effects 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 27
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 230000005622 photoelectricity Effects 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000001039 wet etching Methods 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009472 formulation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种制作光电二极管的方法，包括：提供半导体衬底并在半导体衬底中形成光电二极管PN结，光电二极管PN结与模拟电路中的有源器件同步形成；在半导体衬底上沉积形成多层结构；在多层结构中形成窗口，窗口开设在光电二极的PN结上方；在窗口区域表面沉积氮化硅和/或二氧化硅形成反射层。此外，还提供一种光电二极管和光感应器。在保持现有半导体工艺中原有器件性能不变的情况下，光电二极管PN结与模拟电路中的有源器件同步形成，同时改变光电二极管窗口的腐蚀工艺，在窗口区域增加反射层，实现了在任意工艺平台上光电二极管与模拟电路中有源器件的单芯片集成。光电二极管与模拟电路集成在同一个芯片的工艺过程简单、成本低。
Description
技术领域
本发明涉及半导体技术，特别是涉及制作光电二极管的方法、光电二极管及光感应器。
背景技术
发光二极管(英文为Light Emitting Diode，简称LED)是半导体二极管的一种，它能将电能转化为光能，发出黄、绿、蓝等各种颜色的可见光及红外和紫外不可见光。与小白炽灯泡及氖灯相比，它具有工作电压和电流低、可靠性高、寿命长且可方便调节发光亮度等优点。
现如今，随着半导体工艺技术的发展，光电二极管与模拟电路中元器件的集成也成为人们所关注的焦点之一。模拟电路中的元器件可以为双极结型晶体管(BipolarJunction Transistor，BJT)、金属氧化物半导体场效应晶体管(metal oxidsemiconductor，MOS)、横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor，LDMOS)或其他有源器件。在保持现有半导体工艺中原有器件性能不变的情况下，想要在任意工艺平台上集成光电二极管，大多采用和集成电路不兼容的特殊工艺，和模拟电路无法集成在同一个芯片上，成本较高，工艺过程复杂。
发明内容
基于此，有必要针对在保持原有工艺中元器件性能不变的情况下，无法将光电二极管与模拟电路集成在同一个芯片上、成本较高的问题，提供一种在模拟电路中集成光电二极管的方法、光电二极管及光感应器。
一种制作光电二极管的方法，包括：
提供半导体衬底，并在所述半导体衬底中形成光电二极管PN结，所述光电二极管PN结与所述模拟电路中的有源器件同步形成；
在所述半导体衬底上沉积形成多层结构；
在所述多层结构中形成窗口，所述窗口开设在所述光电二极管的PN结上方；
在所述窗口区域表面沉积氮化硅和/或二氧化硅形成反射层。
在其中一个实施例中，所述在模拟电路中集成光电二极管的方法与BCD工艺完全兼容，其中，所述光电二极管PN结与所述模拟电路中的有源器件同步形成的具体步骤包括：
在半导体衬底上进行离子注入，形成第一导电类型埋层和第二导电类型埋层，在所述半导体衬底上热生长第一导电类型外延层；
在所述第一导电类型外延层分别注入第一导电类型杂质和第二导电类型杂质，形成第一导电类型阱区和第二导电类型阱区，在所述第一导电类型埋层与所述第二导电类型阱区形成光电二极管PN结；
依照COMS工艺，在所述第一导电类型外延层上进行淀积和局部氧化，制作所述有源器件或所述模拟电路的多个有源区和场氧化隔离区；
在所述第一导电类型外延层的不同区域分别进行第一导电类型和第二导电类型源漏注入，形成光电二极管的阳极和阴极。
在其中一个实施例中，在所述半导体衬底上沉积形成多层结构，包括：
在所述光电二极管的阳极和阴极区域依次沉积硅化物和金属，形成交替的介质层和金属层，形成多层结构，并在所述介质层上设有通孔，形成光电二极管的阳极和阴极的引出线以及模拟电路的导电线。
在其中一个实施例中，在所述多层结构中形成窗口，包括：
在所述金属层上沉积氮化物，形成钝化层，并在所述介质层和钝化层中形成窗口，所述窗口位于光电二极管PN结的上方，所述窗口向所述半导体衬底方向延伸至所述场氧化隔离层或所述半导体衬底。
在其中一个实施例中，所述形成第一导电类型阱区和第二导电类型阱区采用BCD工艺中DMOS器件中阱区的形成方法。
在其中一个实施例中，所述第一导电类型和第二导电类型源漏注入采用BCD工艺中的CMOS器件中的源漏注入或者采用BCD工艺中双极结型晶体管的发射极注入。
在其中一个实施例中，所述第一导电类型与所述第二导电类型的导电性相反。
在其中一个实施例中，在所述多层结构中形成窗口的方法包括：干法腐蚀和湿法腐蚀，所述干法腐蚀量大于所述湿法腐蚀量，其中，所述介质层越多，所述干法腐蚀量与湿法腐蚀量的比值就越大。
在其中一个实施例中，所述钝化层包括通过沉积形成依次层叠的二氧化硅层和氮化硅层。
在其中一个实施例中，在所述多层结构中形成窗口的步骤为：
干法腐蚀去除所述钝化层中的氮化硅层；
干法腐蚀去除所述钝化层的二氧化硅层和部分介质层的二氧化硅层；
根据剩余的部分介质层的厚度，选择干法腐蚀量和湿法腐蚀量的比例，结合干法腐蚀和湿法腐蚀形成窗口。
一种光电二极管，包括：
依次形成在所述半导体衬底中的第一导电类型埋层和第二导电类型埋层；
在所述半导体衬底的上表面形成第一导电类型外延层，并在所述第一导电类型外延层中形成第一导电类型阱区和第二导电类型阱区，在所述第一导电类型埋层与所述第二导电类型阱区形成光电二极管的PN结；
在所述第一导电类型外延层上制作有源器件或模拟电路的多个有源区和场氧化隔离区；
在所述第一导电类型外延层的不同区域分别进行第一导电类型和第二导电类型源漏注入，形成光电二极管的阳极和阴极；
位于所述半导体衬底上方的介质层、金属层和钝化层；
开设在所述光电二极管PN结上方的窗口；所述窗口向所述半导体衬底方向延伸至所述场氧化隔离区或所述半导体衬底；以及
位于所述窗口区域反射层，所述反射层为二氧化硅层和氮化硅层中的至少一种。
在其中一个实施例中，所述反射层的厚度为预设波长条件下所述反射层最小反射率对应的厚度。
一种光感应器，包括模拟电路，还包括所述光电二极管，所述光电二极管与所述模拟电路集成为一体。
在保持现有半导体工艺中原有器件性能不变的情况下，在半导体衬底中形成光电二极管PN结，光电二极管PN结与模拟电路中的有源器件同步形成，就能实现在任意工艺平台上光电二极管与模拟电路中有源器件的单芯片集成，同时改变光电二极管窗口的腐蚀工艺，在窗口区域增加了反射层，其反射层为二氧化硅层和氮化硅层中的至少一种。光电二极管与模拟电路集成在同一个芯片的工艺过程简单、成本低。
附图说明
图1为在模拟电路中集成制作光电二极管的方法流程图；
图2-6为制作光电二极管不同阶段的剖面图；
图7为窗口区域腐蚀后的扫描电子显微镜的形貌图；
图8为一实施例光电二极管的剖面图；
图9为一实施例光电二极管的剖面图；
图10为窗口区域氮化硅淀积后的扫描电子显微镜的形貌图；
图11为不同材质膜层厚度对应的反射率的关系谱线图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示的为在模拟电路中集成光电二极管的方法流程图，包括：
S10：提供半导体衬底，并在半导体衬底中形成光电二极管PN结，光电二极管PN结与模拟电路中的有源器件同步形成。
参考图2，提供半导体衬底100，半导体衬底100为P型硅衬底100。离子注入在半导体衬底上形成第一导电类型埋层110和第二导电类型埋层120，在半导体衬底中热生长第一导电类型外延层130。
在P型硅衬底100上通过光刻注入形成了第一导电类型埋层110，然后通过自对准注入第二导电类型埋层120。第一导电类型埋层110与第二导电类型埋层120的导电性不同，在本实施例中第一导电类型埋层110为N型埋层，第二导电类型埋层120为P型埋层。
N型埋层110可以作为模拟电路中使用到的双极结型晶体管BJT或者隔离型横向扩散金属氧化物半导体LDMOS的N型隔离端。
在P型衬底100中的P型埋层120和N型埋层110上方通过热生长形成第一类型外延层130，在本实施例中，第一类型外延层130为N型外延层。
在第一导电类型外延层130分别注入第一导电类型杂质和第二导电类型杂质，形成第一导电类型阱区140和第二导电类型阱区150，在第二导电类型埋层120与第一导电类型阱区140，形成光电二极管PN结。P型埋层120连接N阱140与P型半导体衬底100。
在N型外延层130分别注入第一导电类型杂质和第二导电类型杂质，形成第一导电类型阱区140和第二导电类型阱区150。第一导电类型杂质和第二导电类型杂质的导电性相反，在本实施例中，第一导电类型杂质为N型杂质(P或As)，第二导电类型杂质为P型离子(B或Ga)。对应的第一导电类型阱区为N型阱区140，第二导电类型阱区为P型阱区150。并在在第二导电类型埋层120与第一导电类型阱区140形成光电二极管PN结。在本实施中，在P型埋层120和N型阱区140形成光电二极管的PN结。在本实施例中N型阱区140和P型阱区150形成的工艺条件与BCD(Bipolar CMOS DMOS，双极-互补金属氧化物半导体-双重扩散金属氧化物半导体)工艺中的DMOS(Diffused Metal-Oxide Semiconductor)器件中，P型阱区和N型阱区形成的工艺条件相同，其中，BCD是一种单片集成工艺技术，该技术能够在同一芯片上制作双极管bipolar，互补金属氧化物半导体CMOS(Complementary Metal OxideSemiconductor，CMOS)和双重扩散金属氧化物半导体DMOS。从而使得光电二极管的N型阱区、P型阱区与BCD工艺中的DMOS器件的N型阱区、P型阱区能够集成在一起形成。模拟电路中N型阱区、P型阱区的可以作为MOS管的衬底或者横向扩散金属氧化物半导体(LaterallyDiffused Metal Oxide Semiconductor，LDMOS)的沟道区。
在其他实施例中，光电二极管PN结的形成还可以通过在P+粒子在半导体衬底100的预定区域进行N+或P+重掺杂区扩散而形成，即在N+或P+重掺杂区于P型衬底100处形成光电二极管PN结。
在其他实施例中，在P型硅衬底100上的N阱中的P+重掺杂区形成光电二极管PN结，或在P型硅衬底上的P阱中的N+重掺杂区形成光电二极管PN结。
依照COMS工艺，在第一导电类型外延层130上进行淀积和局部氧化，制作有源器件或电路部分的多个有源区和场氧化隔离区200。
在本实施例中，利用现有的标准互补金属氧化物半导体COMS工艺，在N型外延层130上进行淀积和局部氧化，形成有源器件或者电路部分的多个有源区和场氧化隔离区200。其中，有源区、场氧化隔离区200实现对有源器件之间的隔离。
在第一导电类型外延层130的不同区域分别进行第一导电类型和第二导电类型源漏注入。
在本实施例中，在有源区和场氧化隔离区的上面继续沉积多晶硅，形成多晶硅层(图中未示)，经过光刻、腐蚀工艺形成有源器件(CMOS、LDMOS)的栅极。然后对有源器件(CMOS、LDMOS)进行N型210或P型220注入，其中包括：第一导电类型源漏(N型离子210)注入COMS工艺，采用BCD工艺中的CMOS器件的N型源漏注入，注入杂质为砷。第二导电类型源漏(P型离子220)注入COMS工艺，采用BCD工艺中的CMOS器件的P型源漏注入，注入杂质为硼。光电二极管与BCD工艺集成时，通过离子注入作P+(PPS)220掺杂和N+(NPS)210掺杂，分别形成光电二极管的阳极220和阴极210。光电二极管的阳极220和阴极210的形成分别与BCD工艺中的CMOS器件的P型源漏注入区、N型源漏注入区一起形成。
基于常用半导体工艺(例如BCD工艺)制造光电二极管，降低了生产成本。由于可以采用常用的半导体工艺制造，本实施例的光电二极管可以与其它的电路元件集成制造。
S20：在半导体衬底上沉积形成多层结构。
参考图3，在光电二极管的阳极220和阴极210区域依次沉积硅化物和金属形成交替的介质层(310、320、330)和金属层(314、324、334)，形成多层结构，并在介质层(310、320、330)上设有通孔(312、322、332)，形成模拟电路的导电线和光电二极管的阳极和阴极的引出线。
通过进行层间介质、接触、金属化、通孔和钝化等工艺来形成第一介质层310、第一接触孔312、第一金属层314、第二介质层320、第一通孔322、第二金属层324、第三介质层330、第二通孔332、第三金属层334。其中图中标记的区域340、350可以形成模拟电路导电线，也可以用于光电二极管阳极和阴极的引出线。
其中，介质层(310、320、330)为二氧化硅层；金属层(314、324、334)可以为铝层。
S30：在多层结构中形成窗口，窗口开设在光电二极的PN结上方。
在金属层上沉积氮化物，形成钝化层400，钝化层400为二氧化硅层或/和氮化硅层。在本实施例中，钝化层400为依次层叠的氮化硅层和二氧化硅层。
对介质层310、320、330及其钝化层400通过光刻、腐蚀工艺形成窗口410。其中，窗口410开设在光电二极管PN结至少一部分的上方，窗口410向半导体衬底100方向延伸至场氧化隔离层200(参考图5)或者半导体衬底100(参考图6)。
进一步地，腐蚀工艺包括干法腐蚀和湿法腐蚀，干法腐蚀量和湿法腐蚀量的比例根据介质层(310、320、330)和金属层(314、324、334)的层数而定。湿法腐蚀是通过化学蚀刻液和被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的刻蚀方法；干法腐蚀是指利用高能束与表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被腐蚀的工艺。传统的一般只才有干法腐蚀，这样就会造成光电二极管的表面不平整，从而导致光反射率变大，影响光电二极管的发光效率。在本实施例中，介质层(310、320、330)和金属层(314、324、334)的层数均为3层，干法腐蚀量与湿法腐蚀量的比例为10:1。在其他实施例中，其介质层和金属层的层数可以根据具体器件的要求而定，从而，其干法腐蚀量和湿法腐蚀量的比例也随之改变。
为了满足光电二极管需求的表面状态，干法腐蚀方法步骤，包括：
首先用干法腐蚀的工艺去除钝化层400中的氮化硅层；
然后用干法腐蚀的工艺去除钝化层的400二氧化硅层和部分介质层的二氧化硅层；
根据剩余的部分介质层的厚度，选择干法腐蚀和湿法腐蚀的比例(例如：本实施例中干法腐蚀量：湿法腐蚀量为10:1，在其他实施例中干法腐蚀量：湿法腐蚀量可以为，例如6:1)，通过结合干法腐蚀和湿法腐蚀形成窗口。一般干法腐蚀和湿法腐蚀量的比例与模拟电路中相关的金属层次相关，金属层次越多，介质越厚，则所需要的干法腐蚀量就越多。如图7所示的为窗口区域腐蚀后的扫描电子显微镜的形貌图。
S50：在窗口区域表面沉积氮化硅和/或二氧化硅形成反射层。
在窗口区域410和钝化层400的上表面沉积氮化硅和/或二氧化硅，形成反射层500。其中，在本实施例中，反射层500为氮化硅层。而反射层500的厚度为不同光波条件下二氧化硅层和/或所述氮化硅层最小反射率对应的厚度，鉴于光电二极管需要吸收光信号，且反射损耗掉的光信号尽量小。而波谷位置对应厚度的发射率最低，光损耗最少。参考图8和图9，鉴于工艺的难易度，在本实施例中，反射层500为氮化硅层，其反射层的厚度为110nm。如图10所示的为窗口区域氮化硅淀积后的扫描电子显微镜的形貌图。当然可以根据不用模拟电路和对应光电二极管的需求，以及使用的光波波段，可以通过调整工艺流程，在窗口区域410选择合适厚度的二氧化硅和/或氮化硅，进而实现在任意工艺平台上集成光电二极管，同时光电二极管还能与模拟电路的单芯片集成。
还可以根据需要，定义钝化打开的区域，进行干法腐蚀，腐蚀至金属层。
如图8所示的为一实施例光电二极管的剖面图，图中光电二极管可用于与模拟电路的单片集成。其中，光电二极管10a包括：
依次形成在半导体衬底100中的第一导电类型埋层110和第二导电类型埋层120。在本实施例中，半导体衬底100为P型硅衬底，第一导电类型埋层110为N型埋层；第二导电类型埋层120为P型埋层。
在半导体衬底的上表面形成第一导电类型外延层130，并在第一导电类型外延层130中形成第一导电类型阱区140和第二导电类型阱区150，在第二导电类型埋层120与第一导电类型阱区140形成光电二极管的PN结。在本实施例中第一导电类型外延层130为N型外延层，第一导电类型阱区140为N型阱区；第二导电类型阱区150为P型阱区，并在N型阱区140和P型埋层120处形成光电二极管的PN结。
在第一导电类型外延层130上制作器件或电路部分的多个有源区和场氧化隔离区200。在本实施例中，在N型外延层130上制作器件或模拟电路部分的多个有源区和场氧化隔离区200。
在第一导电类型外延层130的不同区域分别进行第一导电类型220和第二导电类型源漏210注入，形成光电二极管的阳极220和阴极210。在本实施例中，在N型外延层的不同区域形成光电二极管的阳极220和阴极210。
位于半导体衬底上方的介质层(310、320、330)、金属层(314、324、334)和钝化层400。
在本实施例中，通过进行层间介质、金属、接触、通孔和钝化等工艺来形成第一介质层310、第一接触孔312、第一金属层314、第二介质层320、第一通孔322、第二金属层324、第三介质层330、第二通孔332、第三金属层334。其中图中标记的区域340、350可以形成模拟电路导电线，也可以用于光电二极管阳极和阴极的引出线。其中，介质层(310、320、330)，典型地，是氧化物层(SiO2层)，其部分可以通过使用氧化蚀刻来去除；金属层(314、324、334)为铝层。
开设在光电二极管PN结上方的窗口410。
窗口410向半导体衬底100方向延伸至场氧化隔离区200。在本实施例中，在金属层314上沉积氮化物，形成钝化层400，钝化层400包括依次层叠的二氧化硅(SiO2)层和氮化硅(Si3N4)层。并在介质层(310、320、330)和钝化层400中形成窗口410，窗口410位于光电二极管PN结的上方，窗口410向半导体衬底100方向延伸至场氧化隔离区200。在本实施例中，钝化层400、介质层一部分被光刻去除，以便窗口410向半导体衬底100方向延伸至场氧化隔离区200。
以及位于窗口410区域的反射层500，反射层500为二氧化硅层和氮化硅层中的至少一种。
反射层500，位于钝化层400和窗口区域410的上方。反射层500为二氧化硅层和氮化硅层中的至少一种。在本实施例中，反射层500为氮化硅层。而反射层500的厚度为不同波长条件下所述二氧化硅层和/或所述氮化硅层最小反射率对应的厚度，鉴于光电二极管需要吸收光信号，且反射损耗掉的光信号尽量小。而波谷位置对应厚度的发射率最低，光损耗最少。
如图11所示的为不同材质膜层厚度对应的反射率的关系谱线图，从图中可以看出，光波长度λ＝900nm的红外光的照射下，二氧化硅对应的反射率最低(波谷)的膜层厚度为150nm或者460nm；氮化硅对应的反射率最低(波谷)的膜层厚度为110nm或者330nm。鉴于工艺的难易度，在本实施例中，反射层500为氮化硅层，其反射层的厚度为110nm。当然可以根据不用模拟电路和对应光电二极管的需求，以及使用的光波波段，可以通过调整工艺流程，在窗口区域410选择合适厚度的二氧化硅和/或氮化硅，进而实现在任意工艺平台上集成光电二极管，同时光电二极管还能与模拟电路的单芯片集成。
如图9所示的为一实施例光电二极管的剖面图，图中光电二极管可用于与模拟电路的单片集成。其中，光电二极管10b与图8中光电二极管的结构除了窗口410的延伸位置不同，其他的结构均相同，其中，窗口410向半导体衬底100方向延伸至半导体衬底100。更具体的说，钝化层400、介质层一部分被光刻去除，以便窗口410向半导体衬底100方向延伸至半导体衬底100。
本实施例可以基于常用半导体工艺(例如CMOS工艺)制造该光电二极管，降低了生产成本，并且，由于可以采用常用的半导体工艺制造，本实施例的光电二极管可以与其它的电路元件集成制造。
一种光感应器，包括模拟电路，还包括光电二极管，光电二极管与模拟电路集成为一体。通过对光电二极管的光强控制，实现模拟集成电路的电压的输入和电流的输出。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种制作光电二极管的方法，用于在模拟电路中集成光电二极管，包括：
提供半导体衬底，并在所述半导体衬底中形成光电二极管PN结，所述光电二极管PN结与模拟电路中的有源器件同步形成；
在所述半导体衬底上沉积形成多层结构；
在所述多层结构中形成窗口，所述窗口开设在所述光电二极管PN结上方；
在所述窗口区域表面沉积氮化硅和/或二氧化硅，形成反射层；
其中，所述光电二极管PN结与所述模拟电路中的有源器件同步形成的具体步骤包括：在半导体衬底上进行离子注入，形成第一导电类型埋层和第二导电类型埋层，在所述半导体衬底上热生长第一导电类型外延层；在所述第一导电类型外延层分别注入第一导电类型杂质和第二导电类型杂质，形成第一导电类型阱区和第二导电类型阱区，在所述第一导电类型埋层与所述第二导电类型阱区形成光电二极管PN结；依照COMS工艺，在所述第一导电类型外延层上进行淀积和局部氧化，制作所述有源器件或者制作所述模拟电路的多个有源区和所述模拟电路的多个场氧化隔离区；在所述第一导电类型外延层的不同区域分别进行第一导电类型和第二导电类型源漏注入，形成光电二极管的阳极和阴极。
2.根据权利要求1所述的制作光电二极管的方法，其特征在于，所述在模拟电路中集成光电二极管的方法与BCD工艺完全兼容。
3.根据权利要求2所述的制作光电二极管的方法，其特征在于，在所述半导体衬底上沉积形成多层结构，包括：
在所述光电二极管的阳极和阴极区域依次沉积硅化物和金属，形成交替的介质层和金属层，形成多层结构，并在所述介质层上设有通孔，形成光电二极管的阳极和阴极的引出线以及模拟电路的导电线。
4.根据权利要求3所述的制作光电二极管的方法，其特征在于，在所述多层结构中形成窗口，包括：
在所述金属层上沉积氮化物，形成钝化层，并在所述介质层和钝化层中形成窗口，所述窗口位于光电二极管PN结的上方，所述窗口向所述半导体衬底方向延伸至所述场氧化隔离层或所述半导体衬底。
5.根据权利要求2所述的制作光电二极管的方法，其特征在于，所述形成第一导电类型阱区和第二导电类型阱区采用BCD工艺中DMOS器件中阱区的形成方法。
6.根据权利要求2所述的制作光电二极管的方法，其特征在于，所述第一导电类型和第二导电类型源漏注入采用BCD工艺中的CMOS器件中的源漏注入方法或者采用BCD工艺中双极结型晶体管的发射极注入方法。
7.根据权利要求2所述的制作光电二极管的方法，其特征在于，所述第一导电类型与所述第二导电类型的导电性相反。
8.根据权利要求4所述的制作光电二极管的方法，其特征在于，在所述多层结构中形成窗口的方法包括：干法腐蚀和湿法腐蚀，所述干法腐蚀量大于所述湿法腐蚀量，其中，所述介质层越多，所述干法腐蚀量与湿法腐蚀量的比值就越大。
9.根据权利要求4所述的制作光电二极管的方法，其特征在于，所述钝化层包括通过沉积形成依次层叠的二氧化硅层和氮化硅层。
10.根据权利要求9所述的制作光电二极管的方法，其特征在于，在所述多层结构中形成窗口的步骤为：
干法腐蚀去除所述钝化层中的氮化硅层；
干法腐蚀去除所述钝化层的二氧化硅层和部分介质层的二氧化硅层；
根据剩余的部分介质层的厚度，选择干法腐蚀和湿法腐蚀量的比例，结合干法腐蚀和湿法腐蚀形成窗口。
11.一种根据权利要求1～10中任意一项所述的制作光电二极管的方法制得的光电二极管，包括：
依次形成在所述半导体衬底中的第一导电类型埋层和第二导电类型埋层；
在所述半导体衬底的上表面形成第一导电类型外延层，并在所述第一导电类型外延层中形成第一导电类型阱区和第二导电类型阱区，在所述第一导电类型埋层与所述第二导电类型阱区形成光电二极管PN结；
在所述第一导电类型外延层上制作模拟电路的有源器件或者制作模拟电路的多个有源区和所述模拟电路的多个场氧化隔离区；
在所述第一导电类型外延层的不同区域分别进行第一导电类型和第二导电类型源漏注入，形成光电二极管的阳极和阴极；
位于所述半导体衬底上方的介质层、金属层和钝化层；
开设在所述光电二极管PN结上方的窗口；所述窗口向所述半导体衬底方向延伸至所述场氧化隔离区或所述半导体衬底；以及
位于所述窗口区域反射层，所述反射层为二氧化硅层和氮化硅层中的至少一种。
12.根据权利要求11所述的光电二极管，其特征在于，所述反射层的厚度为预设波长条件下所述反射层最小反射率对应的厚度。
13.一种光感应器，包括模拟电路，其特征在于，还包括如权利要求11或12所述的光电二极管，所述光电二极管与所述模拟电路集成为一体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610025128.2A CN106972076B (zh) | 2016-01-14 | 2016-01-14 | 制作光电二极管的方法、光电二极管及光感应器 |
| PCT/CN2016/096044 WO2017121117A1 (zh) | 2016-01-14 | 2016-08-19 | 制作光电二极管的方法、光电二极管及光感应器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610025128.2A CN106972076B (zh) | 2016-01-14 | 2016-01-14 | 制作光电二极管的方法、光电二极管及光感应器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106972076A CN106972076A (zh) | 2017-07-21 |
| CN106972076B true CN106972076B (zh) | 2018-10-12 |
Family
ID=59310767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610025128.2A Active CN106972076B (zh) | 2016-01-14 | 2016-01-14 | 制作光电二极管的方法、光电二极管及光感应器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106972076B (zh) |
| WO (1) | WO2017121117A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284307B (zh) * | 2021-12-16 | 2023-10-13 | 杭州海康微影传感科技有限公司 | 光敏元件、制作方法、感光芯片、光敏探测器和检测装置 |
| CN116154022B (zh) * | 2023-03-14 | 2024-03-22 | 江南大学 | 一种双层SiO2隔离的光电二极管结构、阵列及制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578644B1 (ko) * | 2004-05-06 | 2006-05-11 | 매그나칩 반도체 유한회사 | 프리즘을 구비한 시모스 이미지센서 및 그 제조방법 |
| KR100745985B1 (ko) * | 2004-06-28 | 2007-08-06 | 삼성전자주식회사 | 이미지 센서 |
| US20060214251A1 (en) * | 2005-03-18 | 2006-09-28 | Intersil Americas Inc. | Photodiodes with anti-reflection coating |
| CN100495715C (zh) * | 2006-08-25 | 2009-06-03 | 联华电子股份有限公司 | 图像感测装置及其制作方法 |
| KR100937662B1 (ko) * | 2007-12-24 | 2010-01-19 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| US7910961B2 (en) * | 2008-10-08 | 2011-03-22 | Omnivision Technologies, Inc. | Image sensor with low crosstalk and high red sensitivity |
| KR20110073766A (ko) * | 2009-12-24 | 2011-06-30 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| JP5810493B2 (ja) * | 2010-09-03 | 2015-11-11 | ソニー株式会社 | 半導体集積回路、電子機器、固体撮像装置、撮像装置 |
| CN104362199B (zh) * | 2014-11-19 | 2017-01-04 | 中国电子科技集团公司第二十四研究所 | 用于单片光探测与电信号处理集成器件的基材结构及其形成方法 |
-
2016
- 2016-01-14 CN CN201610025128.2A patent/CN106972076B/zh active Active
- 2016-08-19 WO PCT/CN2016/096044 patent/WO2017121117A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN106972076A (zh) | 2017-07-21 |
| WO2017121117A1 (zh) | 2017-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9202888B2 (en) | Trench high electron mobility transistor device | |
| US10312360B2 (en) | Method for producing trench high electron mobility devices | |
| US7285433B2 (en) | Integrated devices with optical and electrical isolation and method for making | |
| US7208768B2 (en) | Electroluminescent device | |
| CN106549031B (zh) | 一种基于体GaN材料的单片集成器件及其制备方法 | |
| CN111512415B (zh) | 用于工程化衬底上的集成式器件的系统和方法 | |
| CN103189989B (zh) | 延长漏极的mos晶体管 | |
| Lu et al. | Monolithic integration of enhancement-mode vertical driving transistorson a standard InGaN/GaN light emitting diode structure | |
| TWI553743B (zh) | 半導體元件與其形成方法及電晶體的形成方法 | |
| CN107546224A (zh) | 半导体器件 | |
| Berencén et al. | Metal-nitride-oxide-semiconductor light-emitting devices for general lighting | |
| CN106252373B (zh) | 一种GaN基集成器件及其制备方法 | |
| CN208819886U (zh) | 一种超结igbt器件结构 | |
| CN109742135A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN113193085A (zh) | 一种具有pin隧穿结的微结构发光二极管及其制造方法 | |
| CN106972076B (zh) | 制作光电二极管的方法、光电二极管及光感应器 | |
| CN111430401B (zh) | 单片光电集成电路及其形成方法 | |
| Sheng et al. | Demonstration of the first SiC power integrated circuit | |
| US20100001312A1 (en) | Light-emitting device and method for manufacturing the same | |
| KR100961548B1 (ko) | 수평형 ｐ-ｉ-ｎ 다이오드의 제조 방법 | |
| US3700976A (en) | Insulated gate field effect transistor adapted for microwave applications | |
| CN103824854B (zh) | 基于高电子迁移率晶体管的交换电路及微波集成电路 | |
| TWI478240B (zh) | 三重井隔離二極體及其製作方法、半導體元件 | |
| US20100197060A1 (en) | Method of Forming Laterally Distributed LEDs | |
| CN105514229A (zh) | 一种晶圆级led垂直芯片的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170927 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: CSMC TECHNOLOGIES FAB2 Co.,Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: CSMC TECHNOLOGIES FAB1 Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Method for making photodiodes, photodiodes, and photoreceptors Effective date of registration: 20231007 Granted publication date: 20181012 Pledgee: Bank of China Limited Wuxi Branch Pledgor: CSMC TECHNOLOGIES FAB2 Co.,Ltd. Registration number: Y2023980059915 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |