CN103824854B - 基于高电子迁移率晶体管的交换电路及微波集成电路 - Google Patents
基于高电子迁移率晶体管的交换电路及微波集成电路 Download PDFInfo
- Publication number
- CN103824854B CN103824854B CN201410062264.XA CN201410062264A CN103824854B CN 103824854 B CN103824854 B CN 103824854B CN 201410062264 A CN201410062264 A CN 201410062264A CN 103824854 B CN103824854 B CN 103824854B
- Authority
- CN
- China
- Prior art keywords
- circuit
- hemt
- layer
- compound
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种改进线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路。在制造基于高电子迁移率晶体管的交换电路和微波集成电路时，去除了影像场分界区或电路切割区中复合外延层材料以减小变形量而改进临界线宽的均匀性，从而达到增强一个高电子迁移率晶体管及其所制成的交换电路和微波集成电路的功能及稳定性。
Description
技术领域
本发明涉及到用来作功率切换的电路及用来作微波放大的高电子迁移率晶体管器件和微波集成电路（MMIC）, 以达到减小它们中间形成的缺陷微裂缝的产生并增强线宽的均匀性。
背景技术
除了常用到功率的切换和放大的金属氧化物半导体（MOS）结构、绝缘栅双极晶体管（IGBT）和浅掺杂漏极金属氧化物半导体结构(LDMOS)的器件，一种基於III-氮化物的器件和电路也正被研发中。这是想满足对更高功率并减小功率损耗的要求。现有的在硅和砷化镓上制作的器件及电路还无法同时满足这两项要求。应用上也很需要可以操作在高达200千兆赫毫米波段的高功率器件及电路。
对III-氮化物的材料，III可为是周期表第三族中的铝、镓和铟。III-氮化物半导体则包括氮化铝（AlN）、氮化镓（GaN）、氮化铟（InN）和它们的合金或熔合物(alloys)，例如：氮化镓铝（AlGaN）、氮化镓铟（InGaN）和氮化铟铝（AlInN）。
由于III-氮化物材料有优良的电子特性，使用这些材料的器件或电路会有更高的功率及较低的损耗。这些优良的电子特性主要在於大的能隙和不同的能量松弛时间，尤其是氮化镓、氮化镓铝和氮化铝。由于短的能量松弛时间和大的能隙，利用这些III-氮化物半导体和它们的合金或熔合物(alloys)制作的器件会有很大的击穿电场。例如：氮化镓铝的击穿电场是3.0X106 V/cm，大约是硅和砷化镓的10倍，因此这些III-氮化物材料的器件在具有同样尺寸或厚度的情况下，可以承受更大的电压。
此外，这些III-氮化物半导体可以稳定操作的临界温度要比砷化镓和硅都高。作一个比较，硅器件稳定操作的临界结温度是250℃，对砷化镓器件是400℃，而对III-氮化物器件是600℃。因此，结合以上，高的击穿电场、高的电荷迁移率和高的稳定操作临界温度，很显然基于III-氮化物的器件和电子电路对高功率的切换和高频率的毫米波电路的应用是比较理想的。
目前大多III-氮化物外延层是沉积到备制较困难的蓝宝石和碳化硅基座或衬底上的。由于材料特性，生长用来制作基座或衬底的蓝宝石和碳化硅的单晶比较困难。相较之下，由于前六十年来的大量硅技术的研究跟发展，硅单晶的生长甚为成熟，硅基座或衬底的品质也高。
如果优质III-氮化物外延层能沉积在硅基座或衬底上并开发成可靠的器件及电路，则很有可能发展出较低成本的高频率、高功率电路。目前，III-氮化物器件是制作在沉积在蓝宝石，碳化硅和硅基座或衬底的外延层上的。然而，在III-氮化物外延层上制作和器件操作上还有一些困难。其中一个困难起因于材料之间的热膨胀系数和晶格差异。在沉积III-氮化物外延层时，基座或衬底可高过摄氏1000度（oC）。在沉积并降温后，在这些III-氮化物外延层和基座中都会产生应力或应变，导致基座的变形使得光刻的器件线宽均匀性变差。应力或应变会在很薄的III-氮化物外延层中导致不该有的微裂缝或缺陷。因此，在III-氮化物外延层器件其尺寸均匀性及微裂缝或缺陷会影响在其上电路的电子特性。
如图1a所示，一个用来沉积III-氮化物外延层的晶圆或基座或衬底100，可以是蓝宝石和碳化硅或硅，有一晶园直径100D，晶园厚度100T。晶园厚度的均匀性为晶园总厚度变化 (total thickness variation，TTV)，此晶园总厚度变化可能在晶园厚度的百分之一以内。对一个直径为六寸厚度为一毫米的晶园，其TTV可小到三微米。如果沉积的III-氮化物外延层110(图1b)和此基座或衬底100没有晶格差异和热膨胀系数的不同时，此基座或衬底100不会变形。但我们知道III-氮化物外延层的沉积是在高温下进行，而所用的基座或衬底100和III-氮化物外延层之间的晶格和热膨胀系数有很大的差异。因此，氮化物外延层在高温下沉积并降温后，基座或衬底100和III-氮化物外延层会有很大的应力和应变，导致基座或衬底100(图1c)的变形。当基座或衬底100和III-氮化物外延层110之间的晶格和热膨胀系数的差异造成凹变形时并在III-氮化物外延层中产生张应力。III-氮化物外延层110表面形成第一圆球，具有第一圆球中心120和第一圆球直径130，第一参考面140到III-氮化物外延层最低点间的距离定出第一弯曲量160(bow)。另如图1d所示，当基座或衬底100和III-氮化物外延层110之间的晶格和热膨胀系数的差异造成凸变形时，会在III-氮化物外延层中产生压应力。这时基座或衬底100下表面形成第二圆球，有第二圆球中心120’，第二圆球直径130’，第二参考面140’到基座或衬底100最高点间的距离定出第二弯曲量160’。
在一个沉积到基座或衬底上的III-氮化物外延层上制造器件或电路的过程中，需要进行多次光刻过程。每一个光刻步骤包含下列步骤：(1)涂覆光阻和预烘乾，(2)通过光罩对各个光罩场(field)曝光，(3)在显影液中显影，(4)清洗并烘干，(5)检查和测量图形线宽。在以上所述的光刻过程后，即可进行III-氮化物外延层局部的蚀刻或金属的沉积。在局部的蚀刻或金属的沉积后，存留的光阻可用溶剂清除。经最后清洗并烘干后，晶园基座或衬底即可进行下一步的光刻过程。在上述的光刻过程中，相当关键的步骤是(2)通过光罩对各个光罩场(field)曝光。这个对各个光罩场(field)的曝光是在步进曝光机(stepper)中或是扫描曝光机(scanner)中进行。如图2示，一个步进曝光机(stepper)或是扫描曝光机(scanner)200的简化示意图，有一个光源210，一个镜头220，光源发射的光215照射厚度为230T的到光罩230，通过镜头产生该光罩的影像240投影涂覆在一晶园260表面的光阻250上，形成一个第一光罩场影像270，有一个光罩场影像宽270W，有个光罩场影像长270L。第一光罩场影像曝光完后，晶园基座或衬底被移到新的位置，以进行后续光罩场影像的曝光，直到整个晶园曝光完毕。
利用一个步进曝光机或是扫描曝光机进行影像的曝光时，在光阻上可以产生的最小图形的尺寸为：FS=k1λ/NA，此处k1大约为0.3-0.4，λ为所使用光源的波长，NA为镜头220的数值孔径220D。对一个步进曝光机或是扫描曝光机，k1和NA有下限和上限，现有技术采用尽量短波长的光源来曝光。例如，一个步进曝光机使用汞灯i-线，其波长为365 纳米。一个扫描曝光机使用氟化氩雷射或激光，其波长为193 纳米。另外一个重要的参数是景深或曝光深度(DOF)280,该景深给出曝光机对一光阻曝光解析度的能力。这是曝光机能在光阻产生规格之内的图像临界线宽(critical dimension,CD)的最大距离范围。因此，曝光景深或曝光深度,DOF的数值是定作光阻所在的晶园在向上或向下移动时，图像的线宽变化保持在规格临界线宽的±10%之内的允许晶园上下移动最大距离。
表一，使用不同波长光源的步进曝光机和扫描曝光机的曝光景深
波长（纳米） 数值孔径（NA） 景深DOF（纳米） 光源
365 0.6 1,000 I–线汞灯
248 0.7 700 氟化氪激光
193 0.75 500 氟化氩激光
表一给出使用不同波长光源的步进曝光机和扫描曝光机的曝光景深和对应的波长及数值孔径。可以看到这些步进曝光机和扫描曝光机的曝光景深很小。因此，要把光罩上的图像清晰的投影到涂覆在凹或凸变形的晶园而达到一个线宽均匀的光罩场并保持规格之内的图像临界线宽(CD)并不容易。如果变形量或弯曲量(160，160’)超过景深DOF，在光罩上尺寸相同的图像投影到同一个光罩场(field)光阻并显影后，图像临界线宽会不均匀而随位置而变化。不均匀的图像临界线宽使得所制成的器件或电路的电特性也不均匀。为了达到图像临界线宽的均匀性，步进曝光机或扫描曝光机中的晶园座（wafer chuck）对晶园施加一吸引力，以使变形成凹或凸的晶园变平。这个晶园座对晶园施加的吸引力在此晶园中产生额外的应力同时对其上的III-氮化物外延层产生另一额外应力及应变。连同外延层生长或沉积时所引发的应力和应变，此III-氮化物外延层中将会产生更多的微裂缝和缺陷，从而影响到所制成器件和电路的功能。
发明内容
本发明涉及到使用在沉积到硅，蓝宝石或碳化硅基座或衬底上的III-氮化物外延层制作出来的晶体管器件和微波集成电路，也可使用在沉积到砷化镓，硅，蓝宝石或碳化硅基座或衬底上III-砷化物外延层制作出来的晶体管器件和微波集成电路，以达到改善临界线宽均匀性的目的。
为实现本发明的目的，本发明提供一个去除了影像场分界区或切割区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，所述电路制造在一个晶圆或基座上，该晶圆或基座上有至少一个X轴向影像场分界区或切割区和至少一个Y轴影像场分界区或切割区，定出至少四个影像场，该影像分界区或切割区介于相邻的影像场之间，并成为影像场边缘；每一个影像场上至少有一个覆盖了复合外延层的复合外延层区，每一个复合外延层区有一个复合外延层区长度，一个复合外延层区宽度，定义四个复合外延层区边缘，该复合外延层至少有一个缓冲层，一个导电通道层、一个肖特基层和一个欧姆接触层，一个源极层，一个漏极层；每个影像场上有至少一个在该复合外延层区形成的高电子迁移率晶体管，该高电子迁移率晶体管具有一个漏极，一个源极和一个由一个第一栅极头部和一个第一栅极根部组成的第一栅极，在该复合外延层区外的基座上有至少一个电阻器，至少一个电容器，至少一个电感器，至少一个信号输入端口，至少一个信号输出端口，该X轴向的影像场的分界区或切割区及Y轴向的影像场的分界区或切割区中的复合外延层材料的一部或全部被去除，以释放其感应到该晶圆或基座上部分的应力或应变，以减小该基座的变形，从而达到便于制造时的光刻步骤，并达成该交换电路及微波集成电路和高电子迁移率晶体管中图像临界线宽的均匀性，其电特性和电路的稳定性及可靠性。
本发明同时提供了一个去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，所述的电路制造在一个晶圆或基座上，该晶圆或基座上有至少四个影像场，每一影像场中有至少一个x轴向的电路切割区及至少一个y轴向电路切割区，定出至少四个电路区，该电路切割区介于相邻的电路区之间，并成为电路区边缘；该电路区上至少有一个覆盖了一个复合外延层的复合外延层区，每一个复合外延层区有一个复合外延层区长度，一个复合外延层区宽度，定义四个复合外延层区边缘，该复合外延层至少有一个缓冲层，一个导电通道层、一个肖特基层和一个欧姆接触层，一个源极层，一个漏极层，至少一个在该复合外延层区形成的高电子迁移率晶体管，该高电子迁移率晶体管具有一个漏极，一个源极和一个由一个第一栅极头部和一个第一栅极根部组成的第一栅极，在该复合外延层区外的基座上有至少一个电阻器，至少一个电容器，至少一个电感器，至少一个信号输入端口，至少一个信号输出端口，该x轴向的电路切割区及 y轴向的电路切割区中的复合外延层材料的一部或全部被去除，以释放其感应到该晶圆或基座上部分的应力或应变，以减小该基座的变形，从而达到便于制造时的光刻步骤，并达成该交换电路及微波集成电路和高电子迁移率晶体管中图像临界尺寸的均匀性，其电特性和电路的稳定性及可靠性。
该复合外延层区形成的高电子迁移率晶体管具有一个栅极，该栅极具有一个栅极头部和一个栅极根部，该栅极根部底层材料，选自镍铬合金NixCr1-x或镍钨合金NiyW1-y，其中x<0.4，y<0.3,，以增强对该复合外延通道层表面的附着力并减小已吸附和扩散到复合外延通道层中氧或水的分子的作用。该栅极为多层金属，其材料可选自下列材料组： 铂，钛，镍，钽，钨，金，铜，铝。
该晶圆或基座的材料由硅，碳化硅，蓝宝石和砷化镓基座或衬底中选出。
该复合外延层的材料选自下述材料组：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟，氮化铟铝，及其合金或熔合物。该复合外延层的材料也可选自下述材料组：砷化铝，砷化镓，砷化铟，砷化镓铝，砷化镓铟，砷化铟铝，及其合金或熔合物。
该高电子迁移率晶体管具有一个漏极和一个源极，该漏极和源极为多层金属，其材料可选自下列材料组： 钛，镍，钽，钨，金，铜，铝。
该肖特基层和栅极之间另加了一个栅极介质层, 该栅极介质层的材料可以选自：氮化硅，氧化硅，氮氧化硅，氧化铪，氧化镁或它们的熔合物，以降低栅极及源极，和栅极及漏极之间的漏电流，从而增强所制成微波集成电路和交换电路的功能。
在该高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的表面沉积一层保护层，该保护层的材料可以选自：氮化硅，氧化硅，或氮氧化硅，以保护器件，电路并减小操作中的原子扩散或氧化，减低可能产生的表面态。
该栅极根部长度小于一微米（1000 纳米）或最好小于250 纳米，栅极根部高度不小于100纳米，以减小栅极及源极和栅极及漏极之间的电容，以提高该高电荷迁移率晶体管及所制成微波集成电路和交换电路的速度和功能。
另在该肖特基层中蚀刻一肖特基层凹槽，栅极根部材料的全部或一部沉积到该肖特基层凹槽中，以起到该高电荷迁移率晶体管达到加强稳定性和操作的可靠性。
根据本发明，在制造基于高电子迁移率晶体管的交换电路和微波集成电路时，通过去除影像场分界区或切割道中复合外延层材料以减小变形量，可以达到改善临界线宽均匀性的目的，从而达到增强一个高电子迁移率晶体管及其所制成的交换电路和微波集成电路的功能及稳定性。
附图说明
图1a给出一个用来沉积III-氮化物外延层晶圆基座或衬底，有一晶园直径（100D）,和晶园厚度 (100T)。图1b给出沉积了一外延层的基座或衬底，因其材料与基座或衬底没有晶格差异和热膨胀系数的不同，此基座或衬底不会变形。图1c给出一沉积了一外延层材料的基座或衬底，外延层材料和基座或衬底材料有晶格差异和热膨胀系数的不同，基座或衬底因而变凹形。图1d给出一个沉积了一外延层材料的基座或衬底，外延层其材料的基座或衬底有晶格差异和热膨胀系数的不同，基座或衬底因而变凸形。
图2显示了一个步进曝光机或是扫描曝光机的简化示意图200，有一个光源210，一个镜头220，光源发射的光215照射到光罩230，通过镜头产生该光罩的影像240投影涂覆在一晶园260表面的光阻250上，形成一个第一光罩场影像270。第一光罩场影像曝光完后，晶园基座或衬底被移到新的位置，以进行后续光罩场影像的曝光，直到整个晶园曝光完毕。
图3a给出一个有一外延层的基座300，该基座因外延层而产生应力和凹的应变。变形量330小于景深（DOF）280,图3b给出一个有一外延层的基座300’，该基座因外延层而产生更严重的应力和凹的应变。变形量330’大于景深（DOF）280’,图3c给出一个有一外延层的基座300”，该基座因外延层而产生更严重的应力和凸的应变。变形量330”大于景深（DOF）280”。
图4a给出经由晶圆座对晶圆施加吸力而在复合外延层中产生的微裂缝（410,420,430，）或是缺陷。图4b给出一个通道中有微裂缝（450，460）的高电子迁移率晶体管440。图4c给出一个通道中没有微裂缝的高电子迁移率晶体管的截面图。
图5a给出一个有因晶圆变形而生的变形量530的晶圆的一部分，图5b是把X轴向影像场的分界区或切割区及Y轴影像场分界区或切割区中的复合外延层材料蚀刻，以释放其中部分的应力或应变的情况。图5c给出去除了X轴向影像场的分界区或切割区及Y轴影像场分界区或切割区中的复合外延层材料后，晶圆减小应力和应变后的截面，图5d则给出去除了X轴向影像场的分界区或切割区及Y轴影像场分界区或切割区中的复合外延层材料并涂布了光刻胶后的截面。
图6a 显示一个基座或衬底上的一个影像场600，因外延层材料所产生的凹变形，图6b给出去除了X轴向电路分界区或切割区及Y轴向电路分界区或切割区中的复合外延层材料后，减小应力和应变后的情况。图6c给出去除了X轴向电路分界区或切割区及Y轴向电路分界区或切割区的复合外延层材料后，变形量690减小到小于景深(DOF)280的截面。图6d给出涂覆了一层光刻胶到去除了X轴向电路分界区或切割区及Y轴向电路分界区或切割区的复合外延层材料后，最后变形量690’减小到小于景深(DOF)280的截面。
图7a 显示一个理想而未变形的基座，有一沉积的外延层材料，图7b显示涂覆光阻并曝光显影后曝露出分界区或切割区的情形。图7c显示在分界区或切割区内除缓冲层外，蚀刻完其他复合外延层材料后的情形，图7d显示进一步蚀刻完部分缓冲层材料后的情形。图7e显示蚀刻完整个复合外延层材料后产生了复合外延层材料腔体并曝露出硅基底的情形。图7f显示除蚀刻完整个复合外延层材料后，还蚀刻了基座表面层材料的情形。
图8给出一个两级微波集成电路的简化顶视图,有两个高电子迁移率晶体管，和几个偏置元件，包括电阻器(861，862，863，864，865)，电容器(871，872，873，874，875，876，877)和电感器（881，882，883，884，885，886，887）。我们可以看到用来制作主动器件，即这两个高电子迁移率晶体管(840，850)所需的面积相当的小。
图9a 给出一高电子迁移率晶体管，有四个第一复合氮化物外延层区边缘(921，922，923，924)及四个基座边缘（911，912，913，914），其间的距离控制到不小于第一通道区边缘临界距离应该为100微米或最好为150 微米，以避免因去除切割区使得边缘的复合氮化物外延层区中应力或应变下降对所成高电子迁移率晶体管中通道电荷密度的影响，从而影响到所制成的微波集成电路及用来调制高功率的电路。图9b是图9a中高电子迁移率晶体管沿AA’线的截面图。
附图标记说明
100-基座或衬底，100D-晶园直径，100T-晶园厚度，
110- 氮化屋外延层，
120-第一圆球中心，120’-第二圆球中心，
130-第一圆球直径，130’-第二圆球直径，
140-第一参考面，140’-第二参考面，
160-第一弯曲量，160’-第二弯曲量，
200-步进曝光机或扫描曝光机，
210-光源，215-光源发射的光，
220-镜头，
230-光罩，
240-光罩的影像，
250-光阻，
260-晶园，
270-第一光罩场影像，270L-光罩场影像长，270W-光罩场影像宽，
280、280’、280”-景深（DOF），
310-基座，310W-基座部分宽，
320-光阻，320C’、320C”-中央区，320L'，320R'、320L”、320R”-外部区域
330、330’、330”-弯曲量，
410, 420, 430-微裂缝，410a，420a，430a-微裂缝长轴，
440-高电子迁移率晶体管，
441-硅基座，
442-复合外延层区，442B-外延缓冲层，442C-导电通道层，442S-肖特基层，442OMS-源极欧姆接触层，442OMD-漏极欧姆接触层，442W-复合外延层宽，
443-源极、443E-第一源极边，
444-漏极，444E-第一漏极边，
445-栅极，445A-栅极长轴，445L-栅极长、445W-栅极宽，
446-通道区，446A-通道区长轴，446L-通道区长，446W-通道区宽，
450，460-第一微裂缝和第二微裂缝
510-晶园或基座，
520-复合外延层，521-缓冲层，522-导电通道层，523-肖特基层，524-突出层，525-欧姆接触层，
530-初始弯曲量，
540-第一光阻层，
（550-1，550-2，550-3，550-4，550-5，550-6，550-7，550-8）-X轴向影像场分界区或切割区，
（560-1，560-2，560-3，560-4，560-5，560-6，560-7，560-8）-Y轴影像场分界区或切割区，
570-影像场，
585-第二光阻层，
590-最后弯曲量，590’-涂了光刻胶以后的最后弯曲量
600-基座或衬底上的一个影像场，
610-晶圆或基座，
620-复合外延层，621-缓冲层，622-导电通道层，623-肖特基层，624-突出层，625-欧姆接触层，
630-初始弯曲量，
640-第一光阻层，
（680-1～680-6）-X轴向电路分界区或切割区，
（685-1～685-7）-Y轴向电路分界区或切割区，
695-第二光阻层，
660-电路区，
690-最后弯曲量，690’-涂了光刻胶以后的最后弯曲量，
710-基座，710C-基座上层槽，710CD-基座上层槽深，
720-复合外延层，720E-曝露的复合外延层，720C-复合外延层槽，721-氮化镓铝缓冲层，721C-缓冲层槽, 721C’-部分缓冲层槽，721T-缓冲层厚度，721T’-缓冲层表层厚，722-通道层，722T-通道层厚，723-肖特基层，723T-肖特基层厚，724-突出外缘层，724T-突出外缘层厚，725T-欧姆接触层厚，725-氮化镓铟欧姆接触层，
730T-第一层光刻胶或光阻厚度，(730R，730L )-第一层光刻胶或光阻，730W-切割道区槽宽，730C-切割道区槽，
800-微波集成电路，
810-基座，（811,812, 813,814）-四个基座边，
820-信号输入端口，
830-信号输出端，
840-第一级的高电子迁移率晶体管，841-第一复合氮化物外延层区，
850-第二级的高电子迁移率晶体管，851-第二复合氮化物外延层区，
(861，862，863，864，865)-电阻器，
(871，872，873，874，875，876，877)-电容器，
（881，882，883，884，885，886，887)-电感器,
900-高电子迁移率晶体管
910-基座，(911，912，913，914)-四个基座边缘，
920-第一复合氮化物外延层区，（921,922，923,924）-四个第一复合氮化物外延层区边缘，
（921D，922D，923D，924D）-四个基座边缘(911，912，913，914)与对应第一复合氮化物外延层区边缘（921，922，923，924）间的距离，
942-复合外延层，942B-外延缓冲层，942C-导电通道层，942S-肖特基层，942OMS-源极欧姆接触层，942OMD-漏极欧姆接触层，942W-复合外延层宽，
943-源极，
944-漏极
945-栅极，945L-栅极长度、945W-栅极宽度，
946-通道区，946L-通道区长度，946W-通道区宽度，
（θ1，θ2，θ3）-裂缝长轴角度
（111）-硅晶园，（0001）-面，
[1120],[1210]，[2110]-微裂缝方向，
（1100），（1010），（0110）-[1120],[1210]和[2110]相对的断裂面。
具体实施方式
下面结合附图及实施例对本发明的具体实施方式进一步加以描述：
本发明中的半导体器件主要是基于沉积到硅，碳化硅，蓝宝石等基座上的III-氮化物外延层或III-砷化物外延层。以硅基座为例，复合III-氮化物外延层一般沉积到(111)或(100)晶面上。在沉积并降温后，在这些复合III-氮化物外延层和基座中都会产生应力或应变，此应力对氮化镓铝-氮化镓-氮化铝-硅[AlGaN-GaN-AlN-Si] 结构中本质（intrinsic）或低掺杂的氮化镓铝外延层中为张应力（tensile stress），并在此氮化镓铝层中引发电荷极化（charge polarization）。此电荷极化在氮化镓铝层中靠氮化镓的一侧为正电荷，而在远离氮化镓的另一侧为负电荷。在氮化镓铝层中靠氮化镓的一侧引发的正极化电荷在氮化镓层近表面层中感应约同数量负自由载子即负电子，形成一极薄的自由载子层。在晶体管制成后，此一极薄的自由载子层将形成此晶体管的沟道(channel)或通道。要制造的晶体管包含一个沟道，一个源极，一个漏极和一个栅极，控制电压加到栅极和源极之间，从而达到一改变此控制电压来调制沟道中所感应负自由载子即负电子的数量。负自由载子即负电子由静电感应到结构中本质（intrinsic）或未掺杂的氮化镓外延层的沟道中，所能遭受的杂子散射 (impurity scattering)很小。因此，负自由载子即负电子在此种晶体管沟道中的电荷迁移率高，而此种晶体管被称作高电荷迁移率晶体管(High ElectronMobility Transistor, HEMT)。为进一步加强晶体管的操作，可对氮化镓铝外延层进行掺杂，使杂质原子所对应的负自由电子进入沟道中以增加其数量。由以上说明，我们知道III-氮化物外延层各个层之间由于材料间热膨胀系数和晶格差异产生的应力或应变对一个高电荷迁移率晶体管的操作是不可少的。如表二所示，氮化镓铝，氮化镓，氮化镓铟，氮化铝的热膨胀系数都比硅的热膨胀系数大。由于它们之间不同的热膨胀系数和晶格常数，这些复合III-氮化物外延层在沉积并降温后，会在III-氮化物外延层产生相当大的张应力。升温或降温时会产生应力或应变。除了在外延过程中导致的张应力，额外的张应力也可在后续的器件制造过程中产生的升温或降温中产生。甚至在高功率的开关操作中，所伴随的沟道温度上升或下降也可能产生额外的张应力。大的张应力将在氮化镓铝，氮化镓，氮化镓铟，氮化铝外延层中产生微裂缝。
除了III-氮化物外延层以外，应力也发生在III-砷化物外延层，例如当前无线通讯使用得多的砷化镓铝（AlGaAs），砷化镓(GaAs)，砷化镓铟(InGaAs)，砷化铝(AlAs)都有不同程度的应力并导致一些微裂缝。
因此，本发明涉及到使用在沉积到硅，蓝宝石或碳化硅基座或衬底上的III-氮化物外延层制作出来的晶体管器件和微波集成电路，也可使用在沉积到砷化镓，硅，蓝宝石或碳化硅基座或衬底上III-砷化物外延层制作出来的晶体管器件和微波集成电路。
用来制作高电荷迁移率晶体管和微波集成电路的复合III-氮化物及III-砷化物外延层通常包含一个缓冲层（buffer layer)和通道层(channel layer)，肖特基层(Schottky layer)，高掺杂的欧姆层(ohmic layer)，突出边缘层(ledge layer)。以一复合砷化物外延层为例，缓冲层由交互的几层砷化镓，砷化镓铟构成，通道层为无掺杂的砷化镓铟，肖特基层局部掺杂的砷化镓铝，欧姆层为高掺杂的砷化镓铟，边缘层为低掺杂的砷化镓。无掺杂的砷化镓铟沟道或通道中的电荷迁移率高可高达10,000cm2/V-sec，此一复合砷化物外延层可用来制作高速高效率的器件及电路。基座中都会产生应力或应变。
复合砷化物外延层中，由于各层之间不同的热膨胀系数和晶格常数，这些复合III-砷化物外延层在沉积并降温后，会在III-砷化物外延层产生相当大的张应力。升温或降温时会产生应力或应变。除了在外延过程中导致的张应力，额外的张应力也可在后续的器件制造过程中产生的升温或降温产生。甚至在高功率的开关操作中，所伴随的沟道温度上升或下降也可能产生额外的张应力。大的张应力将在砷化镓铝，砷化镓，砷化镓铟，砷化铝外延层中产生微裂缝或缺陷。
表二 与高电荷迁移率晶体管有关材料的热膨胀系数
材料 热膨胀系数 (10-6 / K)
氮化铝AlN 5.3
氮化镓GaN 5.5
氮化镓铝 5.4
氮化镓铟InN 3.8
砷化镓GaAs 6.8
砷化镓铝Al0.2Ga0.8As 5.6
砷化镓铟In0.2Ga0.8As 5.6
硅Si 3.0
碳化硅SiC 2.8
蓝宝石Sapphire 5～6.6
图3a给出一个基座310的一部分,有一层涂覆在上面的光阻320，有一基座部分宽310W,约等于图2所示的影像场宽（field width）270W，该基座是凹的，有一个弯曲量330，小于光刻机的景深280。在这种情况下，当一个光罩的图像投影到光阻中央区的表面时，则整个光罩场中的光阻会在景深之内，使得所得到图像临界线宽（CD）在整个光罩影像场内为均匀的。
当基座的变形较严重或是景深较小且基座是凹的时，弯曲量330'会比景深280 要大，如图3b所示。在这种情况下，当一个光罩上的图像投影到光阻320表面时，只有中央区320C'的光阻会落在景深之内，使得图像的线宽均匀。在外部区域（320L'，320R'), 其光阻落在景深之外，因此图像临界线宽会不均匀。临界线宽的变化将超出规格的正负10%，此数字是一般被用来定义景深的最大线宽变化。
同理，当基座的变形较严重或是景深较小且基座是凸的时，弯曲量或变形量330”会比景深280要大，如图3c所示。在这种情况下，当一个光罩上的图像投影到光阻320表面时，只有中央区320C”的光阻会落在景深之内，使得图像的线宽均匀。在外部区域（320L”，320R”), 其光阻落在景深之外，因此图像临界线宽会不均匀，使得临界线宽的变化超出规格的正负10%。
在曝光时，基座在影像场的全范围之内必须充分平整。在光刻机及其它半导体制造装备中，这是经由晶圆座（wafer chuck）对晶圆施加吸力来达成，此吸力经由静电或是真空来产生。但此种使得晶圆变形而变平的吸力，在原来复合外延层沉积过程中所引发的应变和应力之外，又产生了额外的应力及应变，使得复合外延层中产生微裂缝或是缺陷。要指出的是，上述微裂缝或缺陷发生的位置是相当随机的。以沉积到硅晶圆（111）面上的III-氮化物外延层为例，在沉积过程和后续降温之后，在此III-氮化物外延层中将引发相当大的张应力，导致晶圆的变形。在曝光过程中，由于晶圆座对该晶圆所加的吸力，会产生一些微裂缝（410,420,430，图4a）或缺陷，该微裂缝各有一个微裂缝长轴（410a，420a，430a），它们发生的位置是随机的，相邻两个微裂缝（410-420,420-430,430-410）各有微裂缝长轴角度（θ1，θ2，θ3）。上述例子发生在（111）面硅晶圆上（0001）面的氮化镓、氮化铝、氮化铟及其熔合物的外延层中，三个微裂缝方向则指向[1120],[1210]和[2110]。相对的断裂面是（1100），（1010）和（0110）。在外延层沉积过程中，外延的关系是氮化镓的（0001）面平行于硅的（111）面，而硅[110]方向平行于氮化镓[1120]方向,硅的[112]方向平行于氮化镓[1100]方向。由于硅晶体主断裂面是{111}而其以断裂方向为<110>。因此，氮化镓和硅有一个共同的断裂方向，即氮化镓沿[1120]方向，而硅沿[110]方向。所以在III-氮化物复合外延层中因吸力可能产生的微裂缝，其长轴将指向[1120]，[1210]和[2110]方向。
当这些引发的微裂缝或缺陷接近通道区时，会降低含有这些高电子迁移率晶体管的交换电路及微波集成电路的功能或使其损坏。图4b给出一个高电子迁移率晶体管440的顶视图，有一个硅基座441、一个复合外延层区442，在本例中它是氮化镓铟-氮化镓铝-氮化镓，这个复合外延层有一个复合外延层宽442W、一个源极443、一个漏极444和一个栅极445，该栅极有一个栅极长445L、一个栅极宽445W，该源极443有一个面对栅极的第一源极边443E，该漏极有一个面对栅极的第一漏极边444E。介于该源极和漏极边的复合外延层区形成一个通道区446，有一个通道区长446L、一个通道区宽446W，该通道区宽446W约等于复合外延层区宽442W，该通道区有一个通道区长轴446A大约和第一源极边443E平行或和第一漏极边444E平行；该通道区内有一个第一微裂缝450和第二微裂缝460。该栅极有一个栅极长轴445A大约与通道区长轴446A平行。图4c给出了一个取自图4b高电子迁移率晶体管440沿A-A'线的一个截面图，此处复合外延层区442以外延沉积和蚀刻步骤做成，至少有四个子层，一个外延缓冲层442B来达成附着和晶格的松弛；一个导电的通道层442C；一个肖特基层442S；一个源极欧姆接触层442OMS及一个漏极欧姆接触层442OMD。该缓冲层442B可以是多层的氮化铝-氮化镓铝，该导电通道层442C的材料可以是氮化镓或氮化镓铟，该肖特基层442S材料可以是氮化镓铝，而该源极欧姆接触层442OMS和漏极欧姆接触层442OMD的材料可以是高掺杂的氮化镓或氮化镓铟。因此，由于高掺杂，如图4c中的小圆圈所示，在源极欧姆接触层442OMS和漏极欧姆接触层442OMD中的自由电荷密度很高，以达到与源极443和漏极444低电阻接触。源极443是一个沉积的金属层以达成对该源极欧姆层的欧姆接触，漏极444也是一个沉积的金属层以达成对该漏极欧姆层的欧姆接触。在通道层442C中，有很多以小圆圈表示的自由电荷，其密度经由复合III-氮化物外延层（氮化镓铟-氮化镓铝-氮化镓）的沉积过程来控制。对应力的适当的控制可使该通道层的方块电阻控制在每方块100欧姆或200欧姆。在一个通道区宽对通道区长的比例为100的高电子迁移率晶体管中，晶体管导通时（ON），源极和漏极之间通道区的电阻为1欧姆，这个1欧姆的电阻在很多应用中可以忽略。当栅极和源极之间加一个电压，会使得大部分的自由电荷被从栅极底下的通道中排除。这个作用是由于所加电压在肖特基层中所产生的额外电场引起。当电子从栅极底下的通道中被排除后，它的电阻系数会增加几个数量级，此时，高电子迁移率晶体管处于关闭的状态（OFF）。介于漏极和源极之间的通道电阻会从原来导通状态的1欧姆增加几千或几百万欧姆。上述描述的高电子迁移率晶体管没有考虑微裂缝或缺陷所产生的影响，而可看做是一个理想的开关或放大器。当一个中间数值的电压加到该栅极和源极之间时，少量的自由电荷会留在通道中，源极和漏极之间的电阻也会在一个中间的数值范围。此时，漏极和源极之间可以有一个相当的电流流过。这时，高电子迁移率晶体管可作为一个放大交流电或交流信号的电子放大器，而交流电或交流信号的频率可在微波或是毫米波的范围或波段。为了达到好的器件功能，在导通时通道中的自由电荷或电子分布必须连续。
根据本发明，如图5a所示，为便于后续使用步进光刻机或扫描光刻机来在一个晶圆510上制造电路，该晶圆510有一个复合外延层520、有一个缓冲层521、一个导电通道层522、一个肖特基层523、一个突出层524和一个欧姆接触层525，且有相当的初始弯曲量530。根据本发明，为了达到改进临界线宽均匀性的目的，在制造电路前要先对复合外延层520作如图5b所示的切割处理，以达到减少晶圆的弯曲量530，使其小于景深280。该晶圆510的材料由硅，碳化硅，蓝宝石和砷化镓基座中选出。该复合外延层520的材料选自下述材料组：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟，氮化铟铝，及其合金或熔合物。该复合外延层520的材料也可选自下述材料组：砷化铝，砷化镓，砷化铟，砷化镓铝，砷化镓铟，砷化铟铝，及其合金或熔合物。
为了对复合外延层520作切割处理，首先要先涂覆一个第一光阻层540到该晶圆上。为了进行第一光刻步骤及第一蚀刻步骤，对该第一光阻层用分割复合外延层的第一光罩来曝光并显影，以产生X轴向影像场的分界区或切割区或切割线（550-1，550-2，550-3，550-4，550-5，550-6，550-7，550-8，图5b）及Y轴影像场分界区或切割区或切割线（560-1，560-2，560-3，560-4，560-5，560-6，560-7，560-8）。这些分界区或切割区介于相邻的影像场570之间，将每个影像场570与相邻的影像场分隔开来。曝光显影后，各个X轴向和Y轴向影像场分界区或切割区内的光阻被除去，暴露出其下的复合外延层520。接着，蚀刻该复合外延层的一部分或全部，以释放其中部分的应力或应变。该复合外延层的蚀刻由一个干刻方法，例如反应离子蚀刻或是电浆蚀刻来达成，所说蚀刻可以完全蚀穿含有缓冲层的复合外延层。蚀刻完毕后，需去除在晶圆510上的该第一光阻层540。如图5c（图5b中沿AB线的截面图）所示，经过分割处理后，由于复合外延层520和晶圆510中的应力和应变减小了，使得每一个影像场570最后的弯曲量590比原先的弯曲量530（图5a）要小得多。此时，晶圆可以进行制造器件或电路的后续光刻步骤，很显然，使用进行过复合外延层切割处理的晶圆来制造器件或电路，可以达到改善临界线宽均匀性的目的。
该第一个光刻步骤可以用1：1第一光罩投影式或近邻式印刷的方法来达成。因为影像场分界区或切割区的宽度通常比较大，在50毫米或100毫米范围内。此第一光刻步骤也完全可以使用一个步进光刻机来进行。蚀刻影像场分界区或切割区内复合外延层之后，在晶圆中的应力和应变减小使得最后的弯曲量590（图5c）和变形小于原始的弯曲量530和变形。涂覆一层第二光阻层585到晶圆上后，局部的弯曲量590’会比景深280要小从而达成较好的临界线宽均匀性（见图5d）。
然而，要指出的是，在器件或电路的制造中，最重要的光刻步骤是在产生临界线宽最小的图像。对高电子迁移率晶体管来说，最重要的光刻步骤是在产生一个栅极或是该栅极的根部。对一个用在微波或毫米波频率的高电子迁移率晶体管，该栅极根部的临界线宽可以小到100纳米甚至于50纳米。要达到这么小的栅极根部临界线宽，必须使用短波长光源的扫描光刻机。这种扫描光刻机光源的波长是193纳米，而其景深也小，大约500纳米。因此，即使采用上述蚀刻全部或部分影像场分界区或切割区内复合外延层材料的办法还可能无法产生充分平整的表面，以达到形成这种临界线宽均匀性的要求。因此，在制造电路前，还需要对每一个影像场570（图5b）中的复合外延层520作如图6b所示的次级切割处理，以达到进一步减少晶圆弯曲量，使其小于景深280。
根据本发明，一个部分或全部去除了影像场分界区或切割区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，进一步包括对每一个影像场600表面的复合外延层作如图6b所示的次级切割处理。如图6a 和6b所示的影像场600，有一个基座610，该基座610的材料由硅，碳化硅，蓝宝石和砷化镓基座或衬底中选出。有四个基座边缘。该基座610上有一个复合外延层620（图6a）。该复合外延层620的材料选自下述材料组：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟，氮化铟铝，及其合金或熔合物。该复合外延层620的材料也可选自下述材料组：砷化铝，砷化镓，砷化铟，砷化镓铝，砷化镓铟，砷化铟铝，及其合金或熔合物。该复合外延层620含有一个缓冲层621、一个导电通道层622、一个肖特基层623、一个突出层624和一个欧姆接触层625，且有相当的初始弯曲量630。
为达到进一步改进临界线宽的均匀性的目的，先涂覆一个第一光阻层640到该复合外延层620上。为了进行第一光刻步骤及第一蚀刻步骤，对该第一光阻层640用第一光罩来曝光并显影，以产生至少一个X轴向电路分界区或切割区（680-1， 680-2，680-3，680-4，680-5，680-6）及至少一个Y轴向电路分界区或切割区（685-1， 685-2，685-3，685-4，685-5，685-6，685-7），定出至少四个电路区660。各个电路分界区或切割区介于相邻的电路区660之间，将每个电路区660与相邻的电路分隔开来。曝光显影后，各个X轴向和Y轴向电路分界区或切割区内的光阻层被除去，暴露出其下的复合外延层620。蚀刻该X轴向电路分界区或切割区（680-1，680-2，680-3，680-4，680-5，680-6）及Y轴电路分界区或切割区（685-1，685-2，685-3，685-4，685-5，685-6，685-7）内曝露的复合外延层620的一部分或全部，以释放其中部分的应力或应变。该曝露复合外延层的蚀刻由一个干刻方法，例如反应离子蚀刻或是电浆蚀刻来达成，所说蚀刻可以完全蚀穿含有缓冲层的复合外延层。蚀刻完毕后，需去除该第一光阻层640。由于应力和应变减小了，使得最后的弯曲量690（图6c）比原先的弯曲量630（图6a）要小。此时，晶圆可以进行制造器件或电路的后续光刻步骤，以达到改善临界线宽均匀性的目的。
该第一个光刻步骤可以用1：1第一光罩投影式或近邻式印刷的方法来达成。因为电路分界区的宽度通常也比较大，在50毫米或100毫米范围。同时电路切割区的宽度也大，在50毫米或100毫米范围。此第一光刻步骤也完全可以使用一个步进光刻机来进行。蚀刻电路分界区复合外延层之后，在晶圆中的应力和应变减小使得最后的弯曲量690小于原始的弯曲量630。涂覆一层第二光阻层695到晶圆上后，局部的弯曲量690’会比景深280要小从而达成较好的临界线宽均匀性（见图6d）。
以上电路区660有对应的二个X轴向电路分界区或切割区及二个Y轴向电路分界区或切割区，其上至少有一个复合外延层区，每一个复合外延层区有一个复合外延层区长度，一个复合外延层区宽度，定义四个复合外延层区边缘，应保持该四个电路区边缘与四个复合外延层区边缘的距离到大于100 微米，或最好是150 微米，以减小因去除电路分界区中材料对复合外延层区中应力或应变的影响，以维持该交换电路及微波集成电路和高电子迁移率晶体管的电特性和电路的可靠性。另外，还应把基座上高电子迁移率晶体管外的复合外延层去除，以进一步减小该高电子迁移率晶体管外延层区中的应力或应变，以维持该交换电路及微波集成电路和高电子迁移率晶体管的电特性和电路的可靠性。
该复合外延层620至少有一个缓冲层621，一个导电通道层622、一个肖特基层623和一个欧姆接触层625，一个源极层，一个漏极层，至少一个在该复合外延层区形成的高电子迁移率晶体管，该高电子迁移率晶体管具有一个栅极，该栅极具有一个栅极头部和一个栅极根部，该栅极根部底层材料，选自镍铬合金NixCr1-x或镍钨合金NiyW1-y，其中x<0.4，y<0.3,以增强对该复合外延通道层表面的附着力并减小已吸附和扩散到复合外延通道层中氧或水的分子的作用。该栅极为多层金属，其材料可选自下列材料组： 铂，钛，镍，钽，钨，金，铜，铝。该肖特基层623和栅极之间另加了一个栅极介质层, 该栅极介质层的材料可以选自：氮化硅，氧化硅，氮氧化硅，氧化铪，氧化镁或它们的熔合物，以降低栅极及源极，和栅极及漏极之间的漏电流，从而增强所制成微波集成电路和交换电路的功能。该高电子迁移率晶体管具有一个漏极和一个源极，该漏极和源极为多层金属，其材料可选自下列材料组：钛，镍，钽，钨，金，铜，铝。在该复合外延层区外的基座上有至少一个电阻器，至少一个电容器，至少一个电感器，至少一个信号输入端口，至少一个信号输出端口。该X轴向的次级分界区或切割区及Y轴向的影像场次级分界区或切割区中的复合外延层材料的一部或全部被去除，以释放其感应到该晶圆或基座上部分的应力或应变，以减小该基座的变形，从而达到便于制造时的光刻步骤，并达成该交换电路及微波集成电路和高电子迁移率晶体管中图像临界线宽的均匀性，其电特性和电路的稳定性及可靠性。
在该高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的表面沉积一层保护层，该保护层的材料可以选自：氮化硅，氧化硅，或氮氧化硅，以保护器件，电路并减小操作中的原子扩散或氧化，减低可能产生的表面态。
该栅极根部长度小于一微米（1000 纳米）或最好小于250 纳米，栅极根部高度不小于100纳米，以减小栅极及源极和栅极及漏极之间的电容，以提高该高电荷迁移率晶体管及所制成微波集成电路和交换电路的速度和功能。
另在该肖特基层623中蚀刻一肖特基层凹槽，栅极根部材料的全部或一部沉积到该肖特基层凹槽中，以起到该高电荷迁移率晶体管达到加强稳定性和操作的可靠性。
蚀刻电路切割区中的复合外延层材料：
图7a给出在一个基座或晶圆710上以金属有机化学沉积法（MOCVD）沉积的复合外延层720，该基座710或晶圆为一6寸直径的（111）面单晶硅，含有一个缓冲层厚度721T为700纳米的渐变氮化镓铝缓冲层721，一个通道层厚722T为700纳米的通道层722，一个肖特基层厚度723T为25纳米的肖特基层723，一个有突出外缘层厚724T为20纳米的突出外缘层724，一个欧姆接触层厚度725T为20纳米的氮化镓铟欧姆接触层725，先覆上达到第一层光刻胶或光阻厚730T为1.5微米的第一层光刻胶或光阻730R，730L（图7b)，通过一个含有切割道区的光罩曝光并显影制程以产生一有切割道区槽宽730W为100微米的切割道区槽730C，并曝露一部分的复合外延层720E。以化学蚀刻或最好以干法蚀刻的方法蚀刻曝露的一部分复合外延层720E以形成一复合外延层槽720C（图7c)并曝露一部分缓冲层721，该复合外延层槽720C系为图6b或 6c中的一个电路切割区(680-1，680-2，680-3，680-4，680-5，680-6或685-1，685-2，685-3，685-4，685-5，685-6，685-7)。干法蚀刻在氯化硼和氯的混合气体所生的等离子气氛中进行，等离子气氛的激发功率为200瓦。用干法蚀刻完切割道中除缓冲层721之外的复合外延层720E后，基座710中由于以金属有机化学沉积法沉积该复合外延层720E所引发的应力或应变，得以减小。此外，也可以再接着蚀刻并曝露一部分缓冲层表层到一新的缓冲层表层厚度721T’并形成部分缓冲层槽721C’（图7d）以进一步减小由该复合外延层720E在基座所引发的应力或应变。此外，也可以完全蚀刻掉曝露的缓冲层721而到达基座710并形成缓冲层槽721C（图7e)或可进一步蚀刻掉最上层基座材料而形成基座上层槽710C（图7f)，该基座上层槽710C的深度为710CD。然而，在这种情况下，应控制蚀刻以免基底上层槽过深。基底上层槽过深时，基座或晶圆容易在后续的制程中碎裂。蚀刻完后，应去除剩余的光刻胶并清洗。蚀刻完切割道区的复合外延层材料后，基底或晶圆中的应力或应变减小，有利于后续的制造步骤以形成产生高电子迁移率晶体管，电阻，电容，电感，传送线，输入端口，输出端口以制成交换电路和微波集成电路。
减小晶圆变形量以制造基于高电子迁移率晶体管的微波集成电路：
在用一个在相当变形的沉积了复合氮化物外延层的基座上制作高电子迁移率晶体管和微波集成电路时，根据本发明，可以另外减小微裂缝的引发。如图8所示，一个微波集成电路800的简化顶视图，在一基座810上，有一信号输入端口820，有一信号输出端口830，一个第一级的高电子迁移率晶体管840（LNA MMIC），一个第二级的高电子迁移率晶体管850，该第一级的高电子迁移率晶体管840和第二级的高电子迁移率晶体管850为主动器件，偏置元件含有电阻器(861，862，863，864，865)，电容器(871，872，873，874，875，876，877)和电感器（881，882，883，884，885，886，887), 这些用在偏置电路中的偏置元件为被动元件。图8中主动器件和被动元件只是作为说明之用。对熟悉微波电路的人来说应很容易了解而无需多做描述。我们可以看到用来制作主动器件，即这两个高电子迁移率晶体管(840，850)所需的面积相当的小。基座810的大部分表面都是由被动元件所占用：电阻器，电容器，电感器，传送线，连线，输出端口和输入端口。对不少实际的微波集成电路，制作主动器件高电子迁移率晶体管所需的面积大概不大于5%，大概只有2%。上述的无源器件或被动元件并不需要复合氮化物外延层所提供的电功能。
因此，根据本发明一个用来放大微波或毫米波的微波集成电路及用来调制高功率的电路，有一基座810，有四个边（811，812，813，814），一个输入端口820，一个输出端口830，一个第一级的高电子迁移率晶体管840（LNA MMIC）制造在一个第一复合氮化物外延层区841近中央的位置，一个第二级的高电子迁移率晶体管850，制造在一个第二复合氮化物外延层区851近中央的位置。有偏置元件用的无源元件，含有电阻器(861，862，863，864，865)，电容器(871，872，873，874，875，876，877)和电感器（881，882，883，884，885，886，887)，传送线连接输入端口820，通过第一级的高电子迁移率晶体管840，然后通过第二级的高电子迁移率晶体管850到达输出端口830，以放大或调节微波或毫米波信号，在第一复合氮化物外延层区841及第二复合氮化物外延层区851之外的其他复合氮化物外延层区被部分或完全蚀刻掉，该其他复合外延层的蚀刻由一个干刻方法，例如反应离子蚀刻或是电浆蚀刻来达成，并可由以湿的化学蚀刻法来达成，以进一步减小由于应力和应变在外延层中产生的一些微裂缝或缺陷，并增强该微波集成电路的操作，减小可能引发微裂缝或缺陷，从而改进制造该微波集成电路时所用的光刻步骤的成功率。对熟悉微波电路的人来说应很容易了解在该微波集成电路中可能加上一个第三级的高电子迁移率晶体管或更多级的高电子迁移率晶体管以达到所需的放大或调节功能。
为了增加高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的速度和稳定性，在高电荷迁移率晶体管及其所在的第一复合氮化物外延层区841，第二复合氮化物外延层区851的表面沉积一层保护层，保护层的材料可以是氮化硅，氧化硅，氮氧化硅,氧化铪，氧化镁或它们的熔合物。此保护层的目的是防止操作中过度的原子扩散或氧化，以减低可能产生的表面态。当然，此保护层最好是沉积在所制成的微波集成电路和交换电路整个表面上，以达到更好的保护作用。
蚀刻影像场的分界区和切割区的复合外延层以后，基座中的应力和应变减小，变形也减少而有利于电路制造步骤中光刻的临界线宽均匀性。然而蚀刻影像场的分界区和切割区的复合外延层以后，复合外延层中相邻子层之间的应力和应变也会受到影响。
回到图4c所给出的一个取自图4b的高电子迁移率晶体管440沿A-A'线的一个截面图，此处复合外延层区442，至少有四个子层，一个外延缓冲层442B来达成附着和晶格的松弛，一个导电的通道层442C，一个肖特基层442S，一个源极欧姆接触层442OMS及一个漏极欧姆接触层442OMD。该缓冲层442B可以是多层的氮化铝或氮化镓铝，该导电通道层442C的材料可以是氮化镓或氮化镓铟，该肖特基层442S材料可以是氮化镓铝，而该源极欧姆接触层442OMS和漏极欧姆接触层442OMD的材料可以是高掺杂的氮化镓或氮化镓铟。如前所述，在此复合外延层区，张应力会引发到氮化镓铝的肖特基层442S层中，导致在氮化镓铝层中的电荷极化。正的极化电荷会被引发到氮化镓铝面对氮化镓外延层那一面，负的极化电荷被引发到远离氮化镓的外延层表面。在氮化镓铝肖特基层442S中正的极化电荷将在该导电通道层442C中感应同数量的负自由电荷，形成一个自由电荷层，并作为所将制造的晶体管的通道层。如上所述，对一个III-氮化物高电子迁移率晶体管来说，在氮化镓铝层中引发的应力对晶体管的操作是必不可少的。然而，在蚀刻影像场的分界区和切割区的复合外延层以后，引发到氮化镓铝的肖特基层442S层中张应力和应变会减小，复合外延层中相邻子层之间的应力和应变也会受到影响。使得在氮化镓铝肖特基层442S中引发的正的极化电荷减小，此时，感应到氮化镓导电通道层442C中负自由电荷数量也会减小，在此复合外延层所制作的高电子迁移率晶体管，会有不同的电子特性从而影响该用来放大微波或毫米波的微波集成电路及用来调制高功率的电路。
避免或减小因蚀刻影像场的分界区和切割区对高电子迁移率晶体管的影响：
为了避免或减小因蚀刻影像场的分界区和切割区对高电子迁移率晶体管用在微波或毫米波的微波集成电路及用来调制高功率的电路产生的影响，根据本发明，一个高电子迁移率晶体管900如图9a 所示，可为图8中所示的840 或850，有一基座910，有四个基座边缘(911，912，913，914)，一个第一高电子迁移率晶体管的第一复合氮化物外延层区920，有四个第一复合氮化物外延层区边缘（921，922，923，924），控制该基座四个基座边缘(911，912，913，914)与对应第一复合氮化物外延层区边缘（921，922，923，924）距离（921D，922D，923D，924D）至少为100微米或最好为150 微米，以避免因蚀刻影像场的分界区和切割区使得边缘的复合氮化物外延层区中应力或应变下降对所成高电子迁移率晶体管中通道电荷密度的影响，从而影响到所制成的微波集成电路及用来调制高功率的电路。图9a中，945为高电子迁移率晶体管900的栅极，945L和945W分别给出栅极长度和宽度。晶体管900的源极和漏极分别为943和944。图9a中946为通道区，946L为通道区长度，946W为通道区宽度。高电子迁移率晶体管900的截面图在图9b中给出。
Claims (29)
1.一个去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，所述电路制造在一个晶圆或基座上，该晶圆或基座上有至少一个X轴向影像场分界区或切割区和至少一个Y轴影像场分界区或切割区，定出至少四个影像场，该影像分界区或切割区介于相邻的影像场之间，并成为影像场边缘；每一个影像场上至少有一个覆盖了复合外延层的复合外延层区，每一个复合外延层区有一个复合外延层区长度，一个复合外延层区宽度，定义四个复合外延层区边缘，该复合外延层至少有一个缓冲层，一个导电通道层、一个肖特基层和一个欧姆接触层，一个源极层，一个漏极层；每个影像场上有至少一个在该复合外延层区形成的高电子迁移率晶体管，该高电子迁移率晶体管具有一个漏极，一个源极和一个由一个第一栅极头部和一个第一栅极根部组成的第一栅极，在该复合外延层区外的基座上有至少一个电阻器，至少一个电容器，至少一个电感器，至少一个信号输入端口，至少一个信号输出端口，其特征在于：该X轴向的影像场的分界区或切割区及Y轴向的影像场的分界区或切割区中的复合外延层材料的一部或全部被去除，以释放其感应到该晶圆或基座上部分的应力或应变，以减小该基座的变形，从而达到便于制造时的光刻步骤，并达成该交换电路及微波集成电路和高电子迁移率晶体管中图像临界线宽的均匀性，其电特性和电路的稳定性及可靠性；所述晶圆或基座的材料由硅，碳化硅，蓝宝石和砷化镓基座或衬底中选出。
2.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述复合外延层的材料选自下述材料组：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟，氮化铟铝，及其合金或熔合物。
3.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述复合外延层的材料选自下述材料组：砷化铝，砷化镓，砷化铟，砷化镓铝，砷化镓铟，砷化铟铝，及其合金或熔合物。
4.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的在该复合外延层区形成的高电子迁移率晶体管的栅极根部底层材料选自镍铬合金NixCr1-x或镍钨合金NiyW1-y，其中x<0.4，y<0.3, 以增强对该复合外延层的附着力并减小已吸附和扩散到复合外延通道层中氧或水的分子的作用。
5.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的栅极为多层金属，其材料选自下列材料组： 铂，钛，镍，钽，钨，金，铜，铝。
6.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述漏极和源极为多层金属，其材料选自下列材料组： 钛，镍，钽，钨，金，铜，铝。
7.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述肖特基层和栅极之间另加了一个栅极介质层, 该栅极介质层的材料选自：氮化硅，氧化硅，氮氧化硅， 氧化铪，氧化镁或它们的熔合物，以降低栅极及源极，和栅极及漏极之间的漏电流，从而增强所制成微波集成电路和交换电路的功能。
8.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述在该高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的表面沉积一层保护层，该保护层的材料选自：氮化硅，氧化硅，或氮氧化硅，以保护器件，电路并减小操作中的原子扩散或氧化，减低可能产生的表面态。
9.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的栅极根部长度小于一微米，栅极根部高度不小于100纳米，以减小栅极及源极和栅极及漏极之间的电容，以提高该高电荷迁移率晶体管及所制成微波集成电路和交换电路的速度和功能。
10.根据权利要求1 所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的栅极根部长度小于250 纳米，栅极根部高度不小于100纳米，以减小栅极及源极和栅极及漏极之间的电容，以提高该高电荷迁移率晶体管及所制成微波集成电路和交换电路的速度和功能。
11.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的肖特基层中蚀刻一肖特基层凹槽，第一栅极根部材料的全部或一部沉积到该肖特基层凹槽中，以起到该高电荷迁移率晶体管达到加强稳定性和操作的可靠性。
12.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：去除在x轴向的影像场的分界区或切割区及 y轴向的影像场的分界区或切割区中的基座表面材料。
13.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：保持所述影像场边缘与复合外延层区边缘的距离到大于100微米，以减小因去除影像场分界区中材料对复合外延层区中应力或应变的影响，以维持该交换电路及微波集成电路和高电子迁移率晶体管的电特性和电路的可靠性。
14.根据权利要求1所述的去除了影像场分界区中复合外延层材料以改进临界线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：保持所述影像场边缘与复合外延层区边缘的距离到大于150微米，以减小因去除影像场分界区中材料对复合外延层区中应力或应变的影响，以维持该交换电路及微波集成电路和高电子迁移率晶体管的电特性和电路的可靠性。
15.一个去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，所述的电路制造在一个晶圆或基座上，该晶圆或基座上有至少四个影像场，每一影像场中有至少一个x轴向的电路切割区及至少一个y轴向电路切割区，定出至少四个电路区，该电路切割区介于相邻的电路区之间，并成为电路区边缘；该电路区上至少有一个覆盖了一个复合外延层的复合外延层区，每一个复合外延层区有一个复合外延层区长度，一个复合外延层区宽度，定义四个复合外延层区边缘，该复合外延层至少有一个缓冲层，一个导电通道层、一个肖特基层和一个欧姆接触层，一个源极层，一个漏极层，至少一个在该复合外延层区形成的高电子迁移率晶体管，该高电子迁移率晶体管具有一个漏极，一个源极和一个由一个第一栅极头部和一个第一栅极根部组成的第一栅极，在该复合外延层区外的基座上有至少一个电阻器，至少一个电容器，至少一个电感器，至少一个信号输入端口，至少一个信号输出端口，其特征在于：该x轴向的电路切割区及 y轴向的电路切割区中的复合外延层材料的一部或全部被去除，以释放其感应到该晶圆或基座上部分的应力或应变，以减小该基座的变形，从而达到便于制造时的光刻步骤，并达成该交换电路及微波集成电路和高电子迁移率晶体管中图像临界尺寸的均匀性，其电特性和电路的稳定性及可靠性；所述的晶圆或基座的材料由硅，碳化硅，蓝宝石和砷化镓基座或衬底中选出。
16.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的复合外延层的材料选自下述材料组：氮化铝，氮化镓，氮化铟，氮化镓铝，氮化镓铟，氮化铟铝，及其合金或熔合物。
17.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的复合外延层的材料选自下述材料组：砷化铝，砷化镓，砷化铟，砷化镓铝，砷化镓铟，砷化铟铝，及其合金或熔合物。
18.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述该高电子迁移率晶体管的栅极根部底层材料选自镍铬合金NixCr1-x或镍钨合金NiyW1-y，其中x<0.4，y<0.3, 以增强对该复合外延通道层的附着力并减小已吸附和扩散到复合外延通道层中氧或水的分子的作用。
19.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的栅极为多层金属，其材料选自下列材料组：铂，钛，镍，钽，钨，金，铜，铝。
20.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的漏极和源极栅为多层金属，其材料选自下列材料组：钛，镍，钽，钨，金，铜，铝。
21.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的肖特基层和栅极之间另加了一个栅极介质层, 该栅极介质层的材料选自：氮化硅，氧化硅，氮氧化硅，氧化铪，氧化镁或它们的熔合物，以降低栅极及源极，和栅极及漏极之间的漏电流，从而增强所制成微波集成电路和交换电路的功能。
22.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：在所述的高电荷迁移率晶体管及其所制成的微波集成电路和交换电路的表面沉积一层保护层，该保护层的材料选自：氮化硅，氧化硅，或氮氧化硅，以保护器件，电路并减小操作中的原子扩散或氧化，减低可能产生的表面态。
23.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的栅极根部长度小于一微米，栅极根部高度不小于100纳米，以减小栅极及源极和栅极及漏极之间的电容，以提高该高电荷迁移率晶体管及所制成微波集成电路和交换电路的速度和功能。
24.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：所述的栅极根部长度小于250 纳米，栅极根部高度不小于100纳米，以减小栅极及源极和栅极及漏极之间的电容，以提高该高电荷迁移率晶体管及所制成微波集成电路和交换电路的速度和功能。
25.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：在所述的肖特基层中蚀刻一肖特基层凹槽，第一栅极根部材料的全部或一部沉积到该肖特基层凹槽中，以起到该高电荷迁移率晶体管达到加强稳定性和操作的可靠性。
26.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：去除在所述的x轴向电路切割区及y轴向电路切割区中的基座表面材料。
27.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：保持所述的四个电路区边缘与四个复合外延层区边缘的距离到大于100微米，以减小因去除电路切割区中材料对复合外延层区中应力或应变的影响，以维持该交换电路及微波集成电路和高电子迁移率晶体管的电特性和电路的可靠性。
28.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：保持所述的四个基座边缘与四个复合外延层区边缘或切割区边缘的距离到大于150微米，以减小因去除电路切割区中材料对复合外延层区中应力或应变的影响，以维持该交换电路及微波集成电路和高电子迁移率晶体管的电特性和电路的可靠性。
29.根据权利要求15所述的去除了电路切割区中复合外延层材料以减小变形量而改进临界尺寸均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路，其特征在于：把所述的基座上高电子迁移率晶体管外的复合外延层去除，以进一步减小该高电子迁移率晶体管外延层区中的应力或应变，以维持该交换电路及微波集成电路和高电子迁移率晶体管的电特性和电路的可靠性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410062264.XA CN103824854B (zh) | 2014-02-22 | 2014-02-22 | 基于高电子迁移率晶体管的交换电路及微波集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410062264.XA CN103824854B (zh) | 2014-02-22 | 2014-02-22 | 基于高电子迁移率晶体管的交换电路及微波集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824854A CN103824854A (zh) | 2014-05-28 |
| CN103824854B true CN103824854B (zh) | 2016-09-28 |
Family
ID=50759826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410062264.XA Active CN103824854B (zh) | 2014-02-22 | 2014-02-22 | 基于高电子迁移率晶体管的交换电路及微波集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103824854B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105679756B (zh) * | 2015-11-25 | 2018-08-10 | 杭州立昂微电子股份有限公司 | 一种半导体器件顶层金属的终端结构及其制造方法 |
| CN114093989B (zh) * | 2021-09-30 | 2023-11-14 | 华灿光电（浙江）有限公司 | 深紫外发光二极管外延片及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5013238B2 (ja) * | 2001-09-11 | 2012-08-29 | 信越半導体株式会社 | 半導体多層構造 |
| US7714359B2 (en) * | 2005-02-17 | 2010-05-11 | Panasonic Corporation | Field effect transistor having nitride semiconductor layer |
| CN101728476A (zh) * | 2009-11-20 | 2010-06-09 | 中山大学 | 一种用于led氮化镓外延层转移的高导热金属基板及其制备方法 |
| CN103219239B (zh) * | 2013-03-27 | 2015-05-27 | 中国电子科技集团公司第五十五研究所 | AlGaN/GaN HEMT制造法 |
| CN103400913B (zh) * | 2013-07-22 | 2016-03-02 | 南昌黄绿照明有限公司 | 一种用于生长六方相GaN的矩形图形化硅衬底 |
-
2014
- 2014-02-22 CN CN201410062264.XA patent/CN103824854B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103824854A (zh) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11735460B2 (en) | Integrated circuit devices with an engineered substrate | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| US11164743B2 (en) | Systems and method for integrated devices on an engineered substrate | |
| CN103137476A (zh) | 具有钝化以及栅极电介质多层结构的GaN高压HFET | |
| CN111566827A (zh) | 利用工程化衬底结构实施的功率器件和rf器件 | |
| CN111863807B (zh) | 基于源场板的单片异质集成Cascode结构场效应晶体管及制作方法 | |
| JP7332634B2 (ja) | ＧａＮ－オン－シリコン・デバイスの中の寄生容量低減 | |
| CN103824854B (zh) | 基于高电子迁移率晶体管的交换电路及微波集成电路 | |
| CN107731903A (zh) | 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法 | |
| IL274237A (en) | Method for controlling the amount of radiation with a predetermined wavelength for ingestion by a structure spread on a semiconductor | |
| CN106920847A (zh) | 一种顶栅石墨烯场效应晶体管及其制备方法 | |
| US20150372096A1 (en) | High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications | |
| Mikulics et al. | Local increase in compressive strain (GaN) in gate recessed AlGaN/GaN MISHFET structures induced by an amorphous AlN dielectric layer | |
| CN110854062B (zh) | 氧化镓半导体结构、mosfet器件及制备方法 | |
| CN111668304A (zh) | 一种高线性mis-hemt器件及其制备方法 | |
| CN111668305A (zh) | 一种高线性mis-hemt器件及其制备方法 | |
| JP2007329154A (ja) | 窒化物半導体装置の製造方法 | |
| Perozek et al. | Small-Signal, High Frequency Performance of Vertical GaN FinFETs with f max= 5.9 GHz | |
| KR102537632B1 (ko) | 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법 | |
| US20230094094A1 (en) | Gallium nitride device having a combination of surface passivation layers | |
| TWI641138B (zh) | 半導體功率元件單元及其製造方法 | |
| US7183151B2 (en) | Method for fabricating field effect transistor | |
| KR100249846B1 (ko) | 열방출용 화합물반도체 에피택셜 기판 | |
| Hirose | Effects of surface oxide on SiGe/Si diode characteristics | |
| CN112466934A (zh) | n型AlN欧姆接触结构、AlN肖特基二极管及AlN场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |