CN106960794A - 鳍部的形成方法和鳍式场效应管的形成方法 - Google Patents
鳍部的形成方法和鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN106960794A CN106960794A CN201610016115.9A CN201610016115A CN106960794A CN 106960794 A CN106960794 A CN 106960794A CN 201610016115 A CN201610016115 A CN 201610016115A CN 106960794 A CN106960794 A CN 106960794A
- Authority
- CN
- China
- Prior art keywords
- fin
- groove
- hard mask
- forming method
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000005669 field effect Effects 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000012856 packing Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000004528 spin coating Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 238000011049 filling Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 16
- 230000008569 process Effects 0.000 abstract description 13
- 238000012545 processing Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RBFRSIRIVOFKDR-UHFFFAOYSA-N [C].[N].[O] Chemical compound [C].[N].[O] RBFRSIRIVOFKDR-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种鳍部的形成方法和鳍式场效应管的形成方法。其中，所述鳍部的形成方法包括：在半导体衬底的第一区的表面和第二区的表面形成硬掩膜层；形成位于硬掩膜层中的开口；沿开口刻蚀半导体衬底，直至形成第一沟槽，相邻第一沟槽之间的剩余半导体衬底成为第一鳍部；在第一沟槽和开口内填充满填平材料；在第一区的填充材料上形成光刻胶层；刻蚀位于第二区的填充材料、硬掩膜层和第一鳍部，直至去除位于第二区的第一鳍部，并使第二区中的第一沟槽成为第一凹槽；以第一鳍部和硬掩膜层为掩模，并沿第一沟槽和第一凹槽继续刻蚀半导体衬底。所述形成方法消除了稀疏鳍负载效应，节省了工艺步骤，简化了工艺过程，提高了工艺效率。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍部的形成方法和鳍式场效应管的形成方法。
背景技术
随着超大型集成电路尺寸的微缩化持续发展，电路元件的尺寸越来越小且操作的速度越来越快，如何改善电路元件的驱动电流日益重要。当器件的特征尺寸进一步下降时，常规的MOS场效应晶体管的结构已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。鳍式场效应晶体管(FinField-effect transistor，简称FinFET)是一种常见的多栅器件，鳍式场效晶体管可以根据需要调节器件的阈值电压，进一步降低静态能耗(staticpower consumption)。
请参考图1，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图，其包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部13，鳍部13一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部13的侧壁的一部分；栅极结构12，横跨在所述鳍部13上，覆盖所述鳍部13的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于FinFET，鳍部13的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
然而，现有鳍部的形成方法会导致部分鳍部的形状出现异常，现有鳍部的形成方法需要改进。
发明内容
本发明解决的问题是提供一种鳍部的形成方法和鳍式场效应管的形成方法，从而简化工艺步骤，并且提高鳍部和鳍式场效应管的可靠性能。
为解决上述问题，本发明提供一种鳍部的形成方法，所述鳍部的形成方法包括：
提供半导体衬底，所述半导体衬底包括第一区和第二区；
在所述第一区的表面和所述第二区的表面形成硬掩膜层；
刻蚀所述硬掩膜层，直至形成位于所述硬掩膜层中的开口；
沿所述开口刻蚀所述半导体衬底，直至形成第一沟槽，相邻所述第一沟槽之间的剩余所述半导体衬底成为第一鳍部；
在所述第一沟槽和所述开口内填充满填平材料，所述填平材料覆盖所述硬掩膜层；
在所述第一区的所述填充材料上形成光刻胶层；
以所述光刻胶层为掩模，刻蚀位于所述第二区的所述填充材料、位于所述第二区的所述硬掩膜层和位于所述第二区的所述第一鳍部，直至去除位于所述第二区的所述第一鳍部，并使所述第二区中的第一沟槽成为第一凹槽；
去除剩余所述光刻胶层和所述填平材料，直至重新暴露位于所述第一区上的所述第一沟槽和所述硬掩膜层；
以所述第一鳍部和所述硬掩膜层为掩模，并沿所述第一沟槽和所述第一凹槽继续刻蚀所述半导体衬底，直至形成位于所述第一区的第二沟槽和位于所述第二区的第二凹槽，相邻所述第二沟槽之间的剩余半导体衬底成为第二鳍部。
可选的，所述形成方法还包括：
在去除剩余所述光刻胶层和所述填平材料后，在位于所述第一区上的所述第一鳍部和所述硬掩膜层两侧形成侧墙；
在以所述第一鳍部和所述硬掩膜层为掩模时，同时以所述侧墙为掩模；
在形成位于所述第一区的所述第二沟槽和位于所述第二区的所述第二凹槽后，去除所述侧墙。
可选的，所述硬掩膜层的厚度为10nm～100nm，所述开口的宽度为20nm～50nm，相邻所述开口之间的距离为10nm～50nm。
可选的，所述第一鳍部的顶部宽度为10nm～50nm，所述第一鳍部的高度为10nm～50nm。
可选的，所述填平材料为旋涂碳，采用灰化工艺去除剩余所述光刻胶层和所述填平材料。
可选的，所述形成方法还包括：在形成所述光刻胶层前，在位于所述第一区上的所述填平材料和所述硬掩膜层上形成旋涂硅层；所述光刻胶层形成在所述旋涂硅层上。
可选的，沿所述开口刻蚀所述半导体衬底时，采用的刻蚀气体包括CF4和Cl2，CF4的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm；沿所述开口刻蚀所述半导体衬底时，采用的功率为100w～1000w，采用的压强为2mTorr～50mTorr。
可选的，所述侧墙的材料为氮化硅和氧化硅的至少其中之一，采用磷酸或者氟氢酸去除所述侧墙，所述侧墙的厚度为2nm～10nm。
可选的，沿所述第一沟槽和所述第一凹槽继续刻蚀所述半导体衬底时采用的刻蚀气体包括Cl2和NF3，Cl2的流量为50sccm～500sccm，NF3的流量为5sccm～50sccm。
为解决上述问题，本发明还提供了另一种鳍式场效应管的形成方法，采用如上所述的鳍部的形成方法形成鳍部。
为解决上述问题，本发明还提供了一种鳍式场效应管的形成方法，采用如上所述的鳍部的形成方法形成鳍部。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，先在半导体衬底的第一区的表面和第二区的表面形成硬掩膜层，并刻蚀硬掩膜层，直至形成位于硬掩膜层中的开口，再沿开口刻蚀半导体衬底，直至形成第一沟槽，在此之后，沿第一沟槽刻蚀半导体衬底形成第二沟槽，因此，减小了沟槽的总体深宽比，从而降低工艺难度。
同时，相邻第一沟槽之间的剩余半导体衬底成为第一鳍部，在第一沟槽和开口内填充满填平材料，填平材料覆盖硬掩膜层；在第一区的填充材料上形成光刻胶层；以光刻胶层为掩模，刻蚀位于第二区的填充材料、位于第二区的硬掩膜层和位于第二区的第一鳍部，直至去除位于第二区的第一鳍部，并使第二区中的第一沟槽成为第一凹槽。然后，去除剩余光刻胶层和填平材料，直至重新暴露位于第一区上的第一沟槽和硬掩膜层，之后，以第一鳍部和硬掩膜层为掩模，并沿第一沟槽和第一凹槽继续刻蚀半导体衬底，直至形成位于第一区的第二沟槽和位于第二区的第二凹槽，相邻第二沟槽之间的剩余半导体衬底成为第二鳍部。
由于先去除位于第二区的第一鳍部，第一鳍部的高度较小，因此，此时形成的第一凹槽的底部粗糙度较小，在去除第一鳍部后能够形成底部平坦的第一凹槽，而后续继续沿第一凹槽刻蚀半导体衬底时，形成的第二凹槽底部也保持平坦。
同时，由于先形成第一凹槽，再形成第二凹槽，因此，第二鳍部的上部分(即上部分即第一鳍部部分)的倾角能够保持在较理想的范围内，从而保证无论是哪个鳍部所对应的晶体管，性能都保持一致，消除稀疏鳍负载效应。形成方法既能够消除稀疏鳍负载效应，又能够防止后续测试过程中出现不良，并且节省工艺步骤，简化工艺过程，提高所形成半导体结构的可靠性。
进一步，硬掩膜层的厚度为10nm～100nm。硬掩膜层的厚度与后续所形成的鳍部的高度相关。为使得后续形成的鳍部的度，从而能够保证最终的鳍式场效应管的沟道区保持有足够的截面面积。
附图说明
图1是现有一种鳍式场效应晶体管的立体结构示意图；
图2至图4是现有一种鳍部的形成方法各步骤对应剖面结构示意图；
图5至图8是现有另一种鳍部的形成方法各步骤对应剖面结构示意图；
图9至图17是本发明实施例所提供的鳍部的形成方法各步骤对应剖面结构示意图。
具体实施方式
现有一种鳍部的形成方法如图2至图4所示，首先，提供半导体衬底100，半导体衬底100包括第一区和第二区，图2至图4显示的点划线左侧半导体衬底100区域对应为所述第一区，点划线右侧半导体衬底100区域对应为所述第二区。其中所述第一区对应为图形密集区，所述第二区对应为图形稀疏区。
请参考图2，在半导体衬底100上的第一区的表面和第二区的表面形成硬掩膜层101，并刻蚀硬掩膜层101，直至形成位于硬掩膜层101中的开口(未标注)。
请参考图3，在图2所示中，在硬掩膜层101上和开口中形成旋涂碳层103(Spin on Carbon，SOC)。然后，在位于所述第一区上的旋涂碳层103表面形成旋涂硅(玻璃)层105(Spin on Glass，SOG)。之后，在旋涂硅层105上形成光刻胶层107。并以光刻胶层107和旋涂硅层105为掩膜，刻蚀位于所述第二区上的旋涂碳层103和硬掩膜层101，直至去除位于所述第二区上的旋涂碳层103和硬掩膜层101。
请参考图4，在去除图3所示的剩余光刻胶层107、旋涂硅层105和旋涂碳层103之后，以剩余的硬掩膜层101(剩余的硬掩膜层101位于所述第一区上)为掩模，刻蚀半导体衬底100，直至形成沟槽(未标注)，相邻所述沟槽之间的剩余半导体衬底100成为鳍部。其中，位于所述第一区中，与所述第二区最接近的鳍部为鳍部120，其它位于所述第一区中的鳍部为鳍部110。
采用上述方法形成的鳍部120与鳍部110的轮廓存在较大差别。这是因为，所述第二区的表面完全没有任何硬掩膜层101，因此，在刻蚀形成所述沟槽的过程中，鳍部120右侧的沟槽深度会大于左侧的深度，造成鳍部120右侧的高度大于左侧的高度。而这种轮廓的鳍部120会进一步导致后续相应的鳍效应场效晶体管出现性能偏差，这种不同区域的鳍效应场效晶体管出现不同性能的现象也称为稀疏鳍(硅)负载效应(isolate Fin loading effect)，这种效应对于半导体结构而言是不利的。
现有另一种鳍部的形成方法如图5至图8所示，首先，提供半导体衬底，半导体衬底包括第一区和第二区，图5至图8显示的点划线左侧半导体衬底区域对应为所述第一区，点划线右侧半导体衬底区域对应为所述第二区。其中所述第一区对应为图形密集区，所述第二区对应为图形稀疏区。
请参考图5，在半导体衬底上的第一区的表面和第二区的表面形成硬掩膜层，并刻蚀硬掩膜层，直至形成位于硬掩膜层中的开口(未标注)。
请参考图6，沿所述开口刻蚀所述半导体衬底，直至形成沟槽(未标注)，相邻所述沟槽之间的剩余半导体衬底成为鳍部。其中，位于所述第一区中，与所述第二区最接近的鳍部为鳍部220，其它位于所述第一区中的鳍部为鳍部210。位于所述第二区中的鳍部均为鳍部230。
请参考图7，在所述沟槽和所述开口内填充满旋涂碳层203，并在位于所述第一区上的旋涂碳层203和硬掩膜层上形成旋涂硅层205和光刻胶层207。
请参考图8，以旋涂硅层205和光刻胶层207和为掩模，刻蚀位于所述第二区的旋涂碳层203、硬掩膜层和第一鳍部230，直至去除位于所述第二区的鳍部230。此时，被刻蚀的区域形成凹槽209，并且凹槽209的底部凹凸不平。
图5至图8所示的现有方法中，工艺过程复杂，在用旋涂碳层203填充沟槽后，后续填充在沟槽内的旋涂碳层203较难被去除干净，并且，凹槽209的底部凹凸不平，后续在采用光学检测等检测方法进行缺陷检测时，经常检出不良(no good，NG)，影响后续工艺的进行。
为此，本发明提供一种新的鳍部的形成方法，所述形成方法中，先形成第一沟槽，再沿第一沟槽刻蚀半导体衬底形成第二沟槽，因此，减小了沟槽的总体深宽比，从而降低工艺难度。同时，由于先去除位于所述第二区的第一鳍部，第一鳍部的高度较小，因此，此时形成的第一凹槽的底部粗糙度较小，在去除第一鳍部后能够形成底部平坦的第一凹槽，而后续继续沿第一凹槽刻蚀半导体衬底时，形成的第二凹槽底部也保持平坦。同时，由于先形成第一凹槽，再形成第二凹槽，因此，第二鳍部的上部分(即上部分即第一鳍部部分)的倾角能够保持在较理想的范围内，从而保证无论是哪个鳍部所对应的晶体管，性能都保持一致，消除稀疏鳍负载效应。所述形成方法既能够消除稀疏鳍负载效应，又能够防止后续测试过程中出现不良，并且节省工艺步骤，简化工艺过程，提高所形成半导体结构的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种第一鳍部的形成方法，请结合参考图9至图17。
请参考图9，提供半导体衬底300，半导体衬底300包括第一区(未标注)和第二区(未标注)。图9至图17显示的点划线左侧半导体衬底300区域对应为所述第一区，点划线右侧半导体衬底300区域对应为所述第二区。
本实施例中，半导体衬底300的材料可以为单晶硅(Si)。其它实施例中，半导体衬底300的材料可以为单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)。其它实施例中，半导体衬底300也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)，或者还可以为其它的半导体材料，例如砷化镓等Ⅲ-Ⅴ族化合物半导体材料。
本实施例中，所述区可以对应为图形密集区，所述第二区可以对应为图形稀疏区。图形密集区即鳍部排布密集的区域，亦即晶体管排布密集的区域。图形稀疏区即鳍部排布稀疏的区域，亦即晶体管排布稀疏的区域。在半导体结构制作过程中，通常希望制作在图形密集区的晶体管和制作在图形稀疏区的晶体管性能相同，从而保证它们能够在大致相同的运行条件(例如相同的工作电压条件)下正常运行，并防止各种测试不良的情况出现。
请继续参考图9，在所述第一区的表面和所述第二区的表面形成硬掩膜层301。
本实施例中，硬掩膜层301的材料可以为氮化硅(SiN)。硬掩膜层301作为后续刻蚀半导体衬底300时的掩膜。其它实施例中，硬掩膜层301的材料也可以为氮氧化硅(SiON)、碳氧化硅(SiOC)、无定形碳(a-C)、碳氮氧化硅(SiOCN)或者它们的叠层。
本实施例中，硬掩膜层301的厚度可以为10nm～100nm。硬掩膜层301的厚度与后续所形成的第一鳍部的高度相关。为使得后续形成的第一鳍部的高度在合适范围，从而能够保证最终的鳍式场效应管的沟道区保持有足够的截面面积，本实施例设置硬掩膜层301的厚度为10nm～100nm。
请继续参考图9，刻蚀硬掩膜层301，直至形成位于硬掩膜层301中的开口303。
需要说明的是，硬掩膜层301主要是制作在所述第一区的表面上，制作在第二区的表面上的硬掩膜层301目的仅是为了保证后续位于所述第一区最边缘的第一鳍部与位于所述第一区其它位置的第一鳍部具有相同的形成环境。因此，位于所述第二区的表面的硬掩膜层301的宽度可以根据需要设定，也就是说，位于所述第二区上的开口303个数可以根据需要设定，例如位于所述第二区上的开口303个数可以为两个或者三个等。而位于第一区上的开口303个数则根据所要形成的第一鳍部而定，通常数目较大。
本实施例中，开口303的形成方法可以为：在硬掩膜层301上形成图形化的光刻胶层(未示出)；以所述图形化的光刻胶层为掩模，刻蚀硬掩膜层301，从而在硬掩膜层301中形成暴露相应半导体衬底300表面(包括部分所述第一区的表面和部分所述第二区的表面)的开口303。
需要说明的是，当晶体管的特征尺寸微缩到更小的技术节点后，单次光刻曝光已经不能满足制作密集阵列图形所需的分辨率，于是双重图形化工艺(double patterning)被广泛应用于制作更小技术节点的密集阵列图形。也就是说，其它实施例中，形成开口303的过程可以采用自对准双重图形化(Self AlignDouble Patterning)工艺，从而使得开口303的宽度更小，相邻开口303之间的距离更小，进而保证后续形成密集排布的第一鳍部。
本实施例中，开口303的宽度可以为20nm～50nm，相邻开口303之间的距离可以为10nm～50nm。通过上述尺寸的控制，保证后续形成的第一鳍部各尺寸满足设计需求。
请参考图10，沿开口303刻蚀半导体衬底300，直至形成第一沟槽305，相邻第一沟槽305之间的剩余半导体衬底300成为第一鳍部。其中，位于所述第一区上最边缘的第一鳍部(即第一区中与第二区相邻的第一鳍部)为第一鳍部320，位于所述第一区其它位置的第一鳍部为第一鳍部310，位于所述第二区的第一鳍部为第一鳍部330。
需要说明的是，所形成的第一沟槽305(请参考图10)与开口303(请参考图9)之间是相互连通的。
本实施例中，沿开口303刻蚀半导体衬底300时，可以采用等离子体刻蚀工艺刻蚀半导体衬底300。采用的刻蚀气体可以包括CF4和Cl2，CF4的流量可以为10sccm～500sccm，Cl2的流量可以为10sccm～500sccm。沿开口303刻蚀半导体衬底300时，采用的功率可以为100w～1000w，采用的压强可以为2mTorr～50mTorr。
本实施例中，各第一鳍部的顶部宽度可以为10nm～50nm，各第一鳍部的高度可以为10nm～50nm。各第一鳍部的顶部宽度与相邻开口303之间的距离相关，各第一鳍部的高度与硬掩膜层301的厚度相关，而第一沟槽305的顶部宽度与开口303的宽度相关。
请参考图11，在第一沟槽305和开口303内填充满填平材料307，填平材料307覆盖硬掩膜层301。
本实施例中，填平材料307为旋涂碳，采用灰化工艺去除剩余光刻胶层和填平材料307。旋涂硅层309的厚度范围可以为50nm～500nm，所述厚度指旋涂硅层309高出硬掩膜层301的厚度，不包括旋涂硅层309填平开口303的部分。
请继续参考图11，在位于第一区上的填平材料307和硬掩膜层301上形成旋涂硅层309。
本实施例中，旋涂硅层309的厚度范围可以为2nm～20nm。
请继续参考图11，在旋涂硅层309上形成光刻胶层311。
本实施例中，光刻胶层311可以经过图案化过程，从而保证仅位于所述第一区上的旋涂硅层309上。所述图案化过程包括曝光和显影等过程。光刻胶层311的厚度可以为10nm～100nm。
请参考图12，以图11所示光刻胶层311为掩模，刻蚀位于第二区的填充材料、位于第二区的硬掩膜层301和位于第二区的第一鳍部，直至去除位于第二区的第一鳍部，并使第二区中的第一沟槽305成为第一凹槽313。
需要说明的是，如果如图7和图8所示，直接形成一个完整的高度较大的鳍部(鳍部230)，然后，直接一次刻蚀去除此鳍部，而所形成的凹槽(凹槽209)底部表面仍然是凹凸不平的粗糙状态(图8中虚线框所示)。这种情况下，后续在隔离材料填充凹槽后，由于隔离材料通常可以透光，当用光学测试等测试方法进行检测时，就会检出各种缺陷和不良，影响后续工艺的进行。而本实施例先形成了高度较小的第一鳍部330，然后进行相应的刻蚀步骤，以去除位于第二区的第一鳍部330，并使第二区中的第一沟槽305成为第一凹槽313，此时，第一凹槽313的底部表面是平坦的，如图12所示。
本实施例中，在去除位于所述第二区的第一鳍部330时，相应的，光刻胶层311也基本被消耗，通常仅有一些有机物杂质的残留。
请参考图13，去除剩余光刻胶层311和填平材料307，直至重新暴露位于第一区上的第一沟槽305和硬掩膜层301。
本实施例中，采用灰化处理去除剩余光刻胶层311和填平材料307，光刻胶层311为有机材料，因此，采用灰化处理能够将残留的光刻胶层311杂质去除干净。同时，填平材料307为旋涂碳材料，因此，在灰化处理过程中，也能够被去除干净。通过灰化处理，本实施例能够保证所要形成的半导体器件结构免受残留光刻胶层311和填平材料307的污染。
请参考图14，在去除剩余光刻胶层311和填平材料307后，在位于第一区上的第一鳍部和硬掩膜层301两侧形成侧墙315。
本实施例中，侧墙315的材料可以为氮化硅和氧化硅的至少其中之一，侧墙315的厚度可以为2nm～10nm。
请参考图15，以侧墙315、第一鳍部和硬掩膜层301为掩模，并沿第一沟槽305和第一凹槽313继续刻蚀半导体衬底300，直至形成位于第一区的第二沟槽317和位于第二区的第二凹槽319，相邻第二沟槽317之间的剩余半导体衬底300成为第二鳍部。具体的，沿第一沟槽305刻蚀半导体衬底300形成第二沟槽317，沿第一凹槽313刻蚀半导体衬底300形成第二凹槽319。相邻第二沟槽317之间形成第二鳍部340，并且第一鳍部310成为第二鳍部340的顶部部分。第二沟槽317和第二凹槽319之间形成第二鳍部350，并且第一鳍部320成为第二鳍部350的顶部部分。
本实施例中，第二鳍部340和第二鳍部350的高度可以为
需要说明的是，由于本实施例中，位于所述第一区中的第一鳍部310和第一鳍部320的形成环境和条件完全相同，并且刻蚀形成第二凹槽319的过程中，也未影响到第一鳍部310和第一鳍部320，因此，第一鳍部310和第一鳍部320的结构和性质完全相同，因此当利用第一鳍部310和第一鳍部320进一步形成第二鳍部340和第二鳍部350时，第二鳍部340和第二鳍部350中主要作为沟道区部分的结构和性质完全相同，因此后续形成的相应晶体管的结构和性能也相同，因此，本实施例所提供的方法能够消除前述稀疏鳍负载效应。
需要说明的是，所形成的第二沟槽317(请参考图15)与第一沟槽305(请参考图14)之间是相互连通的，而前面提到第一沟槽305与开口303之间是相互连通的。
本实施例中，沿第一沟槽305和第一凹槽313继续刻蚀半导体衬底300时采用的刻蚀气体包括Cl2和NF3，Cl2的流量为50sccm～500sccm，NF3的流量为5sccm～50sccm。
请参考图16，去除侧墙315。
本实施例中，可以采用磷酸或者氟氢酸(例如稀氟氢酸，DHF)去除侧墙315。
请参考图17，在图16所示的第二沟槽317和第二凹槽319中填充满隔离材料，再回刻蚀所述隔离材料，直至在第二沟槽317中形成隔离结构321，在第二凹槽319形成隔离结构323。
需要说明的是，在开始填充所述隔离材料时，所述隔离材料可以完全覆盖各个第二鳍部的侧面。但是，在上述回刻蚀后，第二鳍部340顶部部分(即前述过程形成的第一鳍部310)的侧面重新暴露，而第二鳍部340其它部分的侧面被隔离结构321覆盖。第二鳍部350顶部部分(即前述过程形成的第一鳍部320)的侧面重新暴露，而第二鳍部340其它部分的侧面被隔离结构321覆盖。并且，对于第二鳍部340而言，属于第一鳍部310的部分才是有效鳍部，而其它部分由于未参与形成相应的沟道区，因此并不是有效鳍部。同样的，对于第二鳍部350而言，属于第一鳍部320的部分才是有效鳍部，而其它部分由于未参与形成相应的沟道区，因此并不是有效鳍部。
需要说明的是，本实施例后续可以去除各第二鳍部上方的硬掩膜层301。
本实施例所提供的第一鳍部的形成方法中，由于先形成第一沟槽305，再沿第一沟槽305刻蚀半导体衬底300形成第二沟槽317，因此，减小了沟槽的总体深宽比，从而降低工艺难度。同时，由于先去除位于所述第二区的第一鳍部330，第一鳍部330的高度较小，因此，此时形成的第一凹槽313的底部粗糙度较小，在去除第一鳍部330后能够形成底部平坦的第一凹槽313，而后续继续沿第一凹槽313刻蚀半导体衬底300时，形成的第二凹槽319底部也保持平坦。同时，由于先形成第一凹槽313，再形成第二凹槽319，因此，第二鳍部350的上部分(即上部分即第一鳍部330部分)的倾角能够保持在较理想的范围内，从而保证无论是哪个鳍部所对应的晶体管，性能都保持一致，消除稀疏鳍负载效应。
本发明另一实施例还提供了一种鳍式场效应管的形成方法，所述鳍式场效应管的形成方法采用前述实施例所提供的鳍部的形成方法形成鳍部。具体的，所述鳍式场效应管的形成方法包括：提供半导体衬底300，半导体衬底300包括第一区和第二区；在第一区的表面和第二区的表面形成硬掩膜层301；刻蚀硬掩膜层301，直至形成位于硬掩膜层301中的开口303；沿开口303刻蚀半导体衬底300，直至形成第一沟槽305，相邻第一沟槽305之间的剩余半导体衬底300成为第一鳍部；在第一沟槽305和开口303内填充满填平材料307，填平材料307覆盖硬掩膜层301；在第一区的填充材料上形成光刻胶层311；以光刻胶层311为掩模，刻蚀位于第二区的填充材料、位于第二区的硬掩膜层301和位于第二区的第一鳍部，直至去除位于第二区的第一鳍部，并使第二区中的第一沟槽305成为第一凹槽313；去除剩余光刻胶层311和填平材料307，直至重新暴露位于第一区上的第一沟槽305和硬掩膜层301；以第一鳍部和硬掩膜层301为掩模，并沿第一沟槽305和第一凹槽313继续刻蚀半导体衬底300，直至形成位于第一区的第二沟槽317和位于第二区的第二凹槽319，相邻第二沟槽317之间的剩余半导体衬底300成为第二鳍部。更多详细内容，可参考前述实施例。
本实施例所提供的鳍式场效应管的形成方法中，由于采用了前述实施例所提供的鳍部的形成方法形成鳍部，因此，既能够消除稀疏鳍负载效应，又能够防止后续测试过程中出现不良，并且节省工艺步骤，简化工艺过程，提高鳍式场效应管的可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种鳍部的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区和第二区；
在所述第一区的表面和所述第二区的表面形成硬掩膜层；
刻蚀所述硬掩膜层，直至形成位于所述硬掩膜层中的开口；
沿所述开口刻蚀所述半导体衬底，直至形成第一沟槽，相邻所述第一沟槽之间的剩余所述半导体衬底成为第一鳍部；
在所述第一沟槽和所述开口内填充满填平材料，所述填平材料覆盖所述硬掩膜层；
在所述第一区的所述填充材料上形成光刻胶层；
以所述光刻胶层为掩模，刻蚀位于所述第二区的所述填充材料、位于所述第二区的所述硬掩膜层和位于所述第二区的所述第一鳍部，直至去除位于所述第二区的所述第一鳍部，并使所述第二区中的第一沟槽成为第一凹槽；去除剩余所述光刻胶层和所述填平材料，直至重新暴露位于所述第一区上的所述第一沟槽和所述硬掩膜层；
以所述第一鳍部和所述硬掩膜层为掩模，并沿所述第一沟槽和所述第一凹槽继续刻蚀所述半导体衬底，直至形成位于所述第一区的第二沟槽和位于所述第二区的第二凹槽，相邻所述第二沟槽之间的剩余半导体衬底成为第二鳍部。
2.如权利要求1所述的鳍部的形成方法，其特征在于，还包括：
在去除剩余所述光刻胶层和所述填平材料后，在位于所述第一区上的所述第一鳍部和所述硬掩膜层两侧形成侧墙；
在以所述第一鳍部和所述硬掩膜层为掩模时，同时以所述侧墙为掩模；
在形成位于所述第一区的所述第二沟槽和位于所述第二区的所述第二凹槽后，去除所述侧墙。
3.如权利要求1所述的鳍部的形成方法，其特征在于，所述硬掩膜层的厚度为10nm～100nm，所述开口的宽度为20nm～50nm，相邻所述开口之间的距离为10nm～50nm。
4.如权利要求1所述的鳍部的形成方法，其特征在于，所述第一鳍部的顶部宽度为10nm～50nm，所述第一鳍部的高度为10nm～50nm。
5.如权利要求1所述的鳍部的形成方法，其特征在于，所述填平材料为旋涂碳，采用灰化工艺去除剩余所述光刻胶层和所述填平材料。
6.如权利要求1所述的鳍部的形成方法，其特征在于，还包括：在形成所述光刻胶层前，在位于所述第一区上的所述填平材料和所述硬掩膜层上形成旋涂硅层；所述光刻胶层形成在所述旋涂硅层上。
7.如权利要求1所述的鳍部的形成方法，其特征在于，沿所述开口刻蚀所述半导体衬底时，采用的刻蚀气体包括CF4和Cl2，CF4的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm；沿所述开口刻蚀所述半导体衬底时，采用的功率为100w～1000w，采用的压强为2mTorr～50mTorr。
8.如权利要求2所述的鳍部的形成方法，其特征在于，所述侧墙的材料为氮化硅和氧化硅的至少其中之一，采用磷酸或者氟氢酸去除所述侧墙，所述侧墙的厚度为2nm～10nm。
9.如权利要求1所述的鳍部的形成方法，其特征在于，沿所述第一沟槽和所述第一凹槽继续刻蚀所述半导体衬底时采用的刻蚀气体包括Cl2和NF3，Cl2的流量为50sccm～500sccm，NF3的流量为5sccm～50sccm。
10.一种鳍式场效应管的形成方法，其特征在于，采用如权利要求1至9任意一项所述的鳍部的形成方法形成鳍部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610016115.9A CN106960794B (zh) | 2016-01-11 | 2016-01-11 | 鳍部的形成方法和鳍式场效应管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610016115.9A CN106960794B (zh) | 2016-01-11 | 2016-01-11 | 鳍部的形成方法和鳍式场效应管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106960794A true CN106960794A (zh) | 2017-07-18 |
| CN106960794B CN106960794B (zh) | 2019-11-05 |
Family
ID=59480619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610016115.9A Active CN106960794B (zh) | 2016-01-11 | 2016-01-11 | 鳍部的形成方法和鳍式场效应管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106960794B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875186A (zh) * | 2018-08-31 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111725137A (zh) * | 2019-03-20 | 2020-09-29 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| WO2024041186A1 (zh) * | 2022-08-22 | 2024-02-29 | 华为技术有限公司 | 半导体结构及其制备方法、电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578988A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 |
| US20150017774A1 (en) * | 2013-07-10 | 2015-01-15 | Globalfoundries Inc. | Method of forming fins with recess shapes |
| US20150014790A1 (en) * | 2013-02-18 | 2015-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin Deformation Modulation |
| US20150270264A1 (en) * | 2014-03-24 | 2015-09-24 | International Business Machines Corporation | Shallow trench isolation for end fin variation control |
-
2016
- 2016-01-11 CN CN201610016115.9A patent/CN106960794B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578988A (zh) * | 2012-07-20 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 |
| US20150014790A1 (en) * | 2013-02-18 | 2015-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin Deformation Modulation |
| US20150017774A1 (en) * | 2013-07-10 | 2015-01-15 | Globalfoundries Inc. | Method of forming fins with recess shapes |
| US20150270264A1 (en) * | 2014-03-24 | 2015-09-24 | International Business Machines Corporation | Shallow trench isolation for end fin variation control |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875186A (zh) * | 2018-08-31 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110875186B (zh) * | 2018-08-31 | 2023-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111725137A (zh) * | 2019-03-20 | 2020-09-29 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| WO2024041186A1 (zh) * | 2022-08-22 | 2024-02-29 | 华为技术有限公司 | 半导体结构及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106960794B (zh) | 2019-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355642B2 (en) | Method for manufacturing semiconductor structure | |
| TWI416634B (zh) | 形成積體電路結構的方法 | |
| US9397004B2 (en) | Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings | |
| US6888199B2 (en) | High-density split-gate FinFET | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| CN104347371B (zh) | 半导体结构的形成方法 | |
| US20180226403A1 (en) | Insulating layer next to fin structure and method of removing fin structure | |
| CN106960793A (zh) | 鳍部的形成方法和鳍式场效应管的形成方法 | |
| WO2023087808A1 (zh) | 半导体器件及其制造方法 | |
| CN106960794B (zh) | 鳍部的形成方法和鳍式场效应管的形成方法 | |
| CN104956468A (zh) | 形成金属接触窗口的方法 | |
| TW202137572A (zh) | 積體晶片 | |
| TWI546859B (zh) | 半導體裝置之圖案化結構及其製作方法 | |
| JP2005340782A (ja) | 半導体装置およびその製造方法 | |
| US6979651B1 (en) | Method for forming alignment features and back-side contacts with fewer lithography and etch steps | |
| US11145760B2 (en) | Structure having improved fin critical dimension control | |
| TWI518792B (zh) | 半導體製程 | |
| US20140252436A1 (en) | Semiconductor device | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| WO2022237080A1 (zh) | 半导体器件及其制作方法 | |
| CN111463276B (zh) | 半导体结构及其形成方法 | |
| KR100495664B1 (ko) | 핀 구조 전계 트랜지스터 형성 방법 | |
| JP2002118253A (ja) | 半導体装置およびその製造方法 | |
| CN113497034A (zh) | 半导体结构及其形成方法 | |
| CN113497111A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |