CN106959536A - 显示面板、制作显示面板的方法及显示装置 - Google Patents

显示面板、制作显示面板的方法及显示装置 Download PDF

Info

Publication number
CN106959536A
CN106959536A CN201710207613.6A CN201710207613A CN106959536A CN 106959536 A CN106959536 A CN 106959536A CN 201710207613 A CN201710207613 A CN 201710207613A CN 106959536 A CN106959536 A CN 106959536A
Authority
CN
China
Prior art keywords
conductor layer
layer
insulating barrier
electrode
metal conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710207613.6A
Other languages
English (en)
Inventor
金慧俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201710207613.6A priority Critical patent/CN106959536A/zh
Publication of CN106959536A publication Critical patent/CN106959536A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本申请公开了一种显示面板，包括：衬底基板；覆盖衬底基板的公共电极；薄膜晶体管阵列，述薄膜晶体管阵列中的每一个薄膜晶体管包括栅极、半导体层、源极和漏极，其中，栅极形成于第一金属导体层，第一金属导体层通过第一绝缘层与公共电极分隔开；栅绝缘层；第二金属导体层；像素电极，其中，像素电极由第二透明导体层形成；像素电极与第二金属导体层之间还设置有第二绝缘层，第二绝缘层覆盖源极、漏极、半导体层以及栅绝缘层，第二绝缘层上开设有多个连接像素电极和漏极的接触孔。通过将公共电极设置于第一金属导体层与衬底基板之间，消除了公共电极的刻缝，减少显示面板上的过孔数量，提高显示面板的开口率，提高显示面板的显示效果。

Description

显示面板、制作显示面板的方法及显示装置
技术领域
本发明一般涉及显示技术领域，尤其涉及一种显示面板、制作显示面板的方法及显示装置。
背景技术
随着显示技术的提升，显示面板技术也向着多元化方向发展。高分辨率的显示面板越来越得到用户的喜爱。现有的显示面板通常包括有机发光电致显示面板以及液晶显示面板。
现有的液晶显示技术中，通常在液晶显示面板内部设置像素电极与公共电极，两电极之间具有正对面积来形成电场以控制液晶分子的旋转。在进行液晶显示面板的制作时，通常将公共电极与栅线同层设置或者将公共电极设置于漏极上方远离保护基板的一侧。若将公共电极与栅线同层设置，则公共电极上需形成刻缝来设置栅线。这样一来，刻缝后形成的多个公共电极接收到同一信号的时间可能不相同，导致各公共电极的电位不同；同时，由于刻缝的存在，在显示面板进行画面显示时，容易导致刻缝可见等情况，从而影响画面的显示效果。若将公共电极设置于漏极上方远离衬底基板的一侧，则需要将像素电极设置于漏极导体层靠近衬底基板的一侧，而与公共电极相连接的信号线通常与栅极同层设置，这样一来，显示面板上除了需要设置接触孔将像素电极与漏极相连接外，还需要设置将公共电极与信号线相连接的接触孔，增加了显示面板上接触孔的个数，降低了显示面板的开口率，从而影响显示效果。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种显示面板，以期解决现有技术中存在的技术问题。
第一方面，本申请实施例提供了一种显示面板，包括：衬底基板；覆盖衬底基板的公共电极，其中，公共电极由第一透明导体层形成；薄膜晶体管阵列，薄膜晶体管阵列中的每一个薄膜晶体管包括栅极、半导体层、源极和漏极，其中，栅极形成于第一金属导体层，第一金属导体层通过第一绝缘层与公共电极分隔开，第一金属导体层位于第一绝缘层远离衬底基板的一侧，源极、漏极形成于第二金属导体层，半导体层包括导电沟道；
栅绝缘层，栅绝缘层位于第一金属导体层和所述第二金属导体层之间，栅极绝缘层覆盖栅极以及第一绝缘层；
像素电极，其中，像素电极由第二透明导体层形成；
像素电极与第二金属导体层之间还设置有第二绝缘层，第二绝缘层覆盖源极、漏极、导电沟道以及至少部分栅绝缘层，第二绝缘层上开设有多个连接像素电极和漏极的接触孔。
第二方面，本申请实施例提供了一种制作显示面板的方法，该方法包括：在衬底基板上依次沉积第一透明导体层作为公共电极、沉积第一绝缘层以及第一金属导体层，刻蚀第一金属导体层形成栅极；在栅极上依次沉积栅绝缘层、半导体层、以及第二金属导体层，刻蚀第二金属导体层形成源极、漏极，刻蚀半导体层形成导电沟道；在源极、漏极和导电沟道上沉积第二绝缘层，刻蚀第二绝缘层，并形成连接漏极和像素电极的接触孔；在第二绝缘层上沉积第二透明导体层，刻蚀第二透明导体层形成像素电极。
第三方面，本申请实施例提供了一种显示装置，该显示装置包括如上所述的显示面板。
按照本申请实施例提供的方案，通过把公共电极设置于衬底基板与第一绝缘层之间，同时将像素电极设置于第二绝缘层上，不需要设置将公共电极与信号线相连接的接触孔，减少了显示面板上接触孔的数量，提高显示面板的开口率的同时，降低不同公共电极接收信号的延迟，提高显示面板的显示效果。
此外，在一些实施例中，通过将像素电极设置于第二导体层之上或者第一导体层之上，可以减少像素电极与公共电极之间膜层的数量，降低像素电极与公共电极之间形成的电容之间电介质的厚度，增大像素电极与公共电极的电容量，从而提高显示面板的显示效果。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1a示出了本申请实施例提供的一种显示面板的示意性俯视图；
图1b示出了本申请实施例提供的如图1a所示的显示面板沿PP’的剖面结构示意图；
图2a示出了本申请提供的一个可选的实施例的显示面板的示意性俯视图；
图2b示出了本申请提供的一个可选的实施例如图2a所示的显示面板沿PP’的剖面结构示意图；
图3示出了本申请实施提供的又一个显示面板的剖面结构示意图；
图4示出了本申请实施例提供的再一个显示面板的剖面结构示意图；
图5示出了本申请实施例提供的用于制作如图1a所示的显示面板的流程图；
图5a、图5e、图5i、图5l示出了本申请实施例提供的与图5所示的流程图的各步骤相对应的显示面板的俯视图；
图5b-图5d、图5f-图5h、图5j-图5k、图5m-图5n示出了申请实施例提供的与图5所示的流程图的各步骤相对应的显示面板结构的剖视图；
图6示出了本申请实施例提供的用于制作如图3所示的显示面板的流程图；
图6a-图6g示出了本申请实施例提供的与图6所示的流程图相对应的显示面板结构的剖视图；
图7示出了申请实施例提供的用于制作如图4所示的显示面板的流程图；
图7a-图7d示出了本申请实施例提供的与图7所示的流程图相对应的显示面板结构的的剖视图；
图8示出了本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1a-1b，图1a示例性的示出了本申请实施例提供的显示面板的俯视图，图1b示例性的示出了本申请实施例提供的显示面板沿如图1a所示的PP’的剖视图。结合图1a和图1b，对本申请所示的实施例进行具体的阐述。
在如图1a、图1b所示的实施例中，显示面板100包括衬底基板10，该衬底基板10可以对显示面板100提供支撑以及保护。该衬底基板10的材质一般为具有光透性材料制作的基板，例如可以为玻璃基板、石英基板、塑料基板等。在衬底基板10上设置有公共电极11，其中，公共电极覆盖整个衬底基板10。该公共电极11由第一透明导体层形成，该第一透明导体层由透明的导电材料制作而成，透明导电材料可以为ITO(Indium Tin Oxides，铟锡金属氧化物)，也可以为其他透明导电材料。在本实施例中，为了提高第一透明导体层的导电率，第一透明导体层可以通过离子注入掺杂有杂质，同时还可以增加第一透明导体层的厚度，第一透明导体层的厚度可以大于500nm。
显示面板100还设置有薄膜晶体管阵列，薄膜晶体管阵列包括多个薄膜晶体管12，其中，薄膜晶体管12包括栅极121、半导体层、源极122以及漏极123，半导体层包括导电沟道18。在这里，形成源极122以及漏极123的第二金属导体层与导电沟道18相接触，并设置于导电沟道18远离衬底基板10的一侧。
在本实施例中，薄膜晶体管12中的栅极121与源极122、漏极123形成于不同的导体层。其中，栅极121形成于第一金属导体层，源极122和漏极123形成于第二金属导体层。上述第一金属导体层、以及第二金属导体层均可以由一种金属形成，也可以由多种金属组成的合成金属形成。一种金属例如可以为铝、锡、锌、铅等，合成金属例如可以为铅锡合金、铅锡银合金、铅铟银合金等。在显示面板100上还设置有第一绝缘层13，第一金属导体层通过第一绝缘层13与公共电极11分隔开来，同时，第一金属导体层位于第一绝缘层13远离衬底基板10的一侧。这样一来，公共电极11与薄膜晶体管的栅极121形成于不同的导体层，不需要在形成公共电极的导体层上刻缝来形成薄膜晶体管的栅极，避免了刻缝的显示可见以及刻缝形成的多个公共电极接收信号时的信号延迟。
在本实施中，显示面板100还包括栅绝缘层17，栅绝缘层17位于第一金属导体层以及第二金属导体层之间，栅绝缘层17覆盖栅极121以及至少部分第一绝缘层。
显示面板100还形成有像素电极14，像素电极14由第二透明导体层形成。第二透明导体层可以由与第一透明导体层相同的透明导电材料制作而成。在本实施例中，像素电极14经图案化形成，在形成像素电极14的第二透明导体层经蚀刻后形成有多个条状的开口。这样一来，像素电极14与设置于第一透明导体层的第一电极11之间可以形成水平电场，提高对液晶的控制能力，从而提高显示效果。在显示面板100上还形成有第二绝缘层15，第二绝缘层15设置于像素电极14与薄膜晶体管12之间。在第二绝缘层15上还开设有多个接触孔16，该接触孔16用于连接像素电极14与薄膜晶体管12的漏极123。
通过图1a和图1b可以看出，将像素电极14设置于第二绝缘层15远离衬底基板10的一侧，将公共电极11设置于衬底基板10与第一绝缘层13之间，可以仅通过一个接触孔16将像素电极14与薄膜晶体管12的漏极123连接，相比于采用将公共电极设置于第二绝缘层远离衬底基板的一侧、并在显示面上设置用于连接公共电极与设置于第一金属导体层的公共信号走线的接触孔的显示面板，显示面板100中接触孔的数目由2个变为1个，减少了接触孔的数目，提高了显示面板100的开口率，从而提升了显示面板的显示效果。
在本实施例的一些可选的实现方式中，显示面板100还包括扫描信号线19与数据信号线110，其中，扫描信号线19可以形成于第一金属导体层，即与栅极121同层设置。数据信号线110可以形成于第二金属导体层，即与漏极14同层设置。
在本实施例的一些可选的实现方式中，如图1b所示的剖视图，栅绝缘层17还覆盖公共电极，即位于两薄膜晶体管12之间的第一绝缘层13经刻蚀后暴露出公共电极11，栅绝缘层17覆盖暴露出的公共电极11。第二绝缘层15覆盖薄膜晶体管12的源极122以及漏极123，同时第二绝缘层15还覆盖导电沟道18以及栅绝缘层17。
在本实施例的一些可选的实现方式中，薄膜晶体管12的栅极121和第一绝缘层13可以通过一次光刻形成。在本发明的另一些可选的实现方式中，第一绝缘层可以整面覆盖公共电极11。
在本实施例的一些可选的实现方式中，形成像素电极14的第二透明导体层的图案可以为如图2a所示的俯视图。其中，位于第二透明导体层上的多个条状开口的延伸方式可以与数据信号线的延伸方向相同，也可以与扫描信号线的延伸方向相同。图1a所示的显示面板100的俯视图示出了上述条状开口与扫描信号线19的延伸方向相同的情况，图2a示出了上述条状开口与数据信号线110的延伸方向相同的情况。如图2a所示的显示面板100沿PP’的剖视图如图2b所示。
请继续参考图3，其示出了本申请实施例提供的显示面板的又一个剖视图。
在如图3所示的剖视图中，显示面板300同样包括衬底基板30、覆盖衬底基板30的公共电极31，公共电极31由第一透明导体层形成，多个薄膜晶体管形成的薄膜晶体管阵列，每个薄膜晶体管包括栅极321、源极322以及漏极323，栅极321通过第一绝缘层33与公共电极31分隔开，栅绝缘层37，导电沟道38，由第二透明导体层形成的像素电极以及将第二透明导体层与像素电极分隔开的第二绝缘层35，第二绝缘层35覆盖源极322、漏极322、导电沟道38以及栅绝缘层37，第二绝缘层35上开设有多个连接像素电极与薄膜晶体管32的漏极323的接触孔36。
与图2所示的剖视图不同的是，在本实施例所示的剖视图中，像素电极包括第一部分341以及第二部分342两部分，其中第一部分341形成于第二绝缘层35上远离衬底基板10的一侧。在本实施例中，第二绝缘层35与薄膜晶体管32不相交叠的部分被刻蚀掉，以暴露出栅绝缘层37，像素电极的第二部分342形成于栅绝缘层37远离衬底基板10的一侧，并且像素电极的第二部分342与栅绝缘层37相互接触，即像素电极的第二部分342形成于暴露出的栅绝缘层37远离衬底基板10的一侧。第一部分341与第二部分342通过第三透明电极343电连接。
在本实施例中，第一绝缘层33铺设于第一透明导体层31上。也即是说，第一绝缘层33将第一透明导体层31与栅绝缘层37分隔开来。第一金属导体层形成于栅绝缘层37与第一绝缘层33之间，导电沟道38形成于栅绝缘层37与第二金属导体层之间。
在本实施例的一些可选的实现方式中，第二绝缘层35以及接触孔36可以通过一次光刻形成。
本申请的实施例通过将像素电极的第二部分设置于栅绝缘层37上，减少像素电极与公共电极31之间的距离，从而增大像素电极与公共电极31之间的电容量，提升了像素电极与公共电极所形成的电场强度，提高显示面板的显示效果。
请继续参考图4，其示出了本申请提供的再一个显示面板的实施例的剖视图。
在本实施例中，显示面板400同样包括衬底基板40、覆盖衬底基板40的公共电极41，公共电极由第一透明导体层形成，多个薄膜晶体管形成的薄膜晶体管阵列，每个薄膜晶体管包括栅极421、源极422以及漏极423，栅极421通过第一绝缘层43与公共电极41分隔开，栅绝缘层47，导电沟道48，由第二透明导体层形成的像素电极以及将第二透明导体层与像素电极分隔开的第二绝缘层45，第二绝缘层45覆盖源极422、漏极422、导电沟道48以及栅绝缘层47，第二绝缘层45上开设有多个连接像素电极与薄膜晶体管的漏极423的接触孔46。
与图2所示的实施例不同的是，在本实施例所示的剖视图中，像素电极包括第一部分441以及第二部分442两部分，其中第一部分441形成于第二绝缘层45上远离衬底基板10的一侧。第一绝缘层43完全覆盖形成公共电极41的第一透明导体层，第二绝缘层45与薄膜晶体管42不相交叠的部分以及栅绝缘层47与薄膜晶体管42不相交叠的部分均被刻蚀掉，以暴露出第一绝缘层43，像素电极的第二部分442形成于第一绝缘层43远离衬底基板10的一侧且像素电极的第二部分442与第一绝缘层43相接触，即像素电极的第二部分442形成于暴露出的第一绝缘层43远离衬底基板10的一侧。第一部分441与第二部分442通过第三透明电极443电连接。
在本实施例一些可选的实现方式中，第二绝缘层45、栅绝缘层47以及接触孔46可以通过一次光刻形成。
本申请的实施例通过将形成像素电极的第二透明导体层部分设置于第一绝缘层41上，可以进一步减小像素电极与公共电极41之间的距离，从而进一步增大像素电极与公共电极41之间的电场强度。
请继续参考图5、图5a-图5n，其中，图5示出了本申请实施例提供的用于制作显示面板100的方法的流程图500，图5a、图5e、图5i、图5l示意性的示出了与图5所示的流程图的各步骤对应的显示面板的俯视图，图5b-图5d、图5f-图5h、图5j-图5k、图5m-图5n示意性的示出了与图5所示的流程图的各步骤相对应的显示面板的剖视图。其中，图5b-图5d示出了形成图5a所示的显示面板的过程；图5f-图5h示出了形成图5e所示的显示面板的过程；图5j-图5k示出了形成图5i所示的显示面板的过程；图5m-图5n示出了形成图5l所示的显示面板的过程。
步骤501，在衬底基板上依次沉积第一透明导体层作为公共电极、沉积第一绝缘层以及第一金属导体层，刻蚀第一金属导体层形成栅极。
在本实施例中，在衬底基板50上依次沉积第一透明导体层51、第一绝缘层53以及第一金属导体层5211，如图5b所示。接着对上述第一金属导体层5211进行刻蚀，形成薄膜晶体管52的栅极521，如图5d所示。在本实施例中，在刻蚀第一金属导体层5211时一起刻蚀第一绝缘层53中与栅极521不相交叠的部分，同时栅极521向第一绝缘层53的正投影被第一绝缘层53完全覆盖。图5a为完成步骤501后所形成的显示面板的俯视图。
在本实施例中，形成栅极521以及刻蚀第一绝缘层53可以通过如下步骤进行：
首先，在上述第一金属导体层5211上沉积第一光刻胶层512，如图5b所示。其中，涂有光刻胶的有机物或无机物经过光照射后性能改变，能够在显影液下被剥离，便于刻蚀。接着，利用第一掩膜版511通过光刻胶工艺刻蚀第一光刻胶层512。第一掩膜版511具有不透光区511a、半透光区511b以及全透光区511c，光线经过第一掩膜版511照射到第一光刻胶层512上，第一光刻胶层512分别在对应于第一掩膜版511的不透光区511a和半透光区511b形成具有第一厚度的第一光刻胶图案512a和具有第二厚度的第二光刻胶图案512b。其中，第一光刻胶图案512a覆盖第一金属导体层5211中待形成栅极512的区域，第二光刻胶图案512b覆盖第一金属导体层5211在待形成第一绝缘层53的区域中没有被第一光刻胶图案510a覆盖的区域，上述第一厚度大于上述第二厚度，如图5c所示。接着，通过刻蚀工艺去除没有被第一光刻胶图案512a和第二光刻胶图案512b覆盖的第一金属导体层5211和第一绝缘层53。再次，通过灰化工艺使第一光刻胶图案512a变薄并去除第二光刻胶图案512b。最后，通过刻蚀工艺去除没有被灰化后的第一光刻胶图案512a覆盖的第一金属导体层5211，以及去除灰化后的第一光刻胶图案512a，形成刻蚀后的第一绝缘层51以及栅极521，如图5d所示。
在本实施例的一些可选的实现方式中，第一金属导体层5211上还形成有扫描信号线59中，扫描信号线59与栅极521电连接。在本实施例的一些可选的实现方式中，可以采用一道普通掩膜版工艺制备第一绝缘层和栅极，此时制备的栅极和第一绝缘层具有相同的轮廓。
步骤502，在栅极上依次沉积半导体层、栅绝缘层以及第二金属导体层，刻蚀第二金属导体层形成源极、漏极，刻蚀半导体层形成导电沟道。
在本实施例中，在步骤501所形成的显示面板上依次沉积栅绝缘层57、半导体层以及第二金属导体层5222，如图5f所示。接着对上述半导体层以及第二金属导体层5222进行刻蚀，分别在半导体层上形成薄膜晶体管52的导电沟道58，同时在第二金属导体层5222上形成薄膜晶体管52的源极522以及漏极523，如图5h所示。图5e为完成步骤502后所形成的显示面板的俯视图。
在本实施例中，导电沟道58以及源极522、漏极523可以通过如下步骤形成：
首先，在第二金属导体层5222上沉积第二光刻胶层514，如图5f所示。其次，利用第二掩膜版513通过光刻工艺刻蚀光刻胶层512。第二掩膜版513具有不透光区513a、半透光区513b以及全透光区513c，光线经过第二掩膜版513照射到第二光刻胶层514上，第二光刻胶层514分别在对应于第二掩膜版513的不透光区513a和半透光区513b形成具有第三厚度的第三光刻胶图案514a和具有第四厚度的第四光刻胶图案514b。其中，第三光刻胶图案514a覆盖第二金属导体层5222中待形成薄膜晶体管52的源极522和漏极523的区域，第四光刻胶图案514b覆盖第二金属导体层5222与待形成导电沟道58对应的区域，上述第三厚度大于第四厚度，如图5g所示。接着，通过刻蚀工艺，去除没有被第三光刻胶图案514a和第四光刻胶图案所覆盖的而第二金属导体层5222以及半导体层。再次，通过灰化工艺使第三光刻胶图案514a变薄并去除第四光刻胶图案514b。最后，通过刻蚀工艺去除没有被灰化后的第三光刻胶图案覆盖的第二金属层5222，同时去除灰化后的第三光刻胶图案514a，形成导电沟道58以及源极522、栅极523，如图5h所示。
在本实施例的一些可选的实现方式中，上述第二金属导体层5222上还形成有数据信号线510，数据信号线510与源极522电连接。
步骤503，在源极、漏极以及导电沟道上沉积第二绝缘层，刻蚀第二绝缘层，并形成连接漏极和像素电极的接触孔。
在本实施例中，在步骤502所形成的显示面板上沉积第二绝缘层55，如图5j所示。接着对第二绝缘层55进行刻蚀，形成连接薄膜晶体管52的漏极523和像素电极的接触孔56，如图5k所示。图5i为完成步骤503后所形成的显示面板的俯视图。
在本实施例中，接触孔56的可以通过如下步骤形成：
首先，在第二绝缘层55上沉积第三光刻胶层516，如图5j所示。接着，使用第三掩膜版55通过光刻工艺刻蚀第三光刻胶层516。第三掩膜版55具有不透光区55a和全透光区55b，光线经过第三掩膜版55照射到第三光刻胶层516上，第三光刻胶层516分别在对应于第三掩膜版55的不透光区55a形成第五光刻胶图案，第五光刻胶图案覆盖待形成接触孔56的区域之外的区域。然后，通过刻蚀工艺去除没有被第五光刻胶图案覆盖的第二绝缘层55，同时去除第五光刻胶图案，最终形成接触孔56，如图5k所示。
步骤504，在第二绝缘层上沉积第二透明导体层，刻蚀第二透明导体层形成第一像素电极。
在本实施例中，在步骤503所形成的显示面板上沉积第二透明导体层54，如图5m所示。刻蚀第二透明导体层形成第一像素电极54，如图5n。图5l为完成步骤504后所形成的显示面板的俯视图。
在本实施例中，第一像素电极54可以通过如下步骤形成：
首选在第二透明导体层54上沉积第四光刻胶层518，如图5m所示。接着，使用第四掩膜版517通过光刻工艺刻蚀第四光刻胶层518。第四掩膜版517具有不透光区517a和全透光区517b，光线经过第四掩膜版517照射到第四光刻胶层518上，第四光刻胶层518在对应于第四掩膜版517的不透光区517a形成第六光刻胶图案，第六光刻胶图案覆盖第二透明导体层上待形成像素电极54的区域。然后，通过刻蚀工艺去除没有被第六光刻胶图案覆盖的第二透明导体层，同时去除第六光刻胶图案，最终形成像素电极54，像素电极54通过过孔56连接至漏极523，如图5n所示。
本实施例通过将第一透明导体层作为公共电极经过第一道工序形成于衬底基板上，并在第一道工序形成栅极以及第一绝缘层的暴露区，接着通过第二道工序形成导电沟道、栅极以及源极，通过第三道工序形成连接漏极与像素电极的接触孔，通过第四道工序在第二绝缘层上形成像素电极，该实施方式可以避免在公共电极上形成刻缝，同时减少了显示面板其他过孔的数目，提高了显示面板的显示效果。
请继续参考图6，图6示出了本申请实施例提供的又一个制作如图3所示的显示面板300的流程图600。与图6所示的每一个步骤所对应的显示面板的俯视图与图5a、图5e、图5i、图5l所示的显示面板的俯视图相一致，其具体的俯视图结构可参考图5a、图5e、图5i、图5l，在此不再赘述。图6a-图6g示意性的示出了与图6所示的流程图600相对应的剖视图。其中，图6a-图6b示出了形成如图5a所示的显示面板的过程；图6c示出了形成如图5e所示的显示面板的过程；图6d-图6e示出了形成如图5i所示的显示面板的过程；图6f-图6g示出了形成如图5l所示的显示面板的过程。
步骤601，在衬底基板上依次沉积第一透明导体层作为公共电极、沉积第一绝缘层以及第一金属导体层，刻蚀第一金属导体层形成栅极。
在本实施例中，在衬底基板60上依次沉积第一透明导体层61、第一绝缘层63以及第一金属导体层6211，如图6a所示。接着对上述第一金属导体层6211进行刻蚀，形成薄膜晶体管62的栅极621，如图6b所示。与图5所示的方法不同的是，通过图6所示的步骤601形成如图5a所示的显示面板时，不刻蚀第一绝缘层，只刻蚀形成栅极的第一金属导体层，其形成的剖视图如图6a所示。
在本实施例中，第一绝缘层可以通过如下步骤形成：
在第一金属导体层6211上沉积第一光刻胶层612，如图a所示。利用第一掩膜版611通过光刻工艺刻蚀第一光刻胶层612。第一掩膜版611包括不透光区611a和透光区611b，光线经过第一掩膜版611照射到第一光刻胶层612上，第一光刻胶层612在对应于第一掩膜版611的不透光区611a形成第一光刻胶图案，第一光刻胶图案覆盖第一金属导体层6211中待形成栅极的区域。然后，通过刻蚀工艺去除没有被第一光刻胶图案覆盖的第一金属导体层6211，同时去除第一光刻胶图案，形成栅极621，如图6b所示。
步骤602，在栅极上依次沉积栅绝缘层、半导体层、以及第二金属导体层，刻蚀第二金属导体层形成源极、漏极，刻蚀半导体层形成导电沟道。
在本实施例中，形成导电沟道、源极以及漏极的方法同图5所示的步骤502，在此不再赘述。经过该步骤后形成的显示面板的剖视图如图6c所示。
步骤603，在源极、漏极和导电沟道上沉积第二绝缘层，刻蚀第二绝缘层，并形成连接漏极和像素电极的接触孔，同时刻蚀第二绝缘层与栅极不相交叠的区域。
在本实施例中，在步骤602所形成的显示面板上沉积第二绝缘层65，如图6d所示。接着对第二绝缘层65进行刻蚀，形成连接薄膜晶体管漏极623和像素电极的接触孔66，如图6e所示。与图5所示的实施例不同的是，在本实施例中，还刻蚀第二绝缘层65与栅极621不相交叠的区域，以暴露栅绝缘层67。本步骤中使用的第三掩膜版615如图6d所示，第三掩膜版包括不透光区615a和透光区615b，光线经第三掩膜版615照射后在第三光刻层616上形成光刻胶图案。然后对没有被光刻胶覆盖的区域进行刻蚀，以形成接触孔66和第二绝缘层65的刻蚀区域。
步骤604，在第二绝缘层上沉积第二透明导体层的第一段，刻蚀第二透明导体层的第一段形成像素电极的第一部分，在暴露的栅绝缘层上沉积第二透明导体层的第二段，刻蚀第二透明导体层的第二段形成像素电极的第二部分，像素电极的第一部分与第二部分通过第三透明电极连接。
在本实施例中，在步骤603所形成的显示面板上沉积第二透明导体层，如图6f所示，其中第二透明导体层包括形成于第二绝缘层65的第一段和形成于栅绝缘层67的第二段。分别刻蚀位于第二绝缘层65上的第二透明导体层以及位于栅绝缘层67上的第二透明导体层形成像素电极64的第一部分641和第二部分642，其中，第一部分641设置于第二绝缘层65上并通过接触孔66与薄膜晶体管62的漏极621电连接，第二部分设置于栅绝缘层67上，像素电极64的第一部分641与第二部分642通过第三透明电极643电连接，如图6g所示。
通过图6所示的实施例可以看出，与图5所示的实施例不同的是，在图6所示的制造显示面板的方法600中，第一道工序不刻蚀第一绝缘层63，第三道工序在刻蚀第二绝缘层65形成接触孔66的同时刻蚀第二绝缘层65与薄膜晶体管62不相交叠的区域，以暴露栅绝缘层67，第四道工序中在暴露的栅绝缘层67上设置像素电极64的第二部分。这样一来，在简化第一道工序的同时，减少像素电极64与公共电极61之间的距离，增大像素电极64与公共电极61之间所形成的电容，提升了像素电极与公共电极所形成的电场强度，从而提高显示面板的显示效果。
请继续参看图7，其示出了本申请实施例提供的又一个制作显示面板的流程图700。与图7所示的每一个步骤所对应的显示面板的俯视图与图5a、图5e、图5i、图5l所示的显示面板的俯视图相一致，其具体的俯视图结构可参考图5a、图5e、图5i、图5l，在此不再赘述。图7a-图7d示意性的示出了与图7所示的流程图700相对应的剖视图。其中，图7a-图7b示出了形成如图5i所示的显示面板的过程；图7c-图7d示出了形成如图5l所示的显示面板的过程。
步骤701，在衬底基板上依次沉积第一透明导体层作为公共电极、沉积第一绝缘层以及第一金属导体层，刻蚀第一金属导体层形成栅极。
在本实施例中，形成栅极的步骤与图600的步骤601相同，在此不再赘述。
步骤702，在栅极上依次沉积栅绝缘层、半导体层、以及第二金属导体层，刻蚀第二金属导体层形成源极、漏极，刻蚀半导体层形成导电沟道。
在本实施例中，形成导电沟道、源极以及漏极的方法同图5所示的步骤502，在此不再赘述。
步骤703，在源极、漏极和导电沟道上沉积第二绝缘层，刻蚀第二绝缘层，并形成连接漏极和像素电极的接触孔，同时刻蚀第二绝缘层与栅极不相交叠的区域以及栅绝缘层与栅极不相交叠的区域，以暴露第一绝缘层。
在本实施例中，在步骤702所形成的显示面板上沉积第二绝缘层75，如图7a所示。接着对第二绝缘层75进行刻蚀，形成连接薄膜晶体管72的漏极723和像素电极的接触孔76。与图5、图6所示的实施例不同的是，在本实施例中，还刻蚀第二绝缘层75与栅极721不相交叠的区域，以暴露栅绝缘层77。接着继续刻蚀暴露出的栅绝缘层77，也即是栅绝缘层77薄膜晶体管不相交叠的区域，从而暴露出第一绝缘层，如图7b所示。在本步骤中使用的第三掩膜版715如图7a所示，第三掩膜版715包括不透光区715a和透光区715b，光线经第三掩膜版715照射后在第三光刻层716上形成光刻胶图案。然后对没有被光刻胶覆盖的区域进行刻蚀，以形成接触孔76和栅绝缘层77的刻蚀区域。
步骤704，在第二绝缘层上沉积第二透明导体层的第一段，在暴露的第一绝缘层上沉积第二透明导体层第二段，刻蚀第二透明导体层的第一段形成像素电极的第一部分，刻蚀第二透明导体层的第二段形成像素电极的第二部分，像素电极的第一部分与第二部分通过第三透明电极连接。
在本实施例中，在步骤703所形成的显示面板上沉积第二透明导体层，如图7c所示，其中第二透明导体层包括形成于第二绝缘层75的第一段和形成于第一绝缘层73的第二段。分别刻蚀位于第二绝缘层75上的第二透明导体层以及位于第一绝缘层73上的第二透明导体层形成像素电极74的第一部分741和第二部分742，其中，第一部分741设置于第二绝缘层75上并通过接触孔76与薄膜晶体管72的漏极721电连接，第二部分设置于第一绝缘层73上，像素电极74的第一部分741与第二部分742通过第三透明电极743电连接，如图7d所示。
通过图7所示的实施例可以看出，与图5、图6所示的实施例不同的是，在图7所示的制作显示面板的方法700中，第三道工序在刻蚀第二绝缘层75形成接触孔76的同时，刻蚀第二绝缘层75与薄膜晶体管不相交叠的区域，以暴露栅绝缘层77，接着刻蚀栅绝缘层77并暴露出第一绝缘层73，第四道工序在暴露的第一绝缘层73上设置像素电极74的第二部分。这样一来，进一步减少像素电极74与公共电极71之间的绝缘层，从而进一步增大像素电极74与公共电极71之间形成的电场强度，加强显示面板的显示效果。
本实施例提出一种显示装置，如图8所示。本实施方式涉及的显示装置800能用于例如智能电话、平板终端、便携电话终端、笔记本类型的个人计算机、游戏设备等各种装置。具体的，该显示装置800包括前述任意实施例中提到的显示面板。
本领域技术人员应当理解，本申请中所涉及的技术方案范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术方案构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (21)

1.一种显示面板，其特征在于，所述显示面板包括：
衬底基板；
覆盖所述衬底基板的公共电极，其中，所述公共电极由第一透明导体层形成；
薄膜晶体管阵列，所述薄膜晶体管阵列中的每一个薄膜晶体管包括栅极、半导体层、源极和漏极，其中，所述栅极形成于第一金属导体层，所述第一金属导体层通过第一绝缘层与所述公共电极分隔开，所述第一金属导体层位于所述第一绝缘层远离所述衬底基板的一侧，所述源极、所述漏极形成于第二金属导体层，所述半导体层包括导电沟道；
栅绝缘层，所述栅绝缘层位于所述第一金属导体层和所述第二金属导体层之间，所述栅极绝缘层覆盖所述栅极以及至少部分所述第一绝缘层；
像素电极，其中，所述像素电极由第二透明导体层形成；
所述像素电极与所述第二金属导体层之间还设置有第二绝缘层，所述第二绝缘层覆盖所述源极、所述漏极、所述导电沟道以及至少部分所述栅绝缘层，所述第二绝缘层上开设有多个连接所述像素电极和所述漏极的接触孔。
2.根据权利要求1所述的显示面板，其特征在于，所述栅绝缘层还覆盖至少部分所述公共电极，所述像素电极形成于所述第二绝缘层远离所述衬底基板的一侧。
3.根据权利要求1所述的显示面板，其特征在于，所述像素电极包括形成于所述第二绝缘层远离所述衬底基板的第一部分以及形成于所述栅绝缘层远离所述衬底基板的一侧且与所述栅绝缘层相接触的第二部分，所述第一部分与所述第二部分通过第三透明电极电连接。
4.根据权利要求1所述的显示面板，其特征在于，所述像素电极包括形成于所述第二绝缘层远离所述衬底基板的第一部分以及形成于所述第一绝缘层远离所述衬底基板的一侧且与所述第一绝缘层相接触的第二部分，所述第一部分与所述第二部分通过第三透明电极电连接。
5.根据权利要求2所述的显示面板，其特征在于，所述栅极和所述第一绝缘层通过一次光刻形成。
6.根据权利要求2所述的显示面板，其特征在于，所述导电沟道、所述源极以及所述漏极通过一次光刻形成。
7.根据权利要求3所述的显示面板，其特征在于，所述第二绝缘层以及所述接触孔通过一次光刻形成。
8.根据权利要求4所述的显示面板，其特征在于，所述第二绝缘层、所述栅绝缘层以及所述接触孔通过一次光刻形成。
9.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括扫描信号线以及数据信号线，其中，所述扫描信号线形成在所述第一金属导体层，所述数据信号线形成在所述第二金属导体层。
10.一种制作显示面板的方法，其特征在于，所述方法包括：
在衬底基板上依次沉积第一透明导体层作为公共电极、沉积第一绝缘层以及第一金属导体层，刻蚀所述第一金属导体层形成栅极；
在所述栅极上依次沉积栅绝缘层、半导体层、以及第二金属导体层，刻蚀所述第二金属导体层形成源极、漏极，刻蚀所述半导体层形成导电沟道；
在所述源极、所述漏极和所述导电沟道上沉积第二绝缘层，刻蚀所述第二绝缘层，并形成连接所述漏极和像素电极的接触孔；
在所述第二绝缘层上沉积第二透明导体层，刻蚀所述第二透明导体层形成像素电极。
11.根据权利要求10所述的方法，其特征在于，所述在衬底基板上依次沉积第一透明导体层作为公共电极、沉积第一绝缘层以及第一金属导体层，刻蚀所述第一金属导体层形成栅极，包括：
在所述第一金属导体层上沉积第一光刻胶层；
利用第一掩膜版通过光刻工艺使所述第一光刻胶层形成第一光刻胶图案，所述第一光刻胶图案覆盖所述第一金属导体层中待形成所述栅极的区域；
通过刻蚀工艺去除没有被所述第一光刻胶图案覆盖的所述第一金属导体层；以及
去除所述第一光刻胶图案。
12.根据权利要求10所述的方法，其特征在于，所述在衬底基板上依次沉积第一透明导体层作为公共电极、沉积第一绝缘层以及第一金属导体层，刻蚀所述第一金属导体层形成栅极，包括：
在所述第一金属导体层上沉积第一光刻胶层；
利用第一掩膜版通过光刻工艺使所述第一光刻胶层形成具有第一厚度的第一光刻胶图案和具有第二厚度的第二光刻胶图案，所述第一光刻胶图案覆盖所述第一金属导体层中待形成所述栅极的区域，所述第二光刻胶图案覆盖所述第一金属导体层在待形成所述第一绝缘层的区域中没有被所述第一光刻胶图案覆盖的部分，所述第一厚度大于所述第二厚度；
通过刻蚀工艺去除没有被所述第一光刻胶图案和所述第二光刻胶图案覆盖的所述第一金属导体层和所述第一绝缘层；
通过灰化工艺使所述第一光刻胶图案变薄并去除所述第二光刻胶图案；
通过刻蚀工艺去除没有被灰化后的第一光刻胶图案覆盖的所述第一金属层；以及
去除所述灰化后的第一光刻胶图案。
13.根据权利要求10-12之一所述的方法，其特征在于，所述方法还包括：
在所述第一金属导体层上形成扫描信号线，其中，所述扫描信号线与所述栅极电连接。
14.根据权利要求12所述的方法，其特征在于，所述在所述栅极上依次沉积半导体层、栅绝缘层以及第二金属导体层，刻蚀所述第二金属导体层形成源极、漏极，刻蚀所述半导体层形成导电沟道，包括：
在所述第二金属导体层上沉积第二光刻胶层；
利用第二掩膜版通过光刻工艺使所述第二光刻胶形成具有第三厚度的第三光刻胶图案和具有第四厚度的第四光刻胶图案，所述第三光刻胶图案覆盖所述第二金属导体层中待形成所述源极和所述漏极的区域，所述第四光刻胶图案覆盖所述第二金属导体层与待形成导电沟道对应的区域，所述第三厚度大于所述第四厚度；
通过刻蚀工艺去除没有被所述第三光刻胶图案和所述第四光刻胶图案覆盖的所述第二金属导电层、以及所述半导体层；
通过灰化工艺使所述第三光刻胶图案变薄并去除所述第四光刻胶图案；
通过刻蚀工艺去除没有被灰化后的第三光刻胶图案覆盖的所述第二金属层；以及
去除所述灰化后的第三光刻胶图案。
15.根据权利要求10所述的方法，其特征在于，所述方法还包括：
在所述第二金属导体层上形成数据信号线，其中，所述数据信号线与所述源极电连接。
16.根据权利要求10所述的方法，其特征在于，所述在所述源极、所述漏极和所述导电沟道上沉积第二绝缘层，刻蚀所述第二绝缘层，并形成连接所述漏极和像素电极的接触孔，包括：
在所述第二绝缘层上沉积第三光刻胶层；
使用第三掩膜版通过光刻工艺使所述第三光刻胶层形成第五光刻胶图案；
通过刻蚀工艺去除没有被所述第五光刻胶图案覆盖的所述第二绝缘层；以及
去除所述第五光刻胶图案。
17.根据权利要求16所述的方法，其特征在于，所述栅极、所述源极、所述漏极以及所述导电沟道构成薄膜晶体管，所述方法还包括：
刻蚀所述第二绝缘层与所述薄膜晶体管不相交叠的区域，以暴露所述栅绝缘层，其中，刻蚀所述第二绝缘层与所述薄膜晶体管不相交叠的区域与形成所述接触孔通过同一道工序形成。
18.根据权利要求17所述的方法，其特征在于，在形成所述像素电极的工序中，所述方法还包括：
在所述第二绝缘层上沉积所述第二透明导体层的第一段，刻蚀所述第二透明导体层得第一段形成所述像素电极的第一部分；
在所述暴露的栅绝缘层上沉积所述第二透明导体层的第二段，刻蚀所述第二透明导体层的第二段形成所述像素电极的第二部分，所述像素电极的第一部分与所述像素电极的第二部分通过第三透明电极连接。
19.根据权利要求17所述的方法，其特征在于，所述方法还包括：
刻蚀与所述薄膜晶体管不交叠的所述栅绝缘层的区域，以暴露所述第一绝缘层。
20.根据权利要求19所述的方法，其特征在于，在形成所述像素电极的工序中，所述方法还包括：
在所述第二绝缘层上沉积所述第二透明导体层的第一段，刻蚀所述第二透明导体层的第一段形成所述像素电极的第一部分；
在所述暴露的第一绝缘层上沉积所述第二透明导体层的第二段，刻蚀所述第二透明导体层的第二段形成所述像素电极的第二部分，所述像素电极的第一部分与所述像素电极的第二部分通过第三透明电极连接。
21.一种显示装置，其特征在于，所述显示装置包括如权利要求1-9之一所述的显示面板。
CN201710207613.6A 2017-03-31 2017-03-31 显示面板、制作显示面板的方法及显示装置 Pending CN106959536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710207613.6A CN106959536A (zh) 2017-03-31 2017-03-31 显示面板、制作显示面板的方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710207613.6A CN106959536A (zh) 2017-03-31 2017-03-31 显示面板、制作显示面板的方法及显示装置

Publications (1)

Publication Number Publication Date
CN106959536A true CN106959536A (zh) 2017-07-18

Family

ID=59471540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710207613.6A Pending CN106959536A (zh) 2017-03-31 2017-03-31 显示面板、制作显示面板的方法及显示装置

Country Status (1)

Country Link
CN (1) CN106959536A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107340929A (zh) * 2017-08-18 2017-11-10 武汉天马微电子有限公司 压力触控显示面板和压力触控显示装置
WO2020093458A1 (zh) * 2018-11-06 2020-05-14 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
CN112015016A (zh) * 2020-09-07 2020-12-01 厦门天马微电子有限公司 阵列基板、阵列基板的制造方法及显示面板
CN114236919A (zh) * 2021-12-21 2022-03-25 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100069432A (ko) * 2008-12-16 2010-06-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN103545252A (zh) * 2013-09-27 2014-01-29 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN104133313A (zh) * 2014-06-18 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN104280951A (zh) * 2014-09-23 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105097840A (zh) * 2015-07-27 2015-11-25 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN105137690A (zh) * 2008-12-03 2015-12-09 株式会社半导体能源研究所 液晶显示器
CN106098706A (zh) * 2016-07-22 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105137690A (zh) * 2008-12-03 2015-12-09 株式会社半导体能源研究所 液晶显示器
KR20100069432A (ko) * 2008-12-16 2010-06-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN103545252A (zh) * 2013-09-27 2014-01-29 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN104133313A (zh) * 2014-06-18 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN104280951A (zh) * 2014-09-23 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105097840A (zh) * 2015-07-27 2015-11-25 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN106098706A (zh) * 2016-07-22 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107340929A (zh) * 2017-08-18 2017-11-10 武汉天马微电子有限公司 压力触控显示面板和压力触控显示装置
WO2020093458A1 (zh) * 2018-11-06 2020-05-14 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
CN112015016A (zh) * 2020-09-07 2020-12-01 厦门天马微电子有限公司 阵列基板、阵列基板的制造方法及显示面板
CN112015016B (zh) * 2020-09-07 2022-11-22 厦门天马微电子有限公司 阵列基板、阵列基板的制造方法及显示面板
CN114236919A (zh) * 2021-12-21 2022-03-25 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN114236919B (zh) * 2021-12-21 2023-10-31 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
CN104716144B (zh) 阵列基板及其制作方法、显示装置
CN102655156B (zh) 一种阵列基板及其制造方法
CN107316873A (zh) 一种阵列基板及显示装置
CN106959536A (zh) 显示面板、制作显示面板的方法及显示装置
CN106941121B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN105867692B (zh) 阵列基板、制造方法以及显示面板和电子装置
CN103560110A (zh) 一种阵列基板及其制备方法、显示装置
US20150179802A1 (en) Thin film transistor, display substrate having the same and method of manufacturing a display substrate
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109524419A (zh) Tft阵列基板的制作方法
CN106992147A (zh) 制作显示面板的方法、显示面板及显示装置
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
CN101488479B (zh) 薄膜晶体管阵列基板及其制造方法
CN109712993A (zh) 阵列基板及制造方法及显示装置
CN104538413B (zh) 阵列基板及其制作方法、显示装置
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
CN113725157B (zh) 阵列基板及其制作方法
CN106449521B (zh) 显示基板及其制备方法、显示装置
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN107845644A (zh) 一种阵列基板及其制备方法、显示装置
CN106129071A (zh) 一种阵列基板的制作方法及相应装置
CN109599363B (zh) 一种阵列基板及其制造方法
CN103199112A (zh) 一种阵列基板及其制备方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170718

RJ01 Rejection of invention patent application after publication