CN106935574A - 控片制作装置 - Google Patents

控片制作装置 Download PDF

Info

Publication number
CN106935574A
CN106935574A CN201611007311.6A CN201611007311A CN106935574A CN 106935574 A CN106935574 A CN 106935574A CN 201611007311 A CN201611007311 A CN 201611007311A CN 106935574 A CN106935574 A CN 106935574A
Authority
CN
China
Prior art keywords
epitaxy
control wafer
substrate
recess
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611007311.6A
Other languages
English (en)
Inventor
洪世玮
骆家駉
林剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106935574A publication Critical patent/CN106935574A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0641—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of polarization
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本案提供一种控片制作装置。在各实施例中，控片制作装置包括晶圆基板移除元件及磊晶形成元件。在各实施例中，控片包括基板、凹部、阻挡层及磊晶。基板具有表面，且凹部位于基板的表面中。除了凹部，阻挡层位于基板的表面上方。磊晶位于凹部中。在各实施例中，通过偏振光测量控片的磊晶的厚度。

Description

控片制作装置
技术领域
本揭示内容是关于控片制作装置和用于测量及监控控片的方法，特别是关于制作在凹部中填有磊晶的控片的装置和用于测量及监控控片的方法。
背景技术
半导体工业已经历了指数式增长，并在追求更高装置密度与效能以及更低成本上不断进步。由于半导体装置的制造为复杂的且包括众多步骤，精确度对每一步骤而言是非常重要的问题。因此，监控这些步骤及检验步骤的处理条件是否满足需求以确保线内生产的特性及/或效能至关重要。通过此举，可减少制程误差，从而降低损坏或浪费的可能性且因此降低成本。然而，在现有技术中，需要复杂的程序来监控线内生产。因此，必须不断改良监控线内生产的方法。
发明内容
根据本揭示案的一些实施例，控片制作装置包含一晶圆基板移除元件及一磊晶形成元件。晶圆基板移除元件用于蚀刻一晶圆基板及在其中形成一凹部。磊晶形成元件用于在凹部中形成一磊晶来形成一控片。
附图说明
当结合随附附图阅读时，自以下详细描述很好地理解本揭示案的态样。应注意，根据工业中的标准实务，各特征并未按比例绘制。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。
图1是根据一些实施例的形成控片及测量控片内磊晶的厚度的示例性流程图；
图2是根据一些实施例的控片制作装置的概观；
图3A至图3D是根据一些实施例的控片制作装置的元件；
图4A至图4D是根据一些实施例的制造控片的各阶段处的横截面视图；
图5是根据一些实施例的控片的横截面视图。
具体实施方式
以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述组件及排列的特定实例以简化本揭示案。当然，这些仅为实例且不欲视为限制。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。
另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”、“顶部”、“底部”等)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本文所使用的空间相对性描述词。
如前文所论及，精确监控线内生产的特性及/或效能至关重要。特定而言，通常将线外控片用作线内生产的模拟。举例而言，一般控片为平坦基板，且在基板上方形成待检查的物件(诸如磊晶)。然而，必须以一般监控方法实施众多且复杂的程序来检查物件的特性及/或效能。一些程序为损坏性实体分析，诸如透射电子显微术(transmission electronmicroscopy；TEM)。进一步地，若物件为多层，则每次仅可检查平坦控片上的整个物件的特性及/或效能。此是因为真正的线内多层膜无法生长在控片上，而是生长在单层膜上。由于控片中的膜不具有与图案晶圆中的膜相同的负载效应，因此导致控片中的膜的不良结构。另外，由于控片中不存在多层膜，因此亦不存在用于测量控片中的多层膜的多个层厚度的测量方法。因此，需要过多控片来获得高度精确的模拟结果，此为耗时且成本高昂的。
为解决上文所论及的问题，本揭示案提供一种控片制作装置、测量控片中的磊晶厚度的方法及用于监控控片的方法，这些有益于在高精度及低成本下模拟线内生产，并且节省时间。
现参看图1，此图图示根据本揭示案的用于形成控片及测量控片内磊晶的厚度的方法10的示例性流程图，方法10包括：在基板中形成凹部(步骤12)；在凹部中形成磊晶以形成控片(步骤14)；以及测量磊晶的厚度(步骤16)。步骤12及步骤14与控片的形成有关，而步骤16与控片的磊晶的测量有关。在图3A至图3D中图示用于制作控片及测量元件的控片制作装置的相关制造元件。此外，在图4A至图4D及图5中图示制造制程期间不同阶段处的控片的横截面视图。在本揭示案中，控片制作装置包含两个控片制作装置1000及2000，两者在磊晶形成元件及测量元件上具有差异，稍后将论述。现首先在下文中论述控片制作装置1000及控片100。
参看图1及图2，方法10开始于步骤12，在此步骤处通过晶圆基板移除元件1200移除一部分的晶圆基板1100以在晶圆基板1100中形成凹部。在图3A中图示控片制作装置1000的晶圆基板移除元件1200。在此实施例中，晶圆基板移除元件1200包含整个腔室。在另一实施例中，晶圆基板移除元件1200仅为线内腔室及/或线外腔室的一部分。晶圆基板移除元件1200可包含但不限于腔室1210、控片固持台1220、用以使腔室1210为真空的真空泵1240、用以自晶圆基板蚀刻移除残余材料的第二泵1242、蚀刻气体提供装置1230、等离子制作装置1250、用以将等离子制作装置1250连接至腔室1210的天线1252及RF功率1260。熟悉此项技艺者可已知基板移除元件1200的这些结构及可另外添加的其他适宜结构的功能。因此，下文陈述中可不论述这些结构的说明书及详细操作。换言之，下文陈述将集中在控片的形成及结构上。
在移除基板110以在其中形成凹部的步骤12之前，可使基板110沉积有阻挡层120及光阻层130及随后图案化基板以通过其他腔室中的其他制造元件形成光阻遮罩130a。参看图4A，在基板110的表面上方沉积阻挡层120。在阻挡层120上方形成光阻层130。光阻层130可取决于实际需求为双层或三层光阻。
在一些实施例中，基板110为块体基板或绝缘体上硅(semiconductor-on-insulator；SOI)基板。基板110的材料的实例包括但不限于硅、硅锗、碳化硅、镓砷、磷化镓、磷化铟、砷化铟、锑化铟或上述的组合。在一些实施例中，基板110由硅、氮化硅、氧化硅或上述的组合制成。
可通过任何适宜沉积制程形成阻挡层120。沉积制程的实例包括但不限于化学气相沉积(chemical vapor deposition；CVD)、大气压化学气相沉积(atmospheric pressurechemical vapor deposition；APCVD)、低压化学气相沉积(low pressure chemical vapordeposition；LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapordeposition；PECVD)、金属有机物化学气相沉积(metal-organic chemical vapordeposition；MOCVD)、物理气相沉积(physical vapor deposition；PVD)、原子层沉积(atomic layer deposition；ALD)、化学溶液沉积、溅射及上述的组合。在一些实施例中，通过原子层沉积形成阻挡层120。可在沉积后执行研磨制程以平坦化阻挡层120的上表面。在一些实施例中，研磨制程包括化学机械研磨(chemical-mechanical-polishing；CMP)制程。阻挡层120可由介电材料制成。介电材料的实例包括但不限于氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃、低k介电材料及上述的组合。在一些实施例中，阻挡层120由具有式Si3N4的氮化硅制成。
接续图4B，光阻层130经图案化以在阻挡层120上方形成光阻遮罩130a。可通过曝露光阻层130以形成图案，执行后曝光烘焙制程及显影图案以形成光阻遮罩130a来形成光阻遮罩130a。在一些实施例中，光阻遮罩130a具有自约7％至约28％范围内的开口率，此意谓曝露阻挡层120的表面的约7％至约28％。举例而言，光阻遮罩130a的开口率等于或小于8％。
如图4B所示，于基板110上形成阻挡层120及光阻遮罩130a后，将基板110移动至如图3A所示的晶圆基板移除元件1200以移除基板110的一部分及阻挡层120的一部分来在基板110的表面112中形成凹部140。如图4C所示，通过光阻遮罩130a界定基板110及阻挡层120的移除部分。可通过蚀刻制程(诸如干式蚀刻及湿式蚀刻)移除基板110及阻挡层120的多个部分。在形成凹部140后，移除光阻遮罩130a。
在光阻遮罩130a具有自约7％至约28％范围内的开口率的实施例中，移除已曝露的阻挡层120。亦即，曝露基板110的表面112的约7％至约28％，并在基板110的曝露表面中形成凹部140。阻挡层120可覆盖基板110的表面112的约72％至约93％。在一些实施例中，阻挡层120覆盖基板110的表面112的约92％或以上。在一些实施例中，阻挡层120具有自约3nm至约50nm范围内的厚度。
凹部140可具有自约30nm至约350nm范围内的深度。在一些实施例中，凹部具有等于或大于约110nm的深度。在一些实施例中，凹部140具有倒梯形剖面，如图4C所示。
参看图1及图2，方法10行进至步骤14，在此步骤处通过磊晶形成元件1400在凹部中形成磊晶以形成控片。在图3B中图示控片制作装置1000的磊晶形成元件1400。在此实施例中，磊晶形成元件1400包含整个腔室。在其他实施例中，磊晶形成元件1400仅为线内腔室及/或线外腔室的一部分。磊晶形成元件1400可包含但不限于腔室1410、旋转控片固持台1420、位于旋转控片固持台1420上方且内部具有开口1424的可选固定遮罩1422、用以使腔室1410为真空的真空泵1440、用以在生长磊晶时自腔室1410移除残余材料的第二泵1442以及反应气体提供装置1430、1432及1434。应注意，磊晶形成元件1400可包含其他元件，诸如加热器元件。熟悉此项技艺者可已知磊晶形成元件1400的这些结构及可另外添加的其他适宜结构的功能。因此，下文陈述中可不论述这些结构的说明书及详细操作。换言之，下文陈述将集中在控片的磊晶的形成上。
在如图4C所示于基板110中形成凹部140后，将基板110移动至如图3B所示的磊晶形成元件1400以便后续磊晶形成制程。如图4D所示，在凹部140中形成磊晶150。因此，控片100从而形成。
在一些实施例中，除了如图4D所示的凹部140，阻挡层120完全覆盖基板110的表面112。在其他实施例中，除了凹部140，阻挡层120部分覆盖基板110的表面112。
磊晶150可部分或完全占据凹部140，此可通过控制凹部140的蚀刻条件及磊晶150的形成条件来决定。在一些实施例中，磊晶150的厚度T1与凹部140的深度D1具有自约1:1至约1:5范围内的比率。值得注意的是，凹部140不可太浅，否则可能会形成超出凹部140的磊晶150，从而导致磊晶150的特性的损失。进一步地，凹部140不可太深，否则可能会难以生长高品质磊晶膜，且所形成的磊晶150可能会具有不良结构。在一些实施例中，磊晶150具有自约30nm至约70nm范围内的厚度。磊晶150可具有菱形，如第1D图所示。磊晶150可取决于实际需求为p型或n型。
在一些实施例中，通过磊晶制程生长磊晶150，此磊晶制程包括含Si气体(例如，硅烷或二氯硅烷(dichlorosilane；DCS))、含Ge气体(例如，GeH4、GeCl4)、载气(例如，H2)及/或选择性蚀刻气体(例如，HCl)。举例而言，磊晶150由硅形成以增加N通道场效晶体管(N-channel field effect transistor；NFET)装置的应变，且在NFET装置的操作期间产生较高电子迁移率。在另一实例中，磊晶150由硅锗形成以增加P通道场效晶体管(P-channelfield effect transistor；PFET)装置的应变，且在PFET装置的操作期间产生较高电洞迁移率。进一步地，磊晶制程可视情况包括掺有掺杂剂(诸如硼及磷)来形成磊晶150。在一些实施例中，在约500℃与约800℃之间范围的温度下及在约10托与约100托之间范围的压力下执行磊晶制程。磊晶150可由硅(Si)、锗(Ge)、硼(B)、磷(P)或上述的组合制成。在一些实施例中，磊晶150由掺硼硅锗(SiGeB)制成。
值得注意的是，用于形成图4A至图4D中所图示的控片100的方法的前述操作序列及/或条件仅为实例且不欲为限制性，并且可在不脱离本揭示案的精神及范畴的情况下实行各种变化、取代及修改。
所形成的控片100包括基板110、凹部140、阻挡层120及磊晶150。基板110具有表面112，且凹部140位于基板110的表面112中。除了凹部140，阻挡层120位于基板110的表面112上方。亦即，阻挡层120不覆盖凹部140。磊晶150位于凹部140中。
一般控片为具有100％的开口率的平坦基板，亦称为毯覆晶圆，此导致平坦基板上方的磊晶的不良形成。因此，可无法精确检查不良形成的磊晶的特性及/或效能。相比之下，根据本揭示案的一些实施例的控片100在基板110的表面112中应用凹部140，且在凹部140中形成磊晶150。凹部140为与基板110的整个表面112相比相对较小的区域，且因此磊晶150的结构在凹部140中良好生长。因此，将控片100用作线内生产的模拟，且可在高精度下使用线外控片100检查线内生产的特性及效能。在一些实施例中，将磊晶150用作线内生产中的源极/漏极区域的磊晶的模拟。在一些实施例中，将阻挡层120用作线内生产中的栅极的侧壁的模拟。
值得注意的是，磊晶可取决于实际需求(诸如电气特性)为单层结构或多层结构。举例而言，图5图示根据一些实施例的控片200的横截面视图，且控片200的磊晶250为多层结构。控片200包括基板210、凹部240、阻挡层220及磊晶250。基板210具有表面212，且凹部240位于基板210的表面212中。除了凹部240，阻挡层220位于基板210的表面212上方。亦即，阻挡层220不覆盖凹部240。磊晶250位于凹部240中且为多层。举例而言，磊晶250具有四个层，如图5所示。
基板210可由块体材料制成，此块体材料诸如硅、氮化硅、氧化硅及上述的组合。凹部240可具有自约30nm至约350nm范围内的深度。在一些实施例中，凹部240具有倒梯形剖面，如图5所示。
除了凹部240，阻挡层220可部分或完全覆盖基板210的表面212。阻挡层220可覆盖基板210的表面212的约72％至约93％，此意谓可曝露基板210的表面212的约7％至约28％。在一些实施例中，阻挡层220覆盖基板210的表面212的约92％或以上，亦即曝露基板210的表面212的约8％或以下。阻挡层220可具有自约3nm至约50nm范围内的厚度。在一些实施例中，阻挡层220由介电材料制成，此介电材料诸如氮化硅(Si3N4)。
磊晶250可部分或完全占据凹部240。在一些实施例中，磊晶250的厚度T1与凹部240的深度D1具有自约1:1至约1:5范围内的比率。凹部240可具有自约30nm至约350nm范围内的深度。磊晶250具有自约30nm至约70nm范围内的厚度。磊晶材料的实例包括但不限于硅、锗、硼、磷及上述的组合。在一些实施例中，磊晶250为p型磊晶，且由掺硼硅锗(SiGeB)制成。
值得注意的是，磊晶250为考虑电气特性的多层。如上文所描述，毯覆晶圆将导致平坦基板上方的磊晶的不良形成。进一步地，若磊晶为多层，则在通过二次离子质谱仪(secondary ion mass spectrometer；SIMS)测量毯覆晶圆上的磊晶的特性时可观察到无波峰，且仅可观察到杂讯。此是因为毯覆晶圆不具有负载效应。因此，无法精确检查不良形成的磊晶的特性及/或效能，且无法观察到多层磊晶的每一层之间的分界。相比之下，根据本揭示案的一些实施例的控片200应用凹部240，此凹部为与基板210的整个表面212相比相对较小的区域。因此，磊晶250的结构在凹部240中良好生长，且可观察到磊晶250的每一层之间的分界。因此，在通过SIMS测量控片200的凹部240中的磊晶250时可观察到波峰，且从而可识别磊晶250的特性。
可通过类似于图4A至图4D所示的方法形成控片200。基板210、表面212、阻挡层220、凹部240及磊晶250的其他细节特征(诸如材料、形成方式及其他条件)可指示图4A至图4D中的对应物举例说明的彼等。
图5所示的控片200与图4D所示的控片100之间的差异为磊晶层的数目。特定而言，控片200的磊晶250为多层，而控片100的磊晶150为单层。在此实施例中，此差异不影响其他组件的功能。因此，图5所示的控片200具有与图4D所示的控片100相同的功能及优势。因此，可将控片200用作线内生产的模拟，且可在高精度下使用线外控片200检查线内生产的特性及效能。在一些实施例中，将呈多层结构的磊晶250用作线内生产中的源极/漏极区域的磊晶的模拟。在一些实施例中，将阻挡层220用作线内生产中的栅极的侧壁的模拟。
参看图1及图2，方法10行进至步骤16，在此步骤处通过测量元件测量控片100的磊晶150的厚度。在图3C中图示控片制作装置1000的测量元件1600。在此实施例中，测量元件1600包含整个腔室。在其他实施例中，测量元件1600仅为线内腔室及/或线外腔室的一部分。测量元件1600可包含但不限于腔室1610、控片固持台1620、光源410、偏光器420、分析器430及侦测器440。应注意，测量元件1600可包含其他元件，诸如偏光器420与控片固持台1620之间及/或控片固持台1620与分析器430之间的补偿器。熟悉此项技艺者可已知磊晶形成元件1400的这些结构及可另外添加的其他适宜结构的功能。因此，下文陈述中可不论述这些结构的说明书及详细操作。换言之，下文陈述将集中在控片的磊晶的测量上。
在如图4D所示形成控片100后，将控片100移动至如图3C所示且上文所论及的测量元件1600以便后续测量制程。通过偏振光测量控片100的磊晶150的厚度。在一些实施例中，通过椭圆对称法测量磊晶的厚度。椭圆对称法是用于调查薄膜的特性的光学技术，且可用于表征厚度或深度。在入射光与磊晶的材料结构互动后，将偏振中的变化用作信号。此是因为偏振取决于磊晶的厚度。在一些实施例中，通过椭偏仪测量磊晶的厚度。方法10的步骤16应用偏振光以实现磊晶厚度的无触点决定。
值得注意的是，由方法300监控的控片可为上文所描述的控片100或控片200。因此，每一组件的细节特征(诸如材料、形成方式及其他条件)可指示上文举例说明的彼等。
在其他实施例中，方法10的步骤测量所接收控片的磊晶的厚度，而不是根据上文论及的步骤12及14形成控片。所接收控片亦包括基板、凹部、阻挡层及磊晶。基板具有表面，且凹部位于基板的表面中。除了凹部，阻挡层位于基板的表面上方。磊晶位于凹部中。阻挡层可覆盖基板的表面的约72％至约93％，此意谓可曝露基板的表面的约7％至约28％。在一些实施例中，阻挡层覆盖基板的表面的约92％或以上。
在一些实施例中，在步骤16中测量磊晶的厚度包括以下步骤。用入射光照射磊晶。接着，侦测自磊晶的反射光。随后，入射光与反射光之间的偏振变化经量化以获得磊晶的厚度。
磊晶可部分或完全占据凹部。在一些实施例中，磊晶具有菱形，且凹部具有倒梯形剖面。磊晶的厚度与凹部的深度可具有自约1:1至约1:5范围内的比率。在一些实施例中，凹部具有自约30nm至约350nm范围内的深度。在一些实施例中，磊晶具有自约30nm至约70nm范围内的厚度。
根据本揭示案的一些实施例，方法10的步骤16亦可用于监控控片。方法10应用偏振光以测量磊晶的厚度，此磊晶位于根据本揭示案的一些实施例的控片的凹部中。通过此举，可获得磊晶的每一层的厚度，且可实现无损坏测量。进一步地，方法10的步骤16单纯应用偏振光以获得磊晶的每一层的厚度而无复杂程序，此减少了对控片的监控时间。通过与根据本揭示案的一些实施例的控片协作，方法10的步骤16提供简单、低成本且快速的方法以便监控控片。
参看如图3C所示的测量元件1600，在下文中描述通过偏振光测量磊晶厚度的细节。
如图3C所示，通过光源410发射入射光，并通过偏光器420偏振此入射光。偏振入射光可视情况传递穿过第一补偿器。随后，偏振入射光落在磊晶150上以便在入射角θ下照射。在一些实施例中，入射光为电磁波。
随后，在入射光与磊晶150之间的互动后，通过磊晶150发射偏振入射光。互动可包含反射、吸收、散射及上述的组合。在互动后，发射光(或电磁波)可取决于互动类型包含反射光、散射光、欧杰电子、二次电子及上述的组合。应注意，可通过不同方式分析不同类型的发射光以获得关于磊晶150的某些信息。在此实施例中，例如，特定而言，自磊晶150发射的反射光可提供与磊晶150的厚度相关的信息。由于磊晶150的特性、厚度(例如)改变反射光的偏振。在反射后，反射光可视情况传递穿过第二补偿器。接着，反射光传递穿过分析器430且由分析器偏振，并落入侦测器440中。在一些实施例中，分析器430为另一偏光器。随后，入射光与反射光之间的偏振变化经获取及量化以获得磊晶150的厚度。通过应用偏振光，可精确测量磊晶150的厚度，而无需损坏磊晶150的结构。
图3C所示的用于监控控片100的方法对于监控控片是简单、低成本且快速的方法，此方法应用了偏振光来测量控片100的凹部140中的磊晶150的厚度。因此，可在不损坏磊晶150的结构的情况下通过简单制程测量磊晶150的每一层的厚度。
值得注意的是，图1、图2及图3C所示的用于监控控片的方法可用于监控控片200，此控片包括多层磊晶250。如上文所描述，磊晶250的结构在凹部240中良好生长，且可观察到磊晶250的每一层之间的分界。可观察到每一层之间的分界表示磊晶250的每一层的厚度可由单个控片200获得。因此，根据本揭示案的一些实施例，可通过控片的改良结构及其监控方法减少控片的使用及监控循环时间。
在另一实施例中，在图2中图示另一控片制作装置2000。控片制作装置2000包含与控片制作装置1000中的晶圆基板移除元件1200相同的晶圆基板移除元件1200。此外，控片制作装置2000包含磊晶形成测量元件2200。在图3D中图示磊晶形成测量元件2200，此元件可包含控片制作装置1000的磊晶形成元件1400及测量元件1600。换言之，将测量元件1600并入磊晶形成元件1400中以在相同腔室处形成磊晶150的同时或恰好之后提供厚度测量。
在此实施例中，磊晶形成测量元件2200可包含但不限于腔室2210、旋转控片固持台2220、位于旋转控片固持台2220上方且内部具有开口2224的可选固定遮罩2222、用以使腔室2210为真空的真空泵2240、用以在生长磊晶时自腔室2210移除残余材料的第二泵2242以及反应气体提供装置2230、2232及2234、光源410、偏光器420、分析器430及侦测器440。应注意，磊晶形成测量元件2200可包含其他元件，诸如偏光器420与旋转控片固持台2220之间及/或旋转控片固持台2220与分析器430之间的补偿器。熟悉此项技艺者可已知磊晶形成测量元件200的这些结构及可另外添加的其他适宜结构的功能。
制造控片及测量控片的磊晶的厚度的描述类似于前文论及的控片制作装置1000。应注意，控片制作装置2000且特定而言磊晶形成测量元件2200可提供控片的较快测量，因为不存在控片的移动步骤或在步骤14与步骤16之间不存在等候期。此外，亦可在线内生产中应用磊晶形成测量元件2200用于即时测量以提供线内晶圆或晶片的瞬时信息或模拟。
考虑到上文所述，上文所论述的本揭示案的实施例具有优于现有方法及系统的优势。根据本揭示案的一些实施例的控片包括具有小曝露比率的凹部，此有益于多层磊晶的形成。因此，在高精度下监控控片，以使得较少控片需要加以监控以便意欲模拟线内生产。根据本揭示案的一些实施例的用于监控控片的方法是低成本、快速、无损且高度精确的方法，此方法减少了监控循环时间及所使用的控片数目。进一步地，通过使用根据本揭示案的一些实施例的方法，同时精确测量控片中的多层磊晶的多个层厚度，而无需损坏结构来增加监控控片的效能及效率。然而，应理解，其他实施例可具有不同优势，且特定优势对于所有实施例并非必需。
根据本揭示案的一些实施例，控片制作装置包含一晶圆基板移除元件及一磊晶形成元件。晶圆基板移除元件用于蚀刻一晶圆基板及在其中形成一凹部。磊晶形成元件用于在凹部中形成一磊晶来形成一控片。
在一实施方式中，进一步包含一测量系统，连接至装置，用于测量控片的一薄膜厚度。
在一实施方式中，测量系统包含：一电磁波源；一控片固持台，用于承载一控片；以及一侦测器，用于接收从控片发射的一电磁波。
在一实施方式中，进一步包含一偏光器于电磁波源与控片固持台之间。
在一实施方式中，进一步包含一分析器于控片固持台与侦测器之间。
根据本揭示案的其他实施例，测量控片中的磊晶厚度的方法包括以下步骤：在控片的一表面上形成一凹部；在凹部中生长一磊晶；用一入射电磁波照射磊晶：在入射电磁波与磊晶的互动后，接收来自磊晶的一发射电磁波：以及计算磊晶的一厚度。
在一实施方式中，互动包含反射、吸收、散射、和上述的组合。
在一实施方式中，发射电磁波包含反射电磁波、散射电磁波、欧杰电子、二次电子及上述的组合。
在一实施方式中，计算磊晶的厚度是通过量化入射电磁波与发射电磁波之间的偏振变化来获得磊晶的厚度。
根据本揭示案的又其他实施例，用于监控控片的方法包括以下步骤：接收一控片，控片包含：一基板、一凹部、一阻挡层及一磊晶。基板具有一表面，凹部位于基板的表面中，阻挡层位于除了凹部之外的基板的表面上方，磊晶位于凹部中。通过一偏振光测量磊晶的一厚度。
在一实施方式中，阻挡层覆盖基板的表面的约72％至约93％。
在一实施方式中，测量磊晶的厚度包含：用一入射光照射磊晶；侦测来自磊晶的一反射光；以及量化入射光与反射光之间的一偏振变化以获得磊晶的厚度。
在一实施方式中，通过一偏光器偏振入射光。
在一实施方式中，通过一分析器分析反射光。
在一实施方式中，磊晶的厚度与凹部的深度具有自约1:1至约1:5范围内的比率。
在一实施方式中，磊晶具有自约30nm至约70nm范围内的厚度。
在一实施方式中，凹部具有自约30nm至约350nm范围内的深度。
在一实施方式中，磊晶是由硅、锗、硼、磷、或上述的组合所组成。
在一实施方式中，阻挡层具有自约3nm至约50nm范围内的厚度。
在一实施方式中，阻挡层是由氮化硅所组成。
前文概述了数个实施例的特征，使得熟悉此项技艺者可更好地理解本揭示案的态样。熟悉此项技艺者应了解，可易于使用本揭示案作为设计或修改其他制程及结构的基础以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技艺者亦应认识到，此类等效结构并未脱离本揭示案的精神及范畴，并且可在不脱离本揭示案的精神及范畴的情况下在本文中实施各种变化、取代及修改。

Claims (1)

1.一种控片制作装置，其特征在于，包含：
一晶圆基板移除元件，用于蚀刻一晶圆基板及在其中形成一凹部；以及
一磊晶形成元件，用于在该凹部中形成一磊晶来形成一控片。
CN201611007311.6A 2015-12-30 2016-11-16 控片制作装置 Pending CN106935574A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/983,833 US9881821B2 (en) 2015-12-30 2015-12-30 Control wafer making device and method for measuring and monitoring control wafer
US14/983,833 2015-12-30

Publications (1)

Publication Number Publication Date
CN106935574A true CN106935574A (zh) 2017-07-07

Family

ID=59235844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611007311.6A Pending CN106935574A (zh) 2015-12-30 2016-11-16 控片制作装置

Country Status (3)

Country Link
US (2) US9881821B2 (zh)
CN (1) CN106935574A (zh)
TW (1) TW201733906A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107816949A (zh) * 2017-11-01 2018-03-20 长江存储科技有限责任公司 一种用于3d nand存储器的存储层薄膜厚度测量方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200365381A1 (en) 2019-05-14 2020-11-19 Mattson Technology, Inc. Systems And Methods For Transportation Of Replaceable Parts In a Vacuum Processing Apparatus
US11204312B2 (en) * 2020-03-13 2021-12-21 Applied Materials, Inc. In-situ full wafer metrology system
CN111996514A (zh) * 2020-08-26 2020-11-27 杭州中欣晶圆半导体股份有限公司 Lpcvd工艺中监控硅片膜厚和均一性的方法
CN112908898B (zh) 2021-01-27 2022-09-02 长鑫存储技术有限公司 控片量测方法及量测装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050405B1 (ko) * 2009-07-03 2011-07-19 주식회사 하이닉스반도체 스트레인드채널을 갖는 반도체장치 제조 방법
US8440540B2 (en) * 2009-10-02 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for doping a selected portion of a device
US9184050B2 (en) * 2010-07-30 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Inverted trapezoidal recess for epitaxial growth
WO2012020559A1 (ja) * 2010-08-09 2012-02-16 パナソニック株式会社 半導体発光デバイス
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
US9564321B2 (en) * 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
US9196542B2 (en) * 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
US9958327B2 (en) * 2014-10-01 2018-05-01 Nanometrics Incorporated Deconvolution to reduce the effective spot size of a spectroscopic optical metrology device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107816949A (zh) * 2017-11-01 2018-03-20 长江存储科技有限责任公司 一种用于3d nand存储器的存储层薄膜厚度测量方法
CN107816949B (zh) * 2017-11-01 2019-08-06 长江存储科技有限责任公司 一种用于3d nand存储器的存储层薄膜厚度测量方法

Also Published As

Publication number Publication date
TW201733906A (zh) 2017-10-01
US20170194176A1 (en) 2017-07-06
US9881821B2 (en) 2018-01-30
US20180114712A1 (en) 2018-04-26
US10043691B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
CN106935574A (zh) 控片制作装置
EP2665990B1 (en) Optical system and method for measuring in three-dimensional structures
CN113933286A (zh) 图案化结构中的基于拉曼光谱法的测量
TW557474B (en) Method and apparatus for determining process layer conformality
CN108966674A (zh) 用于薄膜中测量的混合测量系统及方法
CN113035735B (zh) 半导体结构的测量方法、系统、介质和电子设备
JP2008153661A (ja) 光計測を用いた半導体製造プロセスのプロセスパラメータの測定方法
TW200536036A (en) System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device
US8975094B2 (en) Test structure and method to facilitate development/optimization of process parameters
US9593940B2 (en) Optical measuring methods and apparatus
CN106409709B (zh) 检测基材中的缺陷的存在与位置的方法
US10761264B2 (en) Transmission lines using bending fins from local stress
US11876023B2 (en) Conformal film thickness determination using angled geometric features and vertices tracking
CN103824802A (zh) 半导体结构的形成方法
Belyansky et al. Strain characterization: techniques and applications.
TW201927078A (zh) 在線處理控制方法
US7787108B2 (en) Inline stress evaluation in microstructure devices
KR100252749B1 (ko) 두께 측정 표준 웨이퍼 제조 방법
US9691587B2 (en) Dimension measurement apparatus calibration standard and method for forming the same
CN117423634A (zh) 一种用于光学膜厚量测设备的匹配方法
WO2007004272A1 (ja) 不純物濃度分布の予測方法及び不純物濃度分布を決定するプログラム
Murayama et al. TSV Etching Process For High Capacitor And TSV Reliable Integration.
Keller et al. Non-destructive measurement of bottom width in deep trench isolation structures using IRCD metrology
CN108268684A (zh) 建立可制造性设计模型的数据处理方法及其数据处理装置
CN103545227B (zh) 监控半导体器件中磷硅玻璃层的磷浓度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170707