CN113035735B - 半导体结构的测量方法、系统、介质和电子设备 - Google Patents

半导体结构的测量方法、系统、介质和电子设备 Download PDF

Info

Publication number
CN113035735B
CN113035735B CN202110227148.9A CN202110227148A CN113035735B CN 113035735 B CN113035735 B CN 113035735B CN 202110227148 A CN202110227148 A CN 202110227148A CN 113035735 B CN113035735 B CN 113035735B
Authority
CN
China
Prior art keywords
semiconductor structure
spectrum
model
groove
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110227148.9A
Other languages
English (en)
Other versions
CN113035735A (zh
Inventor
黄鑫
王士欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110227148.9A priority Critical patent/CN113035735B/zh
Publication of CN113035735A publication Critical patent/CN113035735A/zh
Application granted granted Critical
Publication of CN113035735B publication Critical patent/CN113035735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明实施例提供了一种半导体结构的测量方法、系统、介质和电子设备，待测半导体结构设置在有源区，对照半导体结构设置在切割道区；待测半导体结构包括第一凹槽，所述第一凹槽顶部具有第一开口宽度；对照半导体结构包括第二凹槽，所述第二凹槽顶部具有第二开口宽度；测量方法包括：对所述待测半导体结构和所述对照半导体结构分别建模，对应得到第一模型和第二模型；基于严格耦合波理论分别对第一模型和第二模型进行同步寻值；将同步寻值结果中同时满足限定条件的解作为第一模型和第二模型的解，并根据第一模型的解获取所述待测半导体结构的光学关键尺寸。本发明的技术方案可以较为精确地测量半导体结构的光学关键尺寸。

Description

半导体结构的测量方法、系统、介质和电子设备
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体结构的测量方法、系统、计算机可读存储介质和电子设备。
背景技术
相关技术中，对半导体结构进行量测的方法包括OCD(Optical Critical-Dimension，光学关键尺寸)量测，OCD量测需要收集光谱、建立模型，并基于模型进行参数计算；但半导体结构中有源区结构复杂，存在许多线宽较小的结构，而且半导体结构中存在低敏感度材料，低敏感度材料的存在使得不同结构的光学信号相似，所得到的光谱较难区分；结构本身的线宽及结构相互间干扰，使得OCD无法准确建模，OCD量测的精度受到影响。
因此，需要一种新的半导体结构的测量方案以较为精确地对半导体结构进行光学关键尺寸的测量。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明实施例的目的在于提供一种半导体结构的测量方法、系统、计算机可读存储介质和电子设备，进而至少在一定程度上提高对半导体结构进行光学关键尺寸量测的精准度。
本发明的其它特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明实施例的第一方面，提供了一种种半导体结构的测量方法，所述测量方法采用对照半导体结构对待测半导体结构进行测量，所述待测半导体结构设置在有源区，所述对照半导体结构设置在切割道区；所述待测半导体结构包括第一凹槽，所述第一凹槽顶部具有第一开口宽度；所述对照半导体结构包括第二凹槽，所述第二凹槽顶部具有第二开口宽度；所述测量方法还包括：对所述待测半导体结构和所述对照半导体结构分别建模，对应得到第一模型和第二模型；基于严格耦合波理论分别对所述第一模型和所述第二模型进行同步寻值；将同步寻值结果中同时满足限定条件的解作为所述第一模型和所述第二模型的解，并根据所述第一模型的解获取所述待测半导体结构的光学关键尺寸。
在一些实施例中，所述限定条件包括：所述第一开口宽度与所述第二开口宽度的取值相等。
在一些实施例中，所述第二凹槽自晶圆的表面向下延伸至所述晶圆的基底层。
在一些实施例中，所述对所述待测半导体结构和所述对照半导体结构分别建模，包括：形成第一待测半导体结构；对所述第一待测半导体结构进行光谱收集，得到第一实际光谱；对所述第一待测半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第一模拟光谱，其中，所述切片数据包括切片后的第一待测半导体结构的尺寸数据；将所述第一模拟光谱与所述第一实际光谱进行匹配，得到与所述第一实际光谱匹配的第一匹配光谱；根据第一匹配光谱得到第一模型。
在一些实施例中，所述将所述第一模拟光谱与所述第一实际光谱进行匹配，包括：将第一模拟光谱中各参数在规定的范围内浮动以进行寻值，得到第一光谱数据库；在所述第一光谱数据库中查找与所述第一实际光谱匹配度大于等于0.9的光谱中匹配度最高的光谱为第一匹配光谱。
在一些实施例中，所述对所述待测半导体结构和所述对照半导体结构分别建模，包括：形成第一对照半导体结构；对所述第一对照半导体结构进行光谱收集，得到第二实际光谱；对所述第一对照半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第二模拟光谱，所述切片数据包括切片后的第一对照半导体结构的尺寸数据；将所述第二模拟光谱与所述第二实际光谱进行匹配，得到与所述第二实际光谱匹配的第二匹配光谱；根据所述第二匹配光谱得到第二模型。
在一些实施例中，所述将所述第二模拟光谱与所述第二实际光谱进行匹配，包括：将第二模拟光谱中各参数在规定的范围内浮动以进行寻值，得到第二光谱数据库；在所述第二光谱数据库中查找与所述第二实际光谱匹配度大于等于0.9的光谱中匹配度最高的光谱为第二匹配光谱。
在一些实施例中，所述基于严格耦合波理论分别对所述第一模型和所述第二模型进行同步寻值，包括：对所述第一模型浮动以下参数：第一开口宽度、第一角度、氧化层深度、第一硅深度，其中，所述第一角度为所述第一凹槽的槽壁和槽底的夹角的角度，所述第一硅深度为所述第一凹槽暴露的基底层的厚度；对所述第二模型浮动以下参数：第二开口宽度、第二角度、第二硅深度，其中，所述第二角度为所述第二凹槽的槽壁和槽底的夹角的角度，所述第二硅深度为所述第二凹槽暴露的基底层的厚度。
在一些实施例中，所述基于严格耦合波理论分别对所述第一模型和所述第二模型进行同步寻值，包括：对所述第一模型和所述第二模型进行多模型连接分析，获取所述第一开口宽度与所述第二开口宽度相同时，所述第一模型的参数值；根据所述第一模型的参数值获取所述待测半导体结构的光学关键尺寸。
在一些实施例中，所述待测半导体结构与所述对照半导体结构由同一刻蚀工艺形成，所述第一开口宽度等于所述第二开口宽度。
在一些实施例中，所述待测半导体结构包括基底层、浅沟槽隔离结构和所述第一凹槽；所述对照半导体结构包括基底层和所述第二凹槽；所述第一凹槽底部具有硅凸起。
在一些实施例中，每个晶圆上的所述对照半导体结构的数量为两个或两个以上。
根据本发明实施例的第二方面，提供了一种半导体结构的测量系统，所述测量系统采用对照半导体结构对待测半导体结构进行测量，所述待测半导体结构设置在有源区，所述对照半导体结构设置在切割道区；所述待测半导体结构包括第一凹槽，所述第一凹槽顶部具有第一开口宽度；所述对照半导体结构包括第二凹槽，所述第二凹槽顶部具有第二开口宽度；所述测量系统包括：建模单元，用于对所述待测半导体结构和所述对照半导体结构分别建模，得到第一模型和第二模型；寻值单元，用于基于严格耦合波理论分别对所述第一模型和所述第二模型进行同步寻值；获取单元，用于将同步寻值结果中同时满足限定条件的解作为所述第一模型和所述第二模型的解，并根据所述第一模型的解获取所述待测半导体结构的光学关键尺寸。
根据本发明实施例的第三方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述实施例中第一方面所述的半导体结构的测量方法。
根据本发明实施例的第四方面，提供了一种电子设备，包括：一个或多个处理器；存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上述实施例中第一方面所述的半导体结构的测量方法。
本发明实施例提供的技术方案可以包括以下有益效果：
在本发明的一些实施例所提供的技术方案中，通过在晶圆的切割道区设计用以与待测半导体结构相对照的对照半导体结构，并分别基于待测半导体结构和对照半导体结构建立模型，并对模型的匹配光谱进行同步寻值以最终得到半导体结构的光学关键尺寸，实现了对半导体结构的精确测量。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。在附图中：
图1示意性示出了相关技术中一种半导体结构的测量方法的示意图；
图2示意性示出了相关技术中接受量测机台测量的两种半导体的形状的示意图；
图3A示意性示出了相关技术中一种半导体结构的示意图；
图3B示意性示出了相关技术中另一种半导体结构的示意图；
图4示意性示出了根据本发明一种实施例的半导体结构的测量方法的流程图；
图5A示意性示出了根据本发明一种实施例的待测半导体结构的示意图；
图5B示意性示出了根据本发明一种实施例的对照半导体结构的示意图；
图6A示意性示出了根据本发明一种实施例的第一模型的示意图；
图6B示意性示出了根据本发明一种实施例的第二模型的示意图；
图7示意性示出了根据本发明一种实施例的对照半导体结构在晶圆上位置的示意图；
图8示意性示出了根据本发明一种实施例的半导体结构的测量系统的方框图；
图9示意性示出了适于用来实现本发明实施例的电子设备的计算机系统的结构图。
具体实施方式
现在将参考附图更全面地描述示例性实施方式。然而，示例性实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例性实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的模块翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
在相关技术中，半导体结构的有源区域结构复杂，计算参数很多，Si及OX(oxide，氧化物)结构参数关联性强，而且还存在OX等低敏感度材料。其中，OX为oxide的简称，在此指代氧化物或者氧化硅。例如，有源区域有Si深度和OX深度，OX材料光学敏感度很低，而且在该结构中OX深度非常小，OX及Si的结构参数具有强关联性，单独使用该有源区域结构计算容易寻值异常，参数之间互相影响，当低敏感度参数OX深度的测量产生数据漂移时，Si深度读值会受到影响，因而对建模要求更高，参数可调动范围较小。
如图1所示，对标准产品的半导体结构进行破坏性的物理失效分析，得到物理失效分析切片。在根据物理失效分析切片建立合理模型并导入到量测机台后，量测机台使用椭偏光测量线上晶圆的半导体结构。之后，量测机台分析模型参数并匹配光谱，得到光学关键尺寸数据。
具体地，在匹配光谱时，量测机台程序通过调整模型参数，将拟合的光谱与实际测量得到的光谱做耦合匹配，得出最佳的参数。
OCD量测机台只能量测重复结构，其模型依据实际结构的最小重复单元来建立。光学关键尺寸量测的模型较为复杂，且其精准度容易受待测量结构的底层复杂结构影响。
如图2所示，结构一201的高为HT1，开口宽度为CD1，角度为SWA1，结构二202的高为HT2，开口宽度为CD2，角度为SWA2，其中，HT1＞HT2，CD1＜CD2。在使用OCD进行光学量测时，这两种结构的光谱很难区分。在使用OCD量测如图3A所示的结构时，由于填充层302的材料为OX(氧化物)等低敏感度材料，基底层301的Si和填充层302的OX结构之间具有强关联性，且硅深度DSi1和OX深度DOX1的差较小，从而较难对硅深度DSi1及氧化物深度DOX1进行测量。如图3B所示的结构中，硅深度DSi2和OX深度DOX2的差也较小。且图3A和图3B所示的两种结构所对应的光谱非常相近，很难区分。如图3A所示的结构的测量过程中OX出现寻值异常和OX结构异常，造成开口宽度的变化，进而影响Si Depth(硅深度)的读值，导致采用该模型较难进行准确测量。
材料的光学特性是固定的，因此我们需要尽量避免结构之间的强关联性，当前采取的方法大多是固定某些参数等，但该方法限制了模型的适用范围，且不能获取到实际的OX深度。
为解决以上问题，本发明提供一种半导体结构的测量方案，以对半导体结构的待测半导体结构进行光学关键尺寸测量。
图4示意性示出了本发明示例性实施方式的一种半导体结构的测量方法。本发明实施例提供的方法可以由任意具备计算机处理能力的电子设备执行，例如终端设备和/或服务器。在本发明实施例中，测量方法采用对照半导体结构对待测半导体结构进行测量，待测半导体结构设置在有源区，对照半导体结构设置在切割道区；待测半导体结构包括第一凹槽，第一凹槽顶部具有第一开口宽度；对照半导体结构包括第二凹槽，第二凹槽顶部具有第二开口宽度，参考图4，该半导体结构的测量方法可以包括以下步骤：
步骤S402，对待测半导体结构和对照半导体结构分别建模，对应得到第一模型和第二模型；
步骤S404，基于严格耦合波理论分别对第一模型和第二模型进行同步寻值；
步骤S406，将同步寻值结果中同时满足限定条件的解作为第一模型和第二模型的解，并根据第一模型的解获取待测半导体结构的光学关键尺寸。
在本发明实施例的技术方案中，在晶圆上形成待测半导体结构的对照组即对照半导体结构。这样，在对待测半导体结构和对照半导体结构分别建模寻值时，得到的满足限定条件的解即为同时满足第一模型和第二模型的解，进而在不受OX影响的情况下获取待测半导体结构的光学关键尺寸，实现对待测半导体结构的精确测量。
这里，限定条件可以为：第一开口宽度与第二开口宽度的取值相等。
在本发明示例性实施例中，每个晶圆上的对照半导体结构的数量可以为一个，也可以为两个或两个以上。以多个对照半导体结构为基础，可以建立多个第二模型，同时满足限定条件的解即为第一模型和第二模型的解，也即是最终的同步寻值结果。
如图5A所示的一种形成在有源区的位线接触(Bit Line Contact，简称BLC)半导体结构，包括第一凹槽500、基底层501、浅沟槽隔离结构502和氮化硅(SIN)层503；基底层501的材料包括硅，浅沟槽隔离结构502的材料包括氧化硅(oxide)；在刻蚀形成第一凹槽500的过程中由于硅与氧化硅的刻蚀选择比不同，氧化硅刻蚀速率较快，硅刻蚀速率较慢，使得第一凹槽500底部具有硅凸起504，硅凸起504周围存在凹陷部；由于硅凸起504和凹陷部的尺寸差别较小，在量测过程中较难得到硅深度和氧化硅深度的准确数值；且氧化硅材料光学敏感度较低，会影响光学关键尺寸测量的测量结果。
如图5B所示，对照半导体结构具有第二凹槽505、基底层501、介质层502和氮化硅(SIN)层503，介质层502较薄可忽略不计；第二凹槽505自晶圆的表面向下延伸至晶圆的基底层。自SiN层503向下，穿过介质层502，延伸至基底层501。该对照半导体结构相当于把图5A所示的待测区域简化，去除浅沟槽隔离结构的影响且第二凹槽底部没有硅凸起。这里，晶圆的基底层可以为硅层。对照半导体结构与待测半导体结构的开口宽度相同，且该对照半导体结构的刻蚀工艺与待测半导体结构的刻蚀工艺相同，则理论上对照半导体结构的硅深度与待测半导体结构的硅深度相同。不同的是，对照半导体结构设置于晶圆的切割道上，该对照半导体结构中不具有浅沟槽隔离结构，即不存在光学敏感度较低的氧化硅材料，也不存在氧化硅与硅的结构的关联问题，从而采用该对照半导体结构可以提高硅深度测量的准确性。
可见，如图5A所示的待测半导体结构和如图5B所示的对照半导体结构的各层材质相同。但是如图5A所示的待测半导体结构的底层具有基底层，该基底层上具有浅沟槽隔离结构，在刻蚀过程中由于硅和氧化硅刻蚀选择比不同，氧化硅刻蚀较快硅刻蚀较慢，会形成位于第一凹槽中的硅凸起，这样后期测量的时候不能准确地测量第一凹槽的底部形貌。如图5B所示的对照半导体结构的底层只是硅基底层，所以刻蚀出的底部凹槽结构较简单，不包括氧化层。这样，就实现了采用较简单的对照半导体结构来达到量测待测半导体结构的目的。
在步骤S402之前，需要获得建立第一模型和第二模型需要的参数，这些参数是通过对待测半导体结构和对照半导体结构进行物理失效分析得到的。
这里，对待测半导体结构和对照半导体结构进行物理失效分析时，需要分别对待测半导体结构和对照半导体结构进行破坏性的分析，以得到建立第一模型和第二模型所需要的参数，比如深度、宽度等。
具体地，对待测半导体结构进行物理失效分析以得到第一模型的步骤包括：形成第一待测半导体结构；对第一待测半导体结构进行光谱收集，得到第一实际光谱；对第一待测半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第一模拟光谱，其中，切片数据包括切片后的第一待测半导体结构的尺寸数据；将第一模拟光谱与第一实际光谱进行匹配；得到与第一实际光谱匹配的第一匹配光谱；根据第一匹配光谱得到第一模型。
具体地，将第一模拟光谱与第一实际光谱进行匹配的具体过程包括：将第一模拟光谱中各参数在规定的范围内浮动以进行寻值，每个参数在寻值过程中会生成很多光谱，这些光谱就会形成第一光谱数据库，在第一光谱数据库中找出与第一实际光谱匹配度最高，且匹配度大于等于0.9的光谱作为第一匹配光谱。这里，如果第一光谱数据库中只有一个光谱与第一实际光谱的匹配度大于0.9，则将该光谱作为第一匹配光谱，如果第一光谱数据库中有多个光谱与第一实际光谱的匹配度大于0.9，则将取匹配度最高的光谱作为第一匹配光谱，根据第一匹配光谱即可相应的得到第一模型。
这里，0.9仅是一个阈值，在实际应用中可以根据需要调整该阈值的取值，例如，该阈值可以取值0.85，0.88，0.92，0.93等，且并不局限于此。
对对照半导体结构进行物理失效分析以得到第二模型的步骤包括：形成第一对照半导体结构；对第一对照半导体结构进行光谱收集，得到第二实际光谱；对第一对照半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第二模拟光谱，切片数据包括切片后的第一对照半导体结构的尺寸数据；将第二模拟光谱与第二实际光谱进行匹配，得到与第二实际光谱匹配的第二匹配光谱；根据第二匹配光谱得到第二模型。
具体地，将第二模拟光谱与第二实际光谱进行匹配的具体过程包括：将第二模拟光谱中各参数在规定的范围内浮动以进行寻值，每个参数在寻值过程中会生成很多光谱，这些光谱就会形成第二光谱数据库，在第二光谱数据库中找出与第二实际光谱匹配度最高，且匹配度大于等于0.9的光谱作为第二匹配光谱。这里，如果第二光谱数据库中只有一个光谱与第二实际光谱的匹配度大于0.9，则将该光谱作为第二匹配光谱，如果第二光谱数据库中有多个光谱与第二实际光谱的匹配度大于0.9，则将取匹配度最高的光谱作为第二匹配光谱，根据第二匹配光谱即可相应的得到第二模型。
这里，0.9仅是一个阈值，在实际应用中可以根据需要调整该阈值的取值，例如，该阈值可以取值0.85，0.88，0.92，0.93等，且并不局限于此。
本发明实施例中的对照半导体结构可以为一种Film To Array(FTA)OCD，其用于模拟有源区域(Array)中的待测半导体结构，便于测量或者保护待测半导体结构。其是一种外围电路区域的相似图形，该新增的FTA是待测半导体结构中参数具有强关联性的复杂结构的简化，以使得待测半导体结构与对照半导体结构相同，从而可以同步寻值。
在步骤S402中，分别建立第一模型和第二模型后，得到如图6A和图6B所示的第一模型和第二模型。
在步骤S404中，对第一模型浮动以下参数：第一开口宽度、第一角度、氧化硅深度、第一硅深度，其中，第一角度为待测半导体结构所形成的凹槽的槽壁和槽底的夹角的角度，第一硅深度为待测半导体结构的暴露的基底层的厚度。
在步骤S404中，对第二模型浮动以下参数：第二开口宽度、第二角度、第二硅深度，其中，第二角度为第二凹槽的槽壁和槽底的夹角的角度，第二硅深度为第二凹槽的暴露的基底层的厚度。
在步骤S404中，基于严格耦合波理论分别对第一模型和第二模型进行同步寻值。严格耦合波理论(rigorous coupled-wave analysis)是利用Maxwell方程组和边界条件对具有周期型结构的光栅进行精确求解的一种方法。
具体地，在基于严格耦合波理论分别对第一模型和第二模型进行同步寻值时，对设定的光栅进行等厚或者等宽分层，并在每一分层内对电磁场做傅里叶级数展开，由麦克斯韦方程组导出入射介质层和基底层电磁场的表达式；利用傅里叶级数展开光栅层的介电常数，推导出耦合波微分方程组，将其转化为本征模式场的求解问题；在不同区域边界上运用电磁场边界条件，求解每一分层本征模式场的振幅系数和传播常数，进而确定光栅衍射效率或者近场分布情况。
不同结构中，各个方向的尺寸不相同，根据严格耦合波理论分层进行分析计算时，计算方法类似积分计算，如果其中一个CD值固定，就可以推知其它准确数值。
在步骤S406中，对第一模型和第二模型进行多模型连接分析，获取第一开口宽度与第二开口宽度相同时，第一模型的参数值；根据第一模型的参数值获取待测半导体结构的光学关键尺寸。
这样，在对图5A和图5B所示的待测半导体结构和对照半导体结构分别建立模型如图6A和图6B所示。
对如图6A所述的第一模型和图6B所示的第二模型联立求解。具体地，浮动第一模型的参数即硅深度DSi3、角度SWA3、氧化硅深度DOX3和开口宽度CD3，浮动第二模型的参数即硅深度DSi4、角度SWA4和开口宽度CD4，利用限制条件CD3＝CD4，就可以得到输出参数，这些输出参数包括第一硅深度，第一角度和第一氧化物深度即氧化硅深度。从而实现了利用对照组把氧化物的影响去除掉，并得到准确的结果。
在本发明实施例中，在晶圆的切割道区设置简化结构，在有源区上设置复杂结构，简化结构与复杂结构各膜层结构不同但采用的刻蚀工艺相同，如复杂结构含有浅沟槽隔离结构。分别对简化结构与复杂结构建立简化模型和复杂模型，通过简化模型与复杂模型进行连接(CD3＝CD4)同步寻值，得到待测半导体结构的光学关键尺寸。
如图7所示，对照半导体结构701所在的位置在晶圆上的晶粒702之间的切割道上，这样，可以减少晶圆面积的浪费。
本发明实施例的技术方案中，采用设计的新的对照半导体结构，即FTA-OCD作为待测半导体结构的对照组时，可以减少测量过程中Si和OX结构之间的关联及低敏感度参数的影响。
在本发明实施例提供的半导体结构的测量方法中，通过在晶圆的切割道区设计用以与待测量的半导体结构相对照的对照半导体结构，并分别基于待测半导体结构和对照半导体结构建立模型，并对模型的匹配光谱进行同步寻值以最终得到半导体结构的光学关键尺寸，实现了对半导体结构的精确测量。
以下介绍本发明的系统实施例，可以用于执行本发明上述的半导体结构的测量方法。在本发明实施例中，测量系统采用对照半导体结构对待测半导体结构进行测量，待测半导体结构设置在有源区，对照半导体结构设置在切割道区；待测半导体结构包括第一凹槽，第一凹槽顶部具有第一开口宽度；对照半导体结构包括第二凹槽，第二凹槽顶部具有第二开口宽度。如图8所示，根据本发明实施例提供的一种半导体结构的测量系统800可以包括：
建模单元802，用于对待测半导体结构和对照半导体结构分别建模，得到第一模型和第二模型；
寻值单元804，用于基于严格耦合波理论分别对第一模型和第二模型进行同步寻值；
获取单元806，用于将同步寻值结果中同时满足限定条件的解作为第一模型和第二模型的解，并根据第一模型的解获取待测半导体结构的光学关键尺寸。
由于本发明的示例实施例的半导体结构的测量系统的各个功能模块与上述半导体结构的测量方法的示例实施例的步骤对应，因此对于本发明装置实施例中未披露的细节，请参照本发明上述的半导体结构的测量方法的实施例。
在本发明实施例提供的半导体结构的测量系统中，通过在晶圆的切割道区设计用以与待测量的半导体结构相对照的对照半导体结构，并分别基于待测半导体结构和对照半导体结构建立模型，并对模型的匹配光谱进行同步寻值以最终得到半导体结构的光学关键尺寸，实现了对半导体结构的精确测量。
下面参考图9，其示出了适于用来实现本发明实施例的电子设备的计算机系统900的结构示意图。图9示出的电子设备的计算机系统900仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图9所示，计算机系统900包括中央处理单元(CPU)901，其可以根据存储在只读存储器(ROM)902中的程序或者从存储部分908加载到随机访问存储器(RAM)903中的程序而执行各种适当的动作和处理。在RAM 903中，还存储有系统操作所需的各种程序和数据。CPU901、ROM 902以及RAM 903通过总线904彼此相连。输入/输出(I/O)接口905也连接至总线904。
以下部件连接至I/O接口905：包括键盘、鼠标等的输入部分906；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分907；包括硬盘等的存储部分908；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分909。通信部分909经由诸如因特网的网络执行通信处理。驱动器910也根据需要连接至I/O接口905。可拆卸介质911，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器910上，以便于从其上读出的计算机程序根据需要被安装入存储部分908。
特别地，根据本发明的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本发明的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分909从网络上被下载和安装，和/或从可拆卸介质911被安装。在该计算机程序被中央处理单元(CPU)901执行时，执行本申请的系统中限定的上述功能。
需要说明的是，本发明所示的计算机可读存储介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
描述于本发明实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。
作为另一方面，本申请还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中所述的半导体结构的测量方法。
例如，所述的电子设备可以实现如图4中所示的各个步骤。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种半导体结构的测量方法，其特征在于，所述测量方法采用对照半导体结构对待测半导体结构进行测量，所述待测半导体结构设置在有源区，所述对照半导体结构设置在切割道区；所述待测半导体结构包括第一凹槽，所述第一凹槽顶部具有第一开口宽度；所述对照半导体结构包括第二凹槽，所述第二凹槽顶部具有第二开口宽度；所述测量方法还包括：
对所述待测半导体结构和所述对照半导体结构分别建模，对应得到第一模型和第二模型；
基于严格耦合波理论分别对所述第一模型和所述第二模型进行同步寻值；
将同步寻值结果中同时满足限定条件的解作为所述第一模型和所述第二模型的解，并根据所述第一模型的解获取所述待测半导体结构的光学关键尺寸，其中，所述限定条件包括：所述第一开口宽度与所述第二开口宽度的取值相等；
所述对所述待测半导体结构和所述对照半导体结构分别建模，包括：
形成第一待测半导体结构；对所述第一待测半导体结构进行光谱收集，得到第一实际光谱；对所述第一待测半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第一模拟光谱，其中，所述切片数据包括切片后的第一待测半导体结构的尺寸数据；将所述第一模拟光谱与所述第一实际光谱进行匹配，得到与所述第一实际光谱匹配的第一匹配光谱；根据第一匹配光谱得到第一模型；
形成第一对照半导体结构；对所述第一对照半导体结构进行光谱收集，得到第二实际光谱；对所述第一对照半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第二模拟光谱，所述切片数据包括切片后的第一对照半导体结构的尺寸数据；将所述第二模拟光谱与所述第二实际光谱进行匹配，得到与所述第二实际光谱匹配的第二匹配光谱；根据所述第二匹配光谱得到第二模型；
所述基于严格耦合波理论分别对所述第一模型和所述第二模型进行同步寻值，包括：
对所述第一模型浮动以下参数：第一开口宽度、第一角度、氧化层深度、第一硅深度，其中，所述第一角度为所述第一凹槽的槽壁和槽底的夹角的角度，所述第一硅深度为所述第一凹槽暴露的基底层的厚度；对所述第二模型浮动以下参数：第二开口宽度、第二角度、第二硅深度，其中，所述第二角度为所述第二凹槽的槽壁和槽底的夹角的角度，所述第二硅深度为所述第二凹槽暴露的基底层的厚度；
对所述第一模型和所述第二模型进行多模型连接分析，获取所述第一开口宽度与所述第二开口宽度相同时，所述第一模型的参数值；根据所述第一模型的参数值获取所述待测半导体结构的光学关键尺寸。
2.根据权利要求1所述的测量方法，其特征在于，所述第二凹槽自晶圆的表面向下延伸至所述晶圆的基底层。
3.根据权利要求1所述的测量方法，其特征在于，所述将所述第一模拟光谱与所述第一实际光谱进行匹配，包括：
将第一模拟光谱中各参数在规定的范围内浮动以进行寻值，得到第一光谱数据库；
在所述第一光谱数据库中查找与所述第一实际光谱匹配度大于等于0.9的光谱中匹配度最高的光谱为第一匹配光谱。
4.根据权利要求1所述的测量方法，其特征在于，所述将所述第二模拟光谱与所述第二实际光谱进行匹配，包括：
将第二模拟光谱中各参数在规定的范围内浮动以进行寻值，得到第二光谱数据库；
在所述第二光谱数据库中查找与所述第二实际光谱匹配度大于等于0.9的光谱中匹配度最高的光谱为第二匹配光谱。
5.根据权利要求1所述的测量方法，其特征在于，所述待测半导体结构与所述对照半导体结构由同一刻蚀工艺形成，所述第一开口宽度等于所述第二开口宽度。
6.根据权利要求1所述的测量方法，其特征在于，所述待测半导体结构包括基底层、浅沟槽隔离结构和所述第一凹槽；所述对照半导体结构包括基底层和所述第二凹槽；所述第一凹槽底部具有硅凸起。
7.根据权利要求1所述的测量方法，其特征在于，每个晶圆上的所述对照半导体结构的数量为两个或两个以上。
8.一种半导体结构的测量系统，其特征在于，所述测量系统采用对照半导体结构对待测半导体结构进行测量，所述待测半导体结构设置在有源区，所述对照半导体结构设置在切割道区；所述待测半导体结构包括第一凹槽，所述第一凹槽顶部具有第一开口宽度；所述对照半导体结构包括第二凹槽，所述第二凹槽顶部具有第二开口宽度；所述测量系统还包括：
建模单元，用于对所述待测半导体结构和所述对照半导体结构分别建模，得到第一模型和第二模型；
寻值单元，用于基于严格耦合波理论分别对所述第一模型和所述第二模型进行同步寻值；
获取单元，用于将同步寻值结果中同时满足限定条件的解作为所述第一模型和所述第二模型的解，并根据所述第一模型的解获取所述待测半导体结构的光学关键尺寸，其中，所述限定条件包括：所述第一开口宽度与所述第二开口宽度的取值相等；
所述建模单元设置为：
形成第一待测半导体结构；对所述第一待测半导体结构进行光谱收集，得到第一实际光谱；对所述第一待测半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第一模拟光谱，其中，所述切片数据包括切片后的第一待测半导体结构的尺寸数据；将所述第一模拟光谱与所述第一实际光谱进行匹配，得到与所述第一实际光谱匹配的第一匹配光谱；根据第一匹配光谱得到第一模型；
形成第一对照半导体结构；对所述第一对照半导体结构进行光谱收集，得到第二实际光谱；对所述第一对照半导体结构进行切片，并根据切片数据进行建模，得到所建模型的第二模拟光谱，所述切片数据包括切片后的第一对照半导体结构的尺寸数据；将所述第二模拟光谱与所述第二实际光谱进行匹配，得到与所述第二实际光谱匹配的第二匹配光谱；根据所述第二匹配光谱得到第二模型；
所述寻值单元设置为：
对所述第一模型浮动以下参数：第一开口宽度、第一角度、氧化层深度、第一硅深度，其中，所述第一角度为所述第一凹槽的槽壁和槽底的夹角的角度，所述第一硅深度为所述第一凹槽暴露的基底层的厚度；对所述第二模型浮动以下参数：第二开口宽度、第二角度、第二硅深度，其中，所述第二角度为所述第二凹槽的槽壁和槽底的夹角的角度，所述第二硅深度为所述第二凹槽暴露的基底层的厚度；
对所述第一模型和所述第二模型进行多模型连接分析，获取所述第一开口宽度与所述第二开口宽度相同时，所述第一模型的参数值；根据所述第一模型的参数值获取所述待测半导体结构的光学关键尺寸。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1至7中任一项所述的半导体结构的测量方法。
10.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求1至7中任一项所述的半导体结构的测量方法。
CN202110227148.9A 2021-03-01 2021-03-01 半导体结构的测量方法、系统、介质和电子设备 Active CN113035735B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110227148.9A CN113035735B (zh) 2021-03-01 2021-03-01 半导体结构的测量方法、系统、介质和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110227148.9A CN113035735B (zh) 2021-03-01 2021-03-01 半导体结构的测量方法、系统、介质和电子设备

Publications (2)

Publication Number Publication Date
CN113035735A CN113035735A (zh) 2021-06-25
CN113035735B true CN113035735B (zh) 2022-05-27

Family

ID=76465209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110227148.9A Active CN113035735B (zh) 2021-03-01 2021-03-01 半导体结构的测量方法、系统、介质和电子设备

Country Status (1)

Country Link
CN (1) CN113035735B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113029024B (zh) * 2021-03-01 2021-11-16 长鑫存储技术有限公司 半导体结构的测量方法及设备
CN113420260B (zh) * 2021-07-01 2022-10-28 深圳市埃芯半导体科技有限公司 一种半导体尺寸的测量计算方法、装置及计算机存储介质
CN117744035B (zh) * 2024-02-20 2024-04-26 上海诺睿科半导体设备有限公司 一种多光谱光学关键尺寸的获取方法、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864228A (en) * 1985-03-15 1989-09-05 Fairchild Camera And Instrument Corporation Electron beam test probe for integrated circuit testing
CN101145535A (zh) * 2006-09-15 2008-03-19 联华电子股份有限公司 非破坏性检测线宽粗糙现象的方法
KR20100085595A (ko) * 2009-01-21 2010-07-29 (주)펨트론 광학적 간섭을 이용한 ｏｃｄ 측정 방법 및 장치
CN112212815A (zh) * 2019-07-12 2021-01-12 长鑫存储技术有限公司 三维形貌的测量方法及测量装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9043743B2 (en) * 2013-10-22 2015-05-26 International Business Machines Corporation Automated residual material detection
US10732515B2 (en) * 2017-09-27 2020-08-04 Kla-Tencor Corporation Detection and measurement of dimensions of asymmetric structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864228A (en) * 1985-03-15 1989-09-05 Fairchild Camera And Instrument Corporation Electron beam test probe for integrated circuit testing
CN101145535A (zh) * 2006-09-15 2008-03-19 联华电子股份有限公司 非破坏性检测线宽粗糙现象的方法
KR20100085595A (ko) * 2009-01-21 2010-07-29 (주)펨트론 광학적 간섭을 이용한 ｏｃｄ 측정 방법 및 장치
CN112212815A (zh) * 2019-07-12 2021-01-12 长鑫存储技术有限公司 三维形貌的测量方法及测量装置

Also Published As

Publication number Publication date
CN113035735A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
CN113035735B (zh) 半导体结构的测量方法、系统、介质和电子设备
EP2979297B1 (en) Statistical model-based metrology
US8832611B2 (en) Process aware metrology
US20140379281A1 (en) Measurement Model Optimization Based On Parameter Variations Across A Wafer
CN101331378B (zh) 在光学计量中为重复结构选择单位元配置
US8793638B2 (en) Method of optimizing design for manufacturing (DFM)
CN114543690B (zh) 光学特性的建模方法、光声测量方法及装置
JP2008118145A (ja) 偏光反射率計を用いた半導体ウエハ上に形成された構造の連続測定
CN104778181B (zh) 一种进行测量光谱与库光谱匹配的方法及其设备
Vaid et al. Holistic metrology approach: hybrid metrology utilizing scatterometry, critical dimension-atomic force microscope and critical dimension-scanning electron microscope
US11341305B2 (en) Method of predicting shape of semiconductor device
KR101357326B1 (ko) 패턴화 구조 검사 시스템
CN109637945A (zh) 半导体器件sti形貌的监控方法、其应用方法及改善tcr结构的方法
KR102376256B1 (ko) 에치 바이어스 특성 묘사 및 그 사용 방법
US8965551B2 (en) Defect analyzing method and defect analyzing apparatus
Ku Spectral reflectometry for metrology of three-dimensional through-silicon vias
CN104332460B (zh) 沟槽形貌监控方法以及沟槽形貌监控结构制作方法
US20180135967A1 (en) Three-dimensional scatterometry for measuring dielectric thickness
KR101461667B1 (ko) 패턴화 구조 검사 장치 및 계측 데이터 관리 방법
CN115668471A (zh) 用于沟槽的光学测量的目标
CN113571437B (zh) 半导体器件测量方法
Srichandan et al. Machine Learning for Deep Trench Bottom Width Measurements using Scatterometry: AM: Advanced Metrology
Timoney et al. Comprehensive BEOL control using scatterometry and APC
Zaidi et al. FTIR based nondestructive method for metrology of depths in poly silicon-filled trenches
CN108268684B (zh) 建立可制造性设计模型的数据处理方法及其数据处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant