CN107816949A - 一种用于3d nand存储器的存储层薄膜厚度测量方法 - Google Patents

一种用于3d nand存储器的存储层薄膜厚度测量方法 Download PDF

Info

Publication number
CN107816949A
CN107816949A CN201711059141.0A CN201711059141A CN107816949A CN 107816949 A CN107816949 A CN 107816949A CN 201711059141 A CN201711059141 A CN 201711059141A CN 107816949 A CN107816949 A CN 107816949A
Authority
CN
China
Prior art keywords
accumulation layer
layer
film thickness
thickness
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711059141.0A
Other languages
English (en)
Other versions
CN107816949B (zh
Inventor
陈子琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711059141.0A priority Critical patent/CN107816949B/zh
Publication of CN107816949A publication Critical patent/CN107816949A/zh
Application granted granted Critical
Publication of CN107816949B publication Critical patent/CN107816949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了一种存储层薄膜厚度测量方法，该方法通过在非存储器件的层叠结构上蚀刻形成存储层厚度测量槽，将3D NAND存储器的存储层薄膜厚度的测量转换为厚度测量槽内的存储层薄膜厚度的测量，因厚度测量槽内的存储层薄膜厚度可以通过椭偏光谱仪完成测量，而利用椭偏光谱仪测量薄膜厚度的技术为非破坏性无损测量技术，从而实现对3D NAND存储器中的存储层薄膜厚度的无损快速测量。

Description

一种用于3D NAND存储器的存储层薄膜厚度测量方法
技术领域
本申请涉及3D NAND存储器技术，尤其涉及一种用于3D NAND存储器的存储层厚度测量方法。
背景技术
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。
现有的3D NAND存储器通常为电荷陷阱型，其沟道孔(channel hole)为通过垂直刻蚀氮化硅层和氧化硅层交替堆叠的层叠结构形成的垂直结构。3D NAND存储器的存储层的各层薄膜层通过薄膜沉积工艺沉积于该沟道孔侧壁上。其中，存储层的各层薄膜层包括：隧穿层、电荷陷阱层以及阻挡层。
在3D NAND存储器中，存储层的各层薄膜层厚度直接影响着存储器的器件性能，因此，在3D NAND制造工艺中需要准确测量该存储层的各层薄膜层厚度。
现有的非破坏性测量技术例如光学关键尺寸(Optical Critical Dimension,OCD)量测技术以及椭偏光谱测量技术难以准确测量存储层中的各层薄膜层厚度。
目前，3D NAND存储器的存储层厚度测量多采用切片后使用扫描透射电子显微镜(TEM)测量，然而该TEM测量技术属于破坏式测量，测量周期长，不利于规模化量产工艺。
发明内容
有鉴于此，本申请实施例提供了一种用于3D NAND存储器的存储层薄膜厚度测量方法，以实现对3D NAND存储器中的存储层薄膜厚度的无损快速测量。
为了解决上述技术问题，本申请采用了如下技术方案：
一种用于3D NAND存储器的存储层薄膜厚度测量方法，包括：
提供衬底，所述衬底上形成有由氧化硅层和氮化硅层交替层叠的堆叠结构，所述衬底包括存储器件区和非存储器件区；
刻蚀位于存储器件区的堆叠结构，形成沟道孔；
刻蚀位于非存储器件区的堆叠结构，形成存储层厚度测量槽；所述存储层厚度测量槽的横断面能够容纳椭偏光谱仪产生的整个聚焦光斑；
在所述沟道孔以及所述存储层厚度测量槽内沉积存储层，所述存储层包括：隧穿层、电荷陷阱层以及阻挡层；
通过反射式光谱椭偏测量方法测量沉积在所述存储层厚度测量槽内的存储层各层薄膜厚度；
根据所述沉积在所述存储层厚度测量槽内的存储层各层薄膜厚度与沉积在沟道孔内的存储层各层薄膜厚度的关系，获取沉积在沟道孔内的存储层各层薄膜厚度，所述沉积在沟道孔内的存储层各层薄膜厚度为3D NAND存储器的存储层各层薄膜厚度。
可选地，所述刻蚀位于非存储器件区的堆叠结构，形成存储层厚度测量槽，具体为：
在刻蚀位于存储器件区的堆叠结构，形成沟道孔的同时，刻蚀位于非存储器件区的堆叠结构，形成存储层厚度测量槽。
可选地，所述存储层厚度测量槽与沟道孔的深度相同。
可选地，所述非存储器件区为晶圆划槽区。
可选地，形成沟道孔和形成存储层厚度测量槽之后，在所述沟道孔以及所述存储层厚度测量槽内沉积存储层之前，还包括：
在沟道孔底部以及存储层厚度测量槽底部均生成外延层。
可选地，所述在沟道孔以及存储层厚度测量槽内沉积存储层，具体包括：
采用化学气相沉积方法或者原子层沉积方法在沟道孔以及存储层厚度测量槽内沉积存储层。
可选地，沉积在沟道孔内的存储层各层薄膜层厚度与沉积在存储层厚度测量槽内的对应的各层薄膜层厚度相同。
可选地，所述衬底为硅衬底。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请提供的用于3D NAND存储器的存储层薄膜厚度测量方法中，在衬底的非存储器件区形成存储层厚度测量槽，然后在该测量槽内形成与3DNAND的存储层的各层薄膜组成相同的存储层结构，因此，测量槽内的存储层各层薄膜厚度能够反映3D NAND存储器的存储层薄膜厚度。而在非存储器件区，存储层下方为衬底，而不是多层薄膜堆叠结构，因此，在非存储器件区，存储层的三层薄膜层(包括隧穿层、电荷陷阱层以及阻挡层)之间没有较强的光学性质关联性，因此，可以通过椭偏光谱仪来测量沉积在所述存储层厚度测量槽内的存储层各层薄膜厚度，而因测量槽内的存储层各层薄膜厚度能够反映3D NAND存储器的存储层薄膜厚度。因此，根据测量得到的测量槽内的存储层各层薄膜厚度能够得到3D NAND存储器的存储层薄膜厚度。
基于上述可知，本申请将3D NAND存储器的存储层薄膜厚度的测量转换为厚度测量槽内的存储层薄膜厚度的测量，因厚度测量槽内的存储层薄膜厚度可以通过椭偏光谱仪完成测量，而利用椭偏光谱仪测量薄膜厚度的技术为非破坏性无损测量技术，所以，本申请能够实现对3D NAND存储器中的存储层薄膜厚度的无损快速测量。因而，本申请能够缩短3DNAND存储器的存储层薄膜厚度测量周期，有利于3D NAND存储器的规模化量产工艺。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。
图1为本申请实施例提供的一种用于3D NAND存储器的存储层薄膜厚度测量方法的流程示意图；
图2A1至图2E为本申请实施例提供的测量方法中用于形成厚度测量结构的一系列制程对应的结构示意图。
附图标记说明如下：
201：衬底；
202：氧化硅层；
203：氮化硅层；
204：氧化层和氧化硅层交替形成的堆叠结构；
205：沟道孔；
206：存储层厚度测量槽；
207：外延层；
208：阻挡层；
209：电荷陷阱层；
210：隧穿层；
211：存储层；
I：存储器件区；
Ⅱ：非存储器件区。
具体实施方式
业界，常用的无损薄膜厚度测量技术主要包括光学关键尺寸技术以及椭偏光谱测量技术。
光学关键尺寸(Optical Critical Dimension,OCD)量测是基于宽谱可见光衍射的一种快速无损量测方法，其只能测量出具有周期性重复结构的目标尺寸。然而，在3DNAND存储器的制造工艺中，存储层沉积于沟道孔阵列的内外表面上。存储层中的单层薄膜层厚度的数量级与沟道孔深度的数量级相差很大，通常可能会相差几十上百倍。而且，整个沟道孔阵列的三维结构较复杂，因此，在3D NAND存储器的制造工艺中，沉积于沟道孔阵列的存储层结构不具有周期性重复特点，因此，光学关键尺寸量测难以准确测量存储层中的各层薄膜层厚度。
椭偏光谱技术是一种用于探测薄膜厚度、光学常数以及材料微结构的测量技术，由于其测量精度高，适用于超薄膜，与样品非接触，对样品没有破坏且不需要真空，使得椭偏光谱技术成为一种极具吸引力的薄膜厚度测量技术。
现有的3D NAND存储器的制造工艺中，沟道孔阵列是在氧化硅和氮化硅交替堆叠沉积的层叠结构上垂直刻蚀形成。存储层于沟道孔内沉积的同时也沉积在层叠结构表面。由于层叠结构包括多层薄膜层，因此，形成于层叠结构表面上方的存储层下方的多层薄膜层数较多，通常为数十上百层薄膜，不同层薄膜间光学性质关联性较强。现有的椭偏光谱测量技术难以准确测量位于最表层存储层中各层薄膜厚度。另外，因沟道孔的深宽比较大，椭偏光很难准确入射到沟道孔底部的存储层上，因而，无法利用椭偏光学测量技术测量沟道孔底部的存储层厚度，因而，利用现有的椭偏光谱测量技术也难以准确测量3D NAND存储器的存储层中的各层薄膜层厚度。
发明人研究发现，3D NAND存储器的存储层薄膜厚度之所以不能利用椭偏光谱测量技术测量，是因为：在3D NAND存储器的制造工艺中，存储层形成于3D NAND存储器的由氧化硅层和氮化硅层交替层叠的堆叠结构中，导致存储层下方的材料层为薄膜层数较多，导致存储层下方的多层薄膜层之间的光学性质关联性较强。另外，沟道孔的深宽比较大，椭偏光很难全部入射到沟道孔底部的存储层上，因而，无法利用椭偏光学测量技术测量沟道孔底部的存储层厚度。
为了避免这个问题，如果能够在衬底的非存储器件区域形成一个与3DNAND存储器的存储层组成和厚度均相同的薄膜测量结构，形成的薄膜测量结构的形状和尺寸要满足椭偏光斑能够全部入射到该薄膜测量结构上。而且确保该薄膜测量结构的下方不是层叠结构。如此可以将3D NAND存储器的存储层薄膜厚度测量转换为薄膜测量结构的测量。而该薄膜测量结构所在区域的薄膜间的光学性质关联性较小，因此，可以利用椭偏光谱测量技术测量薄膜测量结构的薄膜厚度。
基于上述构思，本申请实施例提供了一种用于3D NAND存储器的存储层薄膜厚度测量方法。
下面结合图1至图2E对本申请提供的用于3D NAND存储器的存储层薄膜厚度测量方法进行详细描述。
图1是本申请实施例提供的用于3D NAND存储器的存储层薄膜厚度测量方法的流程示意图。
图2A1至图2E为本申请实施例提供的测量方法中用于形成厚度测量结构的一系列制程对应的结构示意图。
请参照图1至图2E，该方法包括：
S101：提供衬底201，所述衬底201上形成有由氧化硅层202和氮化硅层203交替层叠的堆叠结构204，所述衬底包括存储器件区Ⅰ和非存储器件区Ⅱ。
请参见图2A1和图2A2，图2A1为衬底201的俯视图，图2A2为衬底201的剖面示意图。
如图2A1和图2A2所示，在本申请实施例中，衬底201可以为形成有图案的衬底，具体为衬底201上形成有由氧化硅层202和氮化硅层203交替层叠的堆叠结构204。该衬底201应用于3D NAND存储器，因此，衬底201可以包括存储器件区Ⅰ和非存储器件区Ⅱ。而存储器件往往是在一个衬底上同时形成多个，在后续加工工艺中需要切割以得到一个个单独的器件，因此，衬底201上的各个存储器件区Ⅰ之间一般存在晶圆划槽区，用于对形成有存储器件的衬底201进行切割。其中，非存储器件区Ⅱ可以为晶圆划槽区。
在一种可能的实现方式中，衬底201为硅衬底。衬底上的氧化硅层202和氮化硅层203交替层叠的堆叠结构204可以采用薄膜淀积工艺形成，薄膜淀积工艺可以为化学气相沉积法或原子层沉积法，本申请实施例对采用何种工艺形成氧化硅层202和氮化硅层203交替层叠的堆叠结构204不做限定。
S102：刻蚀位于存储器件区Ⅰ的堆叠结构204，形成沟道孔205；刻蚀位于非存储器件区Ⅱ的堆叠结构204，形成存储层厚度测量槽206。
请参见图2B1和图2B2，图2B1为衬底201的俯视图，图2B2为衬底201的剖面示意图。
如图2B1和图2B2所示，在本步骤中，可以对存储器件区Ⅰ的堆叠结构204刻蚀，形成沟道孔205。存储器件区Ⅰ可以刻蚀多个沟道孔205，形成沟道孔阵列。刻蚀形成沟道孔205的过程可以为，采用干法刻蚀工艺例如反应离子刻蚀工艺于存储器件区Ⅰ的多层堆叠结构204垂直向下刻蚀形成沟道孔205，直至衬底201表面。
在本步骤中，可以对非存储器件区Ⅱ的堆叠结构204刻蚀，形成存储层厚度测量槽206。存储层厚度测量槽的作用在于，通过在非存储器件区Ⅱ形成与存储器件区Ⅰ形成相同结构的存储层，测量非存储器件区Ⅱ的存储层厚度，进而得到存储器件区Ⅰ的存储层的厚度，也就是3D NAND存储器的存储层各层薄膜厚度。通过厚度测量槽来测量存储层厚度，一方面可以避免切片等方式对3DNAND存储器的破坏式测量，另一方面可以提高测量准确度和测量效率。对非存储器件区Ⅱ的堆叠结构204刻蚀的方式可以与对存储器件区Ⅰ的堆叠结构204的刻蚀方式相同，这里不再赘述。
需要说明，在本申请实施例中，为了使得存储层厚度测量槽206与沟道孔205具有相同的深度，以使得后续沉积在存储层厚度测量槽206内的存储层的各层薄膜厚度与沉积在沟道孔205内的存储层的各层薄膜厚度对应相等，刻蚀存储层厚度测量槽206和刻蚀沟道孔205的刻蚀工艺条件可以相同。
此外，在本申请实施例中，可以同时对位于存储器件区Ⅰ的堆叠结构204和位于非存储器件区Ⅱ的堆叠结构204进行刻蚀，同时形成沟道孔205和存储层厚度测量槽206。也可以先对存储器件区Ⅰ的堆叠结构204进行刻蚀，再对非存储器件区Ⅱ的堆叠结构204进行刻蚀。或者，可以先对非存储器件区Ⅱ的堆叠结构204进行刻蚀，再对存储器件区Ⅰ的堆叠结构204进行刻蚀。本申请实施例刻蚀的先后顺序不做限定。
其中，同时刻蚀存储器件区Ⅰ和非存储器件区Ⅱ可以减少一次刻蚀工序，缩短测量周期，提高测量效率。此外，同时刻蚀过程中，由于采用的工艺参数是相同的，更有利于对刻蚀过程进行控制，可以避免在分别刻蚀过程中导致因刻蚀工艺控制不佳导致形成的沟道孔205和存储层厚度测量槽206存在较大差异，例如在深度上相差较大。
可以理解，在沟道孔205或存储层厚度测量槽206内沉积薄膜时，深度可以对台阶覆盖率产生一定影响，而台阶覆盖率可以直接影响着薄膜的厚度和均匀性。当存储层厚度测量槽与沟道孔的深度相同时，可以使得其后沉积在沟道孔205中的存储层与沉积在存储层厚度测量槽206中的存储层的厚度相同，从而可以测量存储层厚度测量槽206中的存储层的厚度，得到沟道孔205中的存储层的厚度。在本申请实施例一种可能的实现方式中，存储层厚度测量槽206与沟道孔205的深度可以是相同的。
在一种可能的实现方式中，存储层厚度测量槽206的横断面能够容纳椭偏光谱仪产生的整个聚焦光斑。在本申请实施例中，可以采用椭偏光测量仪对存储层厚度进行测量，由于椭偏光测量仪聚焦光斑一般比沟道孔205大，难以对沟道孔205底部的存储层厚度进行测量，此外沟道孔205表面的存储层是在多层氧化硅层202和氮化硅层203的堆叠结构204上沉积的，存储层下方薄膜层数较多，不同层薄膜之间光学性质关联性较强，椭偏光测量仪难以准确测量沟道孔205表面的存储层的厚度。由于存储层厚度测量槽206的横截面尺寸相对较大，可以容纳椭偏光测量仪的聚焦光斑，因而可以采用椭偏光测量仪测量存储层厚度测量槽206底部存储层厚度，存储层厚度测量槽206底部存储层之下为单晶硅等，并不会因多层薄膜的光学性质关联性给厚度测量带来干扰，确保了测量精度。常见椭偏光测量仪的聚焦光斑的直径一般在45微米，为此，存储层厚度测量槽206可以为长和宽均不小于50微米的矩形。
需要说明，在一种可能的实现方式中，在该步骤中，除了刻蚀堆叠结构204外，还可以对衬底201进行过刻蚀，以方便后续生长出晶体质量较好的外延层。最终刻蚀完对应的俯视图如图2B1所示，剖面结构示意图如图2B2所示。
需要说明的是，图2B1和图2B2仅为本申请实施例中同时对位于存储器件区I的堆叠结构204和位于非存储器件区Ⅱ的堆叠结构204进行刻蚀，形成沟道孔205和存储层厚度测量槽206的示例。在本申请实施例其他可能的实现方式中，也可以分别对存储器件区I的堆叠结构204和位于非存储器件区Ⅱ的堆叠结构204进行刻蚀，图2B1和图2B2不应当理解为对本申请实施例的限定。
S103：在沟道孔205和存储层厚度测量槽206底部均形成外延层207。
在3D NAND存储器的结构中，其堆叠结构的最底层的金属栅通常作为源极选通管的栅极。如此，为了形成源极选通管，在沟道孔内形成存储层之前，还需要形成源极选通管的沟道。
基于此，作为本申请的一个具体实施例，在形成沟道孔205以及存储层厚度测量槽206之后，可以在沟道孔205和存储层厚度测量槽206底部均形成外延层207。作为示例，外延层207的上表面至少要超过堆叠结构204的最底层氮化硅层203。
本步骤目的在于形成外延层207，以形成源极选通管的沟道，本步骤执行与否对存储层厚度测量并无影响，也就是说，本步骤的执行与否并不影响本申请实施例的实现，在本申请实施例其他可能的实现方式中，也可以不执行本步骤。
执行完该步骤后对应的剖面结构示意图如图2C所示。
S104：在所述沟道孔205以及所述存储层厚度测量槽206内依次沉积阻挡层208、电荷陷阱层209以及隧穿层210。
本步骤具体为沿沟道孔205和存储层厚度测量槽206的底部和侧壁依次沉积阻挡层208、电荷陷阱层209以及隧穿层210。阻挡层208、电荷陷阱层209以及隧穿层210共同形成存储层211。其中，阻挡层208可以为氧化硅层，电荷陷阱层209可以为氮化硅层，隧穿层210可以为氧化硅层。
在一种可能的实现方式中，可以采用化学气相沉积方法或者原子层沉积方法在沟道孔205以及存储层厚度测量槽206内沉积存储层211。
执行完该步骤后对应的剖面结构示意图如图2D所示。
S105：通过反射式光谱椭偏测量方法测量沉积在所述存储层厚度测量槽206内的存储层211各层薄膜厚度。
由于存储层厚度测量槽206可以容纳椭偏光测量仪的聚焦光斑，因此，可以通过反射式光谱椭偏测量方法测量沉积在存储层厚度测量槽内的存储层211各层薄膜厚度。
图2E示出了一种通过反射式椭偏光谱测量光测量存储层薄膜厚度的示意图。如图2E所示，反射式椭偏光谱测量光入射到存储层厚度测量槽206内，在存储层厚度测量槽的存储层表面发生反射，可以通过接收反射光的信号，例如反射光的光谱等确定存储层211各层薄膜的厚度。
S106：根据所述沉积在所述存储层厚度测量槽206内的存储层211各层薄膜厚度与沉积在沟道孔205内的存储层211各层薄膜厚度的关系，获取沉积在沟道孔205内的存储层211各层薄膜厚度。
在S105中测量得到存储层厚度测量槽206内的存储层各层薄膜厚度后，可以根据沉积在存储层厚度测量槽206内的存储层211各层薄膜厚度与沉积在沟道孔205内的存储层211各层薄膜厚度的关系，获取沉积在沟道孔205内的存储层各层薄膜厚度。沉积在沟道孔205内的存储层各层薄膜厚度可以作为3D NAND存储器的存储层211各层薄膜厚度。
在一种可能的实现方式中，沉积在沟道孔205内的存储层211各层薄膜层厚度与沉积在存储层厚度测量槽206内的存储层211各层薄膜层厚度相同。可以将沉积在存储层厚度测量槽206内的存储层211各层薄膜厚度作为沟道孔205内的存储层211各层薄膜厚度，即3DNAND存储器的存储层各层薄膜厚度。
以上为本申请实施例提供的存储层薄膜厚度测量方法的具体实现方式。在该具体实现方式中，将3D NAND存储器的存储层薄膜厚度的测量转换为厚度测量槽内的存储层薄膜厚度的测量，因厚度测量槽内的存储层薄膜厚度可以通过椭偏光谱仪完成测量，而利用椭偏光谱仪测量薄膜厚度的技术为非破坏性无损测量技术，所以，本申请能够实现对3DNAND存储器中的存储层薄膜厚度的无损快速测量。因而，本申请能够缩短3D NAND存储器的存储层薄膜厚度测量周期，有利于3D NAND存储器的规模化量产工艺。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (8)

1.一种用于3D NAND存储器的存储层薄膜厚度测量方法，其特征在于，包括：
提供衬底，所述衬底上形成有由氧化硅层和氮化硅层交替层叠的堆叠结构，所述衬底包括存储器件区和非存储器件区；
刻蚀位于存储器件区的堆叠结构，形成沟道孔；
刻蚀位于非存储器件区的堆叠结构，形成存储层厚度测量槽；所述存储层厚度测量槽的横断面能够容纳椭偏光谱仪产生的整个聚焦光斑；
在所述沟道孔以及所述存储层厚度测量槽内沉积存储层，所述存储层包括：隧穿层、电荷陷阱层以及阻挡层；
通过反射式光谱椭偏测量方法测量沉积在所述存储层厚度测量槽内的存储层各层薄膜厚度；
根据所述沉积在所述存储层厚度测量槽内的存储层各层薄膜厚度与沉积在沟道孔内的存储层各层薄膜厚度的关系，获取沉积在沟道孔内的存储层各层薄膜厚度，所述沉积在沟道孔内的存储层各层薄膜厚度为3D NAND存储器的存储层各层薄膜厚度。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀位于非存储器件区的堆叠结构，形成存储层厚度测量槽，具体为：
在刻蚀位于存储器件区的堆叠结构，形成沟道孔的同时，刻蚀位于非存储器件区的堆叠结构，形成存储层厚度测量槽。
3.根据权利要求1或2所述的方法，其特征在于，所述存储层厚度测量槽与沟道孔的深度相同。
4.根据权利要求1或2所述的方法，其特征在于，所述非存储器件区为晶圆划槽区。
5.根据权利要求1或2所述的方法，其特征在于，形成沟道孔和形成存储层厚度测量槽之后，在所述沟道孔以及所述存储层厚度测量槽内沉积存储层之前，还包括：
在沟道孔底部以及存储层厚度测量槽底部均生成外延层。
6.根据权利要求1或2所述的方法，其特征在于，所述在沟道孔以及存储层厚度测量槽内沉积存储层，具体包括：
采用化学气相沉积方法或者原子层沉积方法在沟道孔以及存储层厚度测量槽内沉积存储层。
7.根据权利要求1或2所述的方法，其特征在于，沉积在沟道孔内的存储层各层薄膜层厚度与沉积在存储层厚度测量槽内的对应的各层薄膜层厚度相同。
8.根据权利要求1或2所述的方法，其特征在于，所述衬底为硅衬底。
CN201711059141.0A 2017-11-01 2017-11-01 一种用于3d nand存储器的存储层薄膜厚度测量方法 Active CN107816949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711059141.0A CN107816949B (zh) 2017-11-01 2017-11-01 一种用于3d nand存储器的存储层薄膜厚度测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711059141.0A CN107816949B (zh) 2017-11-01 2017-11-01 一种用于3d nand存储器的存储层薄膜厚度测量方法

Publications (2)

Publication Number Publication Date
CN107816949A true CN107816949A (zh) 2018-03-20
CN107816949B CN107816949B (zh) 2019-08-06

Family

ID=61604550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711059141.0A Active CN107816949B (zh) 2017-11-01 2017-11-01 一种用于3d nand存储器的存储层薄膜厚度测量方法

Country Status (1)

Country Link
CN (1) CN107816949B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544244A (zh) * 2019-08-29 2019-12-06 长江存储科技有限责任公司 沟道通孔特征参数的获得方法及装置
CN110687138A (zh) * 2019-09-05 2020-01-14 长江存储科技有限责任公司 半导体结构的测量与边界特征提取方法及其装置
CN112786603A (zh) * 2021-02-03 2021-05-11 长江存储科技有限责任公司 3d存储器件及其量测方法、薄膜量测装置
CN113192858A (zh) * 2021-04-27 2021-07-30 长江存储科技有限责任公司 一种测量方法和3d存储器件
CN113643996A (zh) * 2021-07-30 2021-11-12 长江存储科技有限责任公司 致密性的表征方法
CN114963979A (zh) * 2022-05-06 2022-08-30 武汉大学 基于深度学习的3d nand存储器层叠结构关键尺寸测量方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118832A (ja) * 1999-10-21 2001-04-27 Toshiba Corp エッチング溝深さ、膜厚および段差の測定方法、およびその装置
CN1478920A (zh) * 2002-03-25 2004-03-03 爱发科股份有限公司 光学薄膜厚度控制方法及装置，绝缘多层薄膜及制造装置
CN102097286A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控台阶仪测量芯片沟槽深度准确度的方法
CN104576428A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 膜厚度的检测方法
US20160093633A1 (en) * 2014-09-30 2016-03-31 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
CN105810640A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand源极选择管及其制作方法
CN106935574A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 控片制作装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118832A (ja) * 1999-10-21 2001-04-27 Toshiba Corp エッチング溝深さ、膜厚および段差の測定方法、およびその装置
CN1478920A (zh) * 2002-03-25 2004-03-03 爱发科股份有限公司 光学薄膜厚度控制方法及装置，绝缘多层薄膜及制造装置
CN102097286A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控台阶仪测量芯片沟槽深度准确度的方法
CN104576428A (zh) * 2013-10-16 2015-04-29 上海华虹宏力半导体制造有限公司 膜厚度的检测方法
US20160093633A1 (en) * 2014-09-30 2016-03-31 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
CN105810640A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand源极选择管及其制作方法
CN106935574A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 控片制作装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544244A (zh) * 2019-08-29 2019-12-06 长江存储科技有限责任公司 沟道通孔特征参数的获得方法及装置
CN110544244B (zh) * 2019-08-29 2022-04-12 长江存储科技有限责任公司 沟道通孔特征参数的获得方法及装置
CN110687138A (zh) * 2019-09-05 2020-01-14 长江存储科技有限责任公司 半导体结构的测量与边界特征提取方法及其装置
CN112786603A (zh) * 2021-02-03 2021-05-11 长江存储科技有限责任公司 3d存储器件及其量测方法、薄膜量测装置
CN113192858A (zh) * 2021-04-27 2021-07-30 长江存储科技有限责任公司 一种测量方法和3d存储器件
CN113643996A (zh) * 2021-07-30 2021-11-12 长江存储科技有限责任公司 致密性的表征方法
CN113643996B (zh) * 2021-07-30 2023-10-27 长江存储科技有限责任公司 致密性的表征方法
CN114963979A (zh) * 2022-05-06 2022-08-30 武汉大学 基于深度学习的3d nand存储器层叠结构关键尺寸测量方法

Also Published As

Publication number Publication date
CN107816949B (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
CN107816949B (zh) 一种用于3d nand存储器的存储层薄膜厚度测量方法
CN110876279B (zh) 用于利用激光增强电子隧穿效应检测深度特征中的缺陷的方法
US6218264B1 (en) Method of producing a calibration standard for 2-D and 3-D profilometry in the sub-nanometer range
US7130373B2 (en) Method and apparatus for film thickness measurement
US7372016B1 (en) Calibration standard for a dual beam (FIB/SEM) machine
CN111276416B (zh) 半导体结构套刻对准的检测方法及3d存储器件制造方法
CN101131317A (zh) 一种微纳深沟槽结构测量方法及装置
CN107579015B (zh) 3d nand存储器阶梯结构关键尺寸的量测方法
CN107863305A (zh) 一种sono刻蚀工艺的检测方法
US20150042988A1 (en) Sers-sensor with nanostructured surface and methods of making and using
WO2021068232A1 (en) Method for detecting defects in deep features
US20170307587A1 (en) Device and method for forming same
CN101211803B (zh) 沟槽轮廓参数检测方法
US6194234B1 (en) Method to evaluate hemisperical grain (HSG) polysilicon surface
US20180299253A1 (en) Laser scanning method and apparatus for semiconductor device staircase step width measurement
CN102420151B (zh) 一种用于表征低介电常数介质材料损伤的检测方法
CN107452642B (zh) 一种外延结构刻蚀率的检测方法
WO2022051119A9 (en) End-point detection for similar adjacent materials
Tortonese et al. Sub-50-nm isolated line and trench width artifacts for CD metrology
CN107833842B (zh) 一种3d nand存储器的层叠结构的薄膜层厚度测量方法
JP2010056295A (ja) スパッタ率補正用標準試料およびその試料を用いたスパッタ率比の算出方法
CN114018760A (zh) 半导体结构的检测方法及其检测装置
CN114822676A (zh) 测量装置的校准方法、用于校准的标准样品及其制备方法
CN113097083A (zh) 一种字线的填充空隙率的确定方法
CN111924798B (zh) 基于多层膜沉积的寻迹式线宽标准样片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant