CN106920848A - 电荷耦合功率mosfet器件及其制造方法 - Google Patents
电荷耦合功率mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN106920848A CN106920848A CN201710257868.3A CN201710257868A CN106920848A CN 106920848 A CN106920848 A CN 106920848A CN 201710257868 A CN201710257868 A CN 201710257868A CN 106920848 A CN106920848 A CN 106920848A
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- conductive polycrystalline
- groove
- contact hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 341
- 239000002184 metal Substances 0.000 claims abstract description 221
- 229910052751 metal Inorganic materials 0.000 claims abstract description 221
- 239000010410 layer Substances 0.000 claims description 228
- 238000011049 filling Methods 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 72
- 239000004065 semiconductor Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 42
- 239000002210 silicon-based material Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims description 16
- 230000026267 regulation of growth Effects 0.000 claims description 12
- 238000003491 array Methods 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 239000013049 sediment Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种电荷耦合功率MOSFET器件及其制造方法，包括有源区、栅极引出区和终端保护区，有源区和栅极引出区设有第一沟槽，终端保护区设有第二沟槽；第一沟槽内设有第一导电多晶硅和第二导电多晶硅，第一导电多晶硅和第二导电多晶硅由第二绝缘氧化层隔离；第二沟槽内淀积有第三导电多晶硅和第四导电多晶硅，第三导电多晶硅和第四导电多晶硅由第二绝缘氧化层隔离；导电多晶硅上方覆盖绝缘介质层，绝缘介质层上设置导电多晶硅的接触孔，器件上方设有源极金属和栅极金属，源极金属和栅极金属分别通过接触孔与导电多晶硅欧姆接触。本发明导通电阻低，栅漏电荷Qgd小，输入电容Ciss小，导通损耗低，开关损耗低，工艺更为简单，成本更为低廉。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，尤其是一种电荷耦合功率MOSFET器件及其制造方法，属于半导体器件技术领域。
背景技术
自20世纪九十年代以来，功率MOSFET最主要的研究方向就是不断减小其正向导通电阻（Ron）。如今，功率沟槽MOSFET器件已经适用于大多数功率应用电路中，且器件的特性不断接近硅材料的一维极限（表述了器件漂移区特征导通电阻和关断时击穿电压的理论关系）。RESURF技术（Reduced Surface Field，降低表面电场）的提出，可令耐压为600V的功率沟槽MOSFET器件超过硅材料的一维极限。同样依据RESURF的工作原理，业界又提出分裂栅型沟槽（Split-Gate Trench）MOSFET器件结构，可在低、中压（20V~300V）范围内，打破硅材料的一维极限，拥有较低的正向导通电阻，器件性能优越。
公开号为102280487A的中国专利申请《一种新型沟槽结构的功率MOSFET器件及其制造方法》，公开了一种分裂栅型沟槽MOSFET器件结构及制造方法。其提出的功率MOSFET器件的特征导通电阻较普通功率MOSFET器件降低了约40%，导通电阻小，栅漏电荷小，器件特性得到大幅提升。但仍然存在不足，其工艺制程共需采用6层掩膜版，分别为沟槽刻蚀掩膜版、场氧刻蚀掩膜版、栅极导电多晶硅掩膜版、N+注入掩膜版、接触孔刻蚀掩膜版、金属层刻蚀掩膜版，其掩膜版层数偏多，工艺复杂，工艺成本高，影响市场竞争力。
现有技术中功率MOSFET，如图1所示，终端保护区的沟槽内壁和基板表面均由较厚的场氧化层覆盖，而栅极引出区的沟槽只有内壁下方被场氧化层覆盖，两者沟槽内部的结构完全不同，主要是通过在场氧化层刻蚀工序，增加一层场氧刻蚀掩膜版实现的。本发明则省去了该层掩膜版，如图2AA所示，终端保护区的沟槽内部结构和栅极引出区基本相同，本发明的终端保护区与原有技术的性能一样，但简化了工艺。
现有技术中功率MOSFET，其栅极导电多晶硅的引出方式，如图1所示，首先在栅极导电多晶硅刻蚀工序，采用一层栅极导电多晶硅掩膜版进行选择性刻蚀，将栅极导电多晶硅引至硅平面上方，其栅极导电多晶硅在硅平面上方连成一片，随后将栅极接触孔打在硅平面上方成片的栅极导电多晶硅上，供栅极金属连接，如此可避免栅极接触孔直接打在硅平面下方宽度较窄的栅极多晶硅上，此方案比较适用于早期光刻机能力有限的情况。但当前制造厂的光刻机能力整体有所提升，可实现将栅极接触孔直接打在硅平面下方宽度较窄的栅极多晶硅上，其栅极导电多晶硅引出方式如图2AA所示，在栅极导电多晶硅刻蚀工序，不采用掩膜版，整体进行刻蚀，随后将栅极接触孔直接打在硅平面下方宽度较窄的栅极多晶硅上，供栅极金属连接。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种电荷耦合功率MOSFET器件及其制造方法，其导通电阻低，栅漏电荷Qgd小，输入电容Ciss小，导通损耗低，开关损耗低，工艺更为简单，成本更为低廉。
按照本发明提供的技术方案，所述电荷耦合功率MOSFET器件，在所述MOSFET器件俯视平面上，包括位于半导体基板的有源区、栅极引出区和终端保护区，所述终端保护区位于有源区和栅极引出区的外圈；在所述MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型衬底及邻接所述第一导电类型衬底的第一导电类型外延层，第一导电类型外延层内的上部设有第二导电类型掺杂层；其特征是：
在所述MOSFET器件俯视平面上，所述栅极引出区内包括若干规则排布且相互平行设置的第一沟槽，所述有源区内包括若干规则排布且相互平行设置的第一沟槽，所述终端保护区内包括若干规则排布且相互平行设置的第二沟槽；在所述MOSFET器件的截面上，所述第一沟槽和第二沟槽设置于第一导电类型外延层的上部，所述第一沟槽位于栅极引出区和有源区，所述第二沟槽位于终端保护区；
在所述栅极引出区，第一沟槽内壁表面生长第一绝缘氧化层和第三绝缘氧化层，所述第一绝缘氧化层生长于第一沟槽侧壁的上部，第三绝缘氧化层生长于第一沟槽的下部并覆盖第一沟槽侧壁的下部及底部，第一绝缘氧化层与第三绝缘氧化层上下连接；第一沟槽内淀积有第一导电多晶硅和第二导电多晶硅，所述第一导电多晶硅与第二导电多晶硅均由第一沟槽的上部向下延伸，且第一导电多晶硅在第一沟槽内延伸的距离大于第二导电多晶硅延伸的距离；第一导电多晶硅位于第一沟槽的中心区，第二导电多晶硅位于第一导电多晶硅的两侧，第一导电多晶硅与第二导电多晶硅间通过第二绝缘氧化层隔离，所述第二绝缘氧化层与第三绝缘氧化层上下连接；第二导电多晶硅与第一沟槽内壁通过第一绝缘氧化层隔离；所述栅极引出区的第一主面上方由绝缘介质层覆盖，第二导电多晶硅的上方设有第三接触孔，所述第三接触孔内填充第三接触孔填充金属，所述第三接触孔填充金属与第二导电多晶硅欧姆接触；栅极引出区上方设有栅极金属，所述栅极金属覆盖于绝缘介质层及第三接触孔填充金属上，栅极金属与第三接触孔填充金属电性相连；
在所述终端保护区，第二沟槽内壁表面生长第一绝缘氧化层和第三绝缘氧化层，所述第一绝缘氧化层生长于第二沟槽侧壁的上部，第三绝缘氧化层生长于第二沟槽的下部并覆盖第二沟槽侧壁的下部及底部，第一绝缘氧化层与第三绝缘氧化层上下连接；第二沟槽内淀积有第三导电多晶硅和第四导电多晶硅，所述第三导电多晶硅与第四导电多晶硅均由第二沟槽的上部向下延伸，且第三导电多晶硅在第二沟槽内延伸的距离大于第四导电多晶硅延伸的距离；第三导电多晶硅位于第二沟槽的中心区，第四导电多晶硅位于第三导电多晶硅的两侧，第三导电多晶硅与第四导电多晶硅间通过第二绝缘氧化层隔离，所述第二绝缘氧化层与第三绝缘氧化层上下连接；第四导电多晶硅与第二沟槽内壁通过第一绝缘氧化层隔离；所述终端保护区的第一主面上方由绝缘介质层覆盖；所述第三导电多晶硅的上方设有第四接触孔，所述第四接触孔内填充第四接触孔填充金属，所述第四接触孔填充金属与第三导电多晶硅欧姆接触；终端保护区上方设有源极金属，所述源极金属覆盖于绝缘介质层之上；源极金属与第四接触孔填充金属电性相连；
在所述有源区，第一沟槽内壁表面生长第一绝缘氧化层和第三绝缘氧化层，所述第一绝缘氧化层生长于第一沟槽侧壁的上部，第三绝缘氧化层生长于第一沟槽的下部并覆盖第一沟槽侧壁的下部及底部，第一绝缘氧化层与第三绝缘氧化层上下连接；第一沟槽内淀积有第一导电多晶硅和第二导电多晶硅，所述第一导电多晶硅与第二导电多晶硅均由第一沟槽的上部向下延伸，且第一导电多晶硅在第一沟槽内延伸的距离大于第二导电多晶硅延伸的距离；第一导电多晶硅位于第一沟槽的中心区，第二导电多晶硅位于第一导电多晶硅的两侧，第一导电多晶硅与第二导电多晶硅间通过第二绝缘氧化层隔离，所述第二绝缘氧化层与第三绝缘氧化层上下连接；第二导电多晶硅与第一沟槽内壁通过第一绝缘氧化层隔离；所述有源区的第一主面上方由绝缘介质层覆盖，第一导电多晶硅的上方设有第二接触孔，所述第二接触孔内填充第二接触孔填充金属，所述第二接触孔填充金属与第一导电多晶硅欧姆接触；相邻的第一沟槽间相对应的外壁上方均设有第一导致类型掺杂区，所述第一导电类型掺杂区的结深小于所述第二导电类型掺杂层的结深；相邻第一沟槽之间设有第一接触孔，所述第一接触孔内填充有第一接触孔填充金属，所述第一接触孔填充金属与第一导电类型掺杂区和第二导电类型掺杂层欧姆接触；所述第一沟槽和邻近第二沟槽之间设有第五接触孔，所述第五接触孔内填充有第五接触孔填充金属，所述第五接触孔填充金属与所述第二导电类型掺杂层欧姆接触；有源区上方设有源极金属，所述源极金属覆盖于绝缘介质层、第一接触孔填充金属、第二接触孔填充金属、第四接触孔填充金属及第五接触孔填充金属之上，源极金属与第一接触孔填充金属、第二接触孔填充金属、第四接触孔填充金属及第五接触孔填充金属电性相连；
所述栅极金属与源极金属相互隔离。
进一步的，所述有源区和栅极引出区的第一沟槽之间的间距相同；所述终端保护区的第二沟槽的个数至少为1个，第二沟槽的宽度等于或者大于第一沟槽，第二沟槽与邻近第一沟槽的间距等于第一沟槽之间的间距，第二沟槽之间的间距等于或者大于第一沟槽之间的间距。
进一步的，所述第三绝缘氧化层的厚度大于第一绝缘氧化层的厚度；所述第二绝缘氧化层的厚度大于第一绝缘氧化层的厚度。
进一步的，所述第一导电多晶硅和第三导电多晶硅均与源极金属电性连接。
进一步的，所述第三导电多晶硅的宽度等于或者大于第一导电多晶硅，所述第三导电多晶硅的深度等于或者大于第一导电多晶硅。
进一步的，所述半导体基板的第二主面下方设有漏极金属。
进一步的，所述MOSFET器件的源极金属、栅极金属和绝缘介质层的上方设置一层表面钝化层。
所述电荷耦合功率MOSFET器件的制造方法，其特征是，包括以下步骤：
a、提供具有两个相对主面的半导体基板，两个相对主面包括第一主面以及与第一主面相对应的第二主面，在第一主面与第二主面间包括第一导电类型衬底以及第一导电类型外延层，第一导电类型衬底位于第一导电类型外延层的下方，且第一导电类型衬底邻接第一导电类型外延层；
b、在上述半导体基板的第一主面上设置硬掩膜层，选择性地掩蔽和刻蚀硬掩膜层，以得到所需贯通硬掩膜层的掩膜层窗口；
c、利用上述硬掩膜层窗口，在第一主面上通过各向异性干法刻蚀半导体基板，在半导体基板的第一导电类型外延层内形成沟槽，所述沟槽包括第一沟槽和第二沟槽，第一沟槽和第二沟槽的深度均小于第一导电类型外延层的厚度；
d、去除上述第一主面上的硬掩膜层，并在第一主面及沟槽内壁生长第一绝缘氧化材料层，在第一沟槽和第二沟槽的中心区分别形成第一导电多晶硅淀积孔和第三导电多晶硅淀积孔；
e、在上述第一主面上淀积第一导电多晶硅材料层，所述第一导电多晶硅材料层覆盖于第一绝缘氧化材料层上，并填充于第一导电多晶硅淀积孔和第三导电多晶硅淀积孔内；
f、通过各向异性干法刻蚀，回刻第一主面上的第一导电多晶硅材料层，得到位于第一沟槽内的第一导电多晶硅和第二沟槽内的第三导电多晶硅；
g、湿法腐蚀去除第一主面上的第一绝缘氧化材料层，同时去除第一沟槽和第二沟槽内壁上部的第一绝缘氧化材料层，得到位于第一沟槽和第二沟槽下部的第三绝缘氧化层；
h、在上述半导体基板的第一主面上生长第二绝缘氧化材料层，所述第二绝缘氧化材料层覆盖于第一主面上，并覆盖于第一沟槽和第二沟槽上部内壁，得到包覆第一导电多晶硅和第三导电多晶硅的第二绝缘氧化层；第一导电多晶硅侧壁上的第二绝缘氧化层与第一沟槽侧壁上的第二绝缘氧化材料层间形成第二导电多晶硅淀积孔；第三导电多晶硅侧壁上的第二绝缘氧化层与第二沟槽侧壁上的第二绝缘氧化材料层间形成第四导电多晶硅淀积孔；
i、在上述半导体基板的第一主面淀积第二导电多晶硅材料层，所述第二导电多晶硅材料层覆盖于第二绝缘氧化材料层上，并填充于第二导电多晶硅淀积孔和第四导电多晶硅淀积孔内；
j、去除上述半导体基板的第一主面上的第二导电多晶硅材料层及第二绝缘氧化材料层，得到位于第一沟槽和第二沟槽侧壁上部的第一绝缘氧化层及位于第二导电多晶硅淀积孔和第四导电多晶硅淀积孔内的第二导电多晶硅和第四导电多晶硅；
k、在上述半导体基板的第一主面上，自对准离子注入第二导电类型杂质离子，并通过高温推结形成第二导电类型掺杂层，所述第二导电类型掺杂层在第一导电类型外延层内的深度小于第二导电多晶硅在第一沟槽内向下延伸的距离；
l、在上述半导体基板的第一主面上，通过光刻掩膜方式，选择性注入高浓度的第一导电类型杂质离子，通过高温推结形成第一导电类型掺杂区；
m、在上述半导体基板的第一主面上淀积绝缘介质层，对所述绝缘介质层进行接触孔光刻和刻蚀，并刻蚀少量半导体基板，得到位于第一沟槽之间的第一接触孔，位于第一导电多晶硅上方的第二接触孔，位于第二导电多晶硅上方的第三接触孔，位于第三导电多晶硅上方的第四接触孔，及位于第一沟槽和邻近第二沟槽之间的第五接触孔；
n、在上述第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔内填充接触孔填充金属，得到位于接触孔内的接触孔填充金属，包括第一接触孔填充金属、第二接触孔填充金属、第三接触孔填充金属、第四接触孔填充金属、第五接触孔填充金属。所述第一接触孔填充金属与其下方的第一导电类型掺杂区及第二导电类型掺杂层欧姆接触；所述第二接触孔填充金属与第一导电多晶硅欧姆接触；所述第三接触孔填充金属与第二导电多晶硅欧姆接触；所述第四接触孔填充金属与第三导电多晶硅欧姆接触；所述第五接触孔填充金属与其下方的第二导电类型掺杂层欧姆接触；
o、在上述绝缘介质层和接触孔填充金属上淀积金属层，并对所述金属层进行光刻和刻蚀，得到源极金属和栅极金属；所述源极金属与第一接触孔填充金属、第二接触孔填充金属、第四接触孔填充金属和第五接触孔填充金属连接成等电位；所述栅极金属与第三接触孔填充金属等电位相连；
p、在上述半导体基板的第二主面设置漏极金属，所述漏极金属与第一导电类型衬底欧姆接触。
进一步的，所述第一绝缘氧化层和第二绝缘氧化层为同一工艺制造层；所述第一沟槽内的第一导电多晶硅和第二沟槽内的第三导电多晶硅为同一工艺制造层；所述第一沟槽内的第二导电多晶硅和第二沟槽内的第四导电多晶硅为同一工艺制造层。
进一步的，所述第一绝缘氧化层的厚度为200Å~1000 Å；所述第三绝缘氧化层的厚度为1000Å~10000 Å。
所述“第一导电类型”和“第二导电类型”两者中，对于N型MOSFET器件，第一导电类型指N型，第二导电类型为P型；对于P型MOSFET器件，第一导电类型与第二导电类型所指的类型与N型半导体器件相反。
本发明具有以下优点：
1、在第一沟槽和第二沟槽内分别设置第一导电多晶硅和第三导电多晶硅，其中第一导电多晶硅和第三导电多晶硅深度较深，第一导电多晶硅在第二导电类型掺杂层下方的部分被较厚的第三绝缘氧化层所包覆，第三导电多晶硅则整个被较厚的第四绝缘氧化层所包覆，并且第一导电多晶硅和第三导电多晶硅均与源极金属电性连接，当在器件的漏极金属和源极金属间施加反向电压时，相邻沟槽之间会产生横向电场，结合第二导电类型掺杂层和第一导电类型外延层所构成P-N结产生的纵向电场，形成二维电场耗尽区，突破硅材料的一维限制，在满足与传统沟槽功率MOSFET器件相同耐压需求的前提下，本发明功率MOSFET器件中的第一导电类型外延层电阻率降低，从而大幅降低器件的导通电阻。
2、通过优化设计和工艺，省去2层掩膜版，分别为场氧刻蚀掩膜版和栅极导电多晶硅掩膜版，保证器件高性能的同时，减少掩膜版数量，简化工艺流程，减低工艺成本，增强产品的市场竞争力，缓解了现有技术MOSFET器件工艺复杂，成本高的问题。
3、在本发明中，形成元胞结构的制造工艺都是借助于已广泛使用的一些半导体制造技术的工艺来实现的，并未增加工艺实施难度，因此，利于推广和批量生产。
附图说明
图1为现有技术功率MOSFET的结构剖视图。
图2为本发明所述电荷耦合功率MOSFET器件的俯视平面图。
图2AA为图2的AA截面的结构剖视图。
图2BB为图2的BB截面的结构剖视图。
图3AA~图18AA为本发明实施例具体实施时AA截面的剖视图，其中：
图3AA为所述半导体基板的AA截面剖视图。
图4AA为得到硬掩膜层窗口后的AA截面剖视图。
图5AA为得到第一沟槽和第二沟槽后的AA截面剖视图。
图6AA为得到第一导电多晶硅淀积孔和第三导电多晶硅淀积孔后的AA截面剖视图。
图7AA为得到第一导电多晶硅材料层的AA截面剖视图。
图8AA为得到第一导电多晶硅和第三导电多晶硅后的AA截面剖视图。
图9AA为得到第三绝缘氧化层后的AA截面剖视图。
图10AA为得到第二导电多晶硅淀积孔后的AA截面剖视图。
图11AA为得到第二导电多晶硅材料层后的AA截面剖视图。
图12AA为得到第二导电多晶硅后的AA截面剖视图。
图13AA为得到P阱掺杂层后的AA截面剖视图。
图14AA为得到N+掺杂区后的AA截面剖视图。
图15AA为得到接触孔后的AA截面剖视图。
图16AA为得到接触孔填充金属后的AA截面剖视图。
图17AA为得到源极金属和栅极金属后的AA截面剖视图。
图18AA为得到漏极金属后的AA截面剖视图。
图3BB~图18BB为本发明实施例具体实施时BB截面的剖视图，其中：
图3BB为本发明所述半导体基板的BB截面剖视图。
图4BB为得到硬掩膜层窗口后的BB截面剖视图。
图5BB为得到第一沟槽和第二沟槽后的BB截面剖视图。
图6BB为得到第一导电多晶硅淀积孔和第三导电多晶硅淀积孔后的BB截面剖视图。
图7BB为得到第一导电多晶硅材料层的BB截面剖视图。
图8BB为得到第一导电多晶硅和第三导电多晶硅后的BB截面剖视图。
图9BB为得到第三绝缘氧化层后的BB截面剖视图。
图10BB为得到第二导电多晶硅淀积孔后的BB截面剖视图。
图11BB为得到第二导电多晶硅材料层后的BB截面剖视图。
图12BB为得到第二导电多晶硅后的BB截面剖视图。
图13BB为得到P阱掺杂层后的BB截面剖视图。
图14BB为得到N+掺杂区后的BB截面剖视图。
图15BB为得到接触孔后的BB截面剖视图。
图16BB为得到接触孔填充金属后的BB截面剖视图。
图17BB为得到源极金属和栅极金属后的BB截面剖视图。
图18BB为得到漏极金属后的BB截面剖视图。
附图标记说明：1-N+衬底、2-N型外延层、3-第一沟槽、4-第二沟槽、5-第三绝缘氧化层、6-第四导电多晶硅、7-第一导电多晶硅、8-第三导电多晶硅、9-第二绝缘氧化层、10-第一绝缘氧化层、11-第二导电多晶硅、12-P阱掺杂层、13-N+掺杂区、14-绝缘介质层、15-第一接触孔、16-第一接触孔填充金属、17-第二接触孔、18-第二接触孔填充金属、19-第三接触孔、20-第三接触孔填充金属、21-第四接触孔、22-第四接触孔填充金属、23-第五接触孔、24-第五接触孔填充金属、25-源极金属、26-栅极金属、27-漏极金属、28-第一主面、29-第二主面、30-硬掩膜层、31-硬掩膜层窗口、32-第一绝缘氧化材料层、33-第一导电多晶硅淀积孔、34-第三导电多晶硅淀积孔、35-第一导电多晶硅材料层、36-第二绝缘氧化材料层、37-第二导电多晶硅淀积孔、38-第四导电多晶硅淀积孔、39-第二导电多晶硅材料层。
具体实施方式
下面结合具体附图对本发明作进一步说明。
以下具体实施方式的描述中，以N型MOSFET器件为例。如图2所示，本发明所述电荷耦合功率MOSFET器件的俯视平面上，包括位于半导体基板的有源区、栅极引出区和终端保护区，所述终端保护区位于有源区和栅极引出区的外圈；如图2、图2AA、图2BB所示，在所述MOSFET器件的截面上，半导体基板包括N型外延层2及位于所述外延层2下方的N+衬底1，所述N+衬底1邻接N型外延层2，N+衬底1的浓度大于N型外延层2的浓度。如图3AA、图3BB所示，半导体基板具有相对应的第一主面28与第二主面29，N型外延层2的表面形成第一主面28，N+衬底1的表面形成第二主面29，第一主面28和第二主面29相对应分布。如图2AA、图2BB所示，N型外延层2内的上部设有P阱掺杂层12，所述P阱掺杂层12贯穿N型外延层2的宽度方向。
如图2所示，在所述MOSFET器件俯视平面上，所述栅极引出区被终端区环绕；所述栅极引出区内包括若干规则排布且相互平行设置的第一沟槽3，所述第一沟槽3内壁设有第一绝缘氧化层10，第一导电多晶硅7位于所述第一沟槽3的中央，所述第一导电多晶硅7被第二绝缘氧化层9包围，第二导电多晶硅11位于所述第一绝缘氧化层10和第二绝缘氧化层9之间；所述栅极引出区设有第三接触孔19，所述第三接触孔19位于第一导电多晶硅7两侧，且位于第二导电多晶硅8之上，第三接触孔填充金属20与第二导电多晶硅11电性相连；所述终端保护区内包括若干规则排布且相互平行设置的第二沟槽4，所述第二沟槽4环绕所述第一沟槽3；所述第二沟槽4内壁设有第一绝缘氧化层10，第三导电多晶硅8位于所述第二沟槽4的中央，所述第三导电多晶硅8被第二绝缘氧化层9包围，第四导电多晶硅6位于所述第一绝缘氧化层10和第二绝缘氧化层9之间；所述终端保护区设有第四接触孔21，所述第四接触孔21位于第三导电多晶硅8之上，第四接触孔填充金属22与第三导电多晶硅8电性相连；栅极金属26位于栅极引出区之上，所述栅极金属26与第三接触孔填充金属20相连；源极金属25位于终端保护区之上，所述源极金属25与第四接触孔填充金属22相连；所述栅极金属26与源极金属25相互隔离。
如图2AA所示，在所述MOSFET器件俯视平面的AA截面上，包括栅极引出区和终端保护区；所述N型外延层2内的上部设有第一沟槽3和第二沟槽4，所述第一沟槽3位于栅极引出区，所述第二沟槽4位于终端保护区；所述第一沟槽3内壁表面生长绝缘氧化层，所述绝缘氧化层包括第一绝缘氧化层10和第三绝缘氧化层5，所述第一绝缘氧化层10生长于第一沟槽3侧壁的上部，第三绝缘氧化层5生长于第一沟槽3的下部并覆盖第一沟槽3侧壁的下部及底部，第一绝缘氧化层10与第三绝缘氧化层5上下连接；第一沟槽3内淀积有导电多晶硅，所述导电多晶硅包括第一导电多晶硅7和第二导电多晶硅11，所述第一导电多晶硅7与第二导电多晶硅11均由第一沟槽3的上部向下延伸，且第一导电多晶硅7在第一沟槽3内延伸的距离大于第二导电多晶硅11延伸的距离；第一导电多晶硅7位于第一沟槽3的中心区，第二导电多晶硅11位于第一导电多晶硅7的两侧，第一导电多晶硅7与第二导电多晶硅11间通过第二绝缘氧化层9隔离，所述第二绝缘氧化层9与第三绝缘氧化层5上下连接；第二导电多晶硅11与第一沟槽3内壁通过第一绝缘氧化层10隔离；所述栅极引出区的第一主面28上方由绝缘介质层14覆盖，第二导电多晶硅11的上方设有第三接触孔19，所述第三接触孔19内填充第三接触孔填充金属20，所述第三接触孔填充金属20与第二导电多晶硅11欧姆接触；栅极引出区上方设有栅极金属26，所述栅极金属26覆盖于绝缘介质层14及第三接触孔填充金属20上，栅极金属26与第三接触孔填充金属20电性相连；所述第二沟槽4内壁表面生长绝缘氧化层，所述绝缘氧化层包括第一绝缘氧化层10和第三绝缘氧化层5，所述第一绝缘氧化层10生长于第二沟槽4侧壁的上部，第三绝缘氧化层5生长于第二沟槽4的下部并覆盖第二沟槽4侧壁的下部及底部，第一绝缘氧化层10与第三绝缘氧化层5上下连接；第二沟槽4内淀积有导电多晶硅，所述导电多晶硅包括第三导电多晶硅8和第四导电多晶硅6，所述第三导电多晶硅8与第四导电多晶硅6均由第二沟槽4的上部向下延伸，且第三导电多晶硅8在第二沟槽4内延伸的距离大于第四导电多晶硅6延伸的距离；第三导电多晶硅8位于第二沟槽4的中心区，第四导电多晶硅6位于第三导电多晶硅8的两侧，第三导电多晶硅8与第四导电多晶硅6间通过第二绝缘氧化层9隔离，所述第二绝缘氧化层9与第三绝缘氧化层5上下连接；第四导电多晶硅6与第二沟槽4内壁通过第一绝缘氧化层10隔离；所述终端保护区的第一主面28上方由绝缘介质层14覆盖；所述第三导电多晶硅8的上方设有第四接触孔21，所述第四接触孔21内填充第四接触孔填充金属22，所述第四接触孔填充金属22与第三导电多晶硅8欧姆接触；终端保护区上方设有源极金属25，所述源极金属25覆盖于绝缘介质层14之上；源极金属25与第四接触孔填充金属22电性相连。
如图2所示，在所述MOSFET器件俯视平面上，所述有源区被终端区环绕；所述有源区内包括若干规则排布且相互平行设置的第一沟槽3，所述第一沟槽3内壁设有第一绝缘氧化层10，第一导电多晶硅7位于所述第一沟槽3的中央，所述第一导电多晶硅7被第二绝缘氧化层9包围，第二导电多晶硅11位于所述第一绝缘氧化层10和第二绝缘氧化层9之间；所述有源区设有第一接触孔15、第二接触孔17和第五接触孔23，所述第一接触孔15位于第一沟槽3之间，所述第二接触孔17位于第一导电多晶硅7之上，第二接触孔填充金属18与第一导电多晶硅7电性相连，所述第五接触孔23位于第一沟槽3和邻近的第二沟槽4之间；所述终端保护区内包括若干规则排布且相互平行设置的第二沟槽4，所述第二沟槽4环绕所述第一沟槽3；所述第二沟槽4内壁设有第一绝缘氧化层10，第三导电多晶硅8位于所述第二沟槽4的中央，所述第三导电多晶硅8被第二绝缘氧化层9包围，第四导电多晶硅6位于所述第一绝缘氧化层10和第二绝缘氧化层9之间；所述终端保护区设有第四接触孔21，所述第四接触孔21位于第三导电多晶硅8之上，第四接触孔填充金属22与第三导电多晶硅8电性相连；源极金属25位于有源区和终端保护区之上，所述源极金属25与第一接触孔填充金属16、第二接触孔填充金属18、第四接触孔填充金属22和第五接触孔填充金属24电性相连。
如图2BB所示，在所述MOSFET器件俯视平面的BB截面上，包括有源区和终端保护区；所述N型外延层2内的上部设有第一沟槽3和第二沟槽4；所述第一沟槽3位于有源区，所述第二沟槽4位于终端保护区；所述第一沟槽3内壁表面生长绝缘氧化层，所述绝缘氧化层包括第一绝缘氧化层10和第三绝缘氧化层9，所述第一绝缘氧化层10生长于第一沟槽3侧壁的上部，第三绝缘氧化层5生长于第一沟槽3的下部并覆盖第一沟槽3侧壁的下部及底部，第一绝缘氧化层10与第三绝缘氧化层5上下连接；第一沟槽3内淀积有导电多晶硅，所述导电多晶硅包括第一导电多晶硅7和第二导电多晶硅11，所述第一导电多晶硅7与第二导电多晶硅11均由第一沟槽3的上部向下延伸，且第一导电多晶硅7在第一沟槽3内延伸的距离大于第二导电多晶硅11延伸的距离；第一导电多晶硅7位于第一沟槽3的中心区，第二导电多晶硅11位于第一导电多晶硅7的两侧，第一导电多晶硅7与第二导电多晶硅11间通过第二绝缘氧化层9隔离，所述第二绝缘氧化层9与第三绝缘氧化层5上下连接；第二导电多晶硅11与第一沟槽3内壁通过第一绝缘氧化层10隔离；所述有源区的第一主面28上方由绝缘介质层14覆盖，第一导电多晶硅7的上方设有第二接触孔17，所述第二接触孔17内填充第二接触孔填充金属18，所述第二接触孔填充金属18与第一导电多晶硅7欧姆接触；相邻的第一沟槽3间相对应的外壁上方均设有N+掺杂区13，所述N+掺杂区13的结深小于所述P阱掺杂层12的结深；相邻第一沟槽3之间设有第一接触孔15，所述第一接触孔15内填充有第一接触孔填充金属16，所述第一接触孔填充金属16与N+掺杂区13和P阱掺杂层12欧姆接触；所述第一沟槽3和邻近第二沟槽4之间设有第五接触孔23，所述第五接触孔23内填充有第五接触孔填充金属24，所述第五接触孔填充金属24与所述P阱掺杂层12欧姆接触；所述第二沟槽4内壁表面生长绝缘氧化层，所述绝缘氧化层包括第一绝缘氧化层10和第三绝缘氧化层5，所述第一绝缘氧化层10生长于第二沟槽4侧壁的上部，第三绝缘氧化层5生长于第二沟槽4的下部并覆盖第二沟槽4侧壁的下部及底部，第一绝缘氧化层10与第三绝缘氧化层5上下连接；第二沟槽4内淀积有导电多晶硅，所述导电多晶硅包括第三导电多晶硅8和第四导电多晶硅6，所述第三导电多晶硅8与第四导电多晶硅6均由第二沟槽4的上部向下延伸，且第三导电多晶硅8在第二沟槽4内延伸的距离大于第四导电多晶硅6延伸的距离；第三导电多晶硅8位于第二沟槽4的中心区，第四导电多晶硅6位于第三导电多晶硅8的两侧，第三导电多晶硅8与第四导电多晶硅6间通过第二绝缘氧化层9隔离，所述第二绝缘氧化层9与第三绝缘氧化层5上下连接；第四导电多晶硅6与第二沟槽4内壁通过第一绝缘氧化层10隔离；所述终端保护区的第一主面28上方由绝缘介质层14覆盖；所述第三导电多晶硅8的上方设有第四接触孔21，所述第四接触孔21内填充第四接触孔填充金属22，所述第四接触孔填充金属22与第三导电多晶硅8欧姆接触；有源区和终端保护区上方设有源极金属25，所述源极金属25覆盖于绝缘介质层14、第一接触孔填充金属16、第二接触孔填充金属18、第四接触孔填充金属22及第五接触孔填充金属24之上，源极金属25与第一接触孔填充金属16、第二接触孔填充金属18、第四接触孔填充金属22及第五接触孔填充金属24电性相连。
上述的功率MOSFET器件，通过下述工艺步骤实现：
a、提供具有两个相对主面的半导体基板，所述半导体基板包括N+衬底1及位于所述N+衬底1上方的N型外延层2，N型外延层2的上表面形成半导体基板的第一主面28，N+衬底1的下表面形成半导体基板的第二主面29；
如图3AA和图3BB所示：所述N型外延层2邻接N+衬底1；半导体基板的材料包括硅；
b、在上述半导体基板的第一主面上28设置硬掩膜层30，选择性地掩蔽和刻蚀硬掩膜层30，以得到所需的贯通硬掩膜层的掩膜层窗口31；
如图4AA和图4BB所示：所述硬掩膜层30可以采用LPTEOS、热氧化二氧化硅加化学气相淀积二氧化硅或热氧化二氧化硅加氮化硅，其后通过光刻和各向异性刻蚀形成硬掩膜层；
c、利用上述硬掩膜层窗口31，在第一主面上28通过各向异性干法刻蚀半导体基板，在半导体基板的N型外延层2内形成沟槽，所述沟槽包括第一沟槽3和第二沟槽4，第一沟槽3和第二沟槽4的深度均小于N型外延层2的厚度，第二沟槽4的宽度等于第一沟槽3的宽度；
如图5AA和图5BB所示：所述第一沟槽3和第二沟槽4为同一步工艺刻蚀而成，第一沟槽3和第二沟槽4均从第一主面28向下延伸；
d、去除上述第一主面28上的硬掩膜层30，并在第一主面28及沟槽内壁生长第一绝缘氧化材料层32，在第一沟槽3和第二沟槽4的中心区分别形成第一导电多晶硅淀积孔33和第三导电多晶硅淀积孔34；
如图6AA和图6BB所示：所述第一绝缘氧化材料层32在第一沟槽3和第二沟槽4下部的厚度与第三绝缘氧化层5的厚度一致；所述第一绝缘氧化材料层32在第一沟槽3内的总宽度小于第一沟槽3的宽度，在第二沟槽4内的总宽度小于第二沟槽4的宽度，从而能够在第一沟槽3和第二沟槽4的中心区分别形成第一导电多晶硅淀积孔33和第三导电多晶硅淀积孔34；
e、在上述第一主面28上淀积第一导电多晶硅材料层35，所述第一导电多晶硅材料层35覆盖于第一绝缘氧化材料层32上，并填充于第一导电多晶硅淀积孔33和第三导电多晶硅淀积孔34内；
如图7AA和图7BB所示：通过淀积第一导电多晶硅材料层35，将第一导电多晶硅淀积孔33和第三导电多晶硅淀积孔34均填满；
f、通过各向异性干法刻蚀，回刻第一主面28上的第一导电多晶硅材料层35，得到位于第一沟槽3内的第一导电多晶硅7和第二沟槽4内的第三导电多晶硅8；
如图8AA和图8BB所示：通过各向异性干法刻蚀，可形成第一沟槽3内的第一导电多晶硅7和第二沟槽4内的第三导电多晶硅8；
g、湿法腐蚀去除第一主面上的第一绝缘氧化材料层32，同时去除第一沟槽3和第二沟槽4内壁上部的第一绝缘氧化材料层32，得到位于第一沟槽3和第二沟槽4下部的第三绝缘氧化层5；
如图9AA和图9BB所示：去除第一主面28上第一绝缘栅氧化层材料32，并去除需要形成第一绝缘氧化层10部位的第一绝缘氧化材料层32，从而得到第三绝缘氧化层5，所述第三绝缘氧化层5包覆第一导电多晶硅7和第二导电多晶硅8的下部；第三绝缘栅氧化层5的厚度为1000Å~10000 Å；
h、在上述半导体基板的第一主面28上生长第二绝缘氧化材料层36，所述第二绝缘氧化材料层36覆盖于第一主面28上，并覆盖于第一沟槽3和第二沟槽4上部内壁，且得到包覆第一导电多晶硅7和第三导电多晶硅8的第二绝缘氧化层9；第一导电多晶硅7侧壁上的第二绝缘氧化层9与第一沟槽3侧壁上的第二绝缘氧化材料层36间形成第二导电多晶硅淀积孔37；第三导电多晶硅8侧壁上的第二绝缘氧化层9与第二沟槽4侧壁上的第二绝缘氧化材料层36间形成第四导电多晶硅淀积孔38；
如图10AA和图10BB所示：通过第二绝缘栅氧化材料层36可同时形成第一绝缘氧化层10及第二绝缘氧化层9，第一绝缘氧化层10与第三绝缘氧化层9为同一工艺制造层；第一绝缘栅氧化层10的厚度为200Å~1000 Å；
i、在上述半导体基板的第一主面28淀积第二导电多晶硅材料层39，所述第二导电多晶硅材料层39覆盖于第二绝缘氧化材料层36上，并填充于第二导电多晶硅淀积孔37和第四导电多晶硅淀积孔38内；
如图11AA和图11BB所示：通过淀积第二导电多晶硅材料层39，可在第二导电多晶硅淀积孔37和第四导电多晶硅淀积孔38内分别形成第二导电多晶硅11和第四导电多晶硅6；
j、去除上述半导体基板的第一主面28上的第二导电多晶硅材料层39及第二绝缘氧化材料层36，得到位于第一沟槽3和第四沟槽4侧壁上部的第一绝缘氧化层10及位于第二导电多晶硅淀积孔37和第四导电多晶硅淀积孔38内的第二导电多晶硅11和第四导电多晶硅6；
如图12AA和图12BB所示：同时去除第一主面28上的第二导电多晶硅材料层39及第二绝缘氧化材料层36，从而在第一沟槽3内同时得到第一绝缘氧化层10和第二导电多晶硅11，在第二沟槽4内同时得到第一绝缘氧化层10和第四导电多晶硅6；
k、在上述半导体基板的第一主面28上，自对准离子注入P型杂质离子，并通过高温推结形成P阱掺杂层12，所述P阱掺杂层12在N型外延层2内的深度小于第二导电多晶硅11在第一沟槽3内向下延伸的距离；
如图13AA和图13BB所示：自对准注入的P型杂质离子可为常用的B离子；
l、在上述半导体基板的第一主面28上，通过光刻掩膜方式，选择性注入高浓度的N型杂质离子，通过高温推结形成N+掺杂区13；
如图14AA和图14BB所示：注入高浓度的N型杂质离子可为As离子或者Ph离子，N+掺杂区13形成MOSFET器件的源区；
m、在上述半导体基板的第一主面28上淀积绝缘介质层14，对所述绝缘介质层14进行接触孔光刻和刻蚀，并刻蚀少量半导体基板，得到位于第一沟槽3之间的第一接触孔15，位于第一导电多晶硅7上方的第二接触孔17，位于第二导电多晶硅11上方的第三接触孔19，位于第三导电多晶硅8上方的第四接触孔21，及位于第二沟槽4和邻近第一沟槽3之间的第五接触孔23；
如图15AA和图15BB所示：不同接触孔位于不同局域，且对应氧化层的刻蚀厚度不相同，可通过调整接触孔的宽度，使各接触孔的深宽比基本一致，从而降低刻蚀工艺难度；半导体基板的刻蚀量为0.4um~0.5um；
n、在上述第一接触孔15、第二接触孔17、第三接触孔19、第四接触孔21、第五接触孔23内填充接触孔填充金属，得到位于接触孔内的接触孔填充金属，包括第一接触孔填充金属16、第二接触孔填充金属18、第三接触孔填充金属20、第四接触孔填充金属22、第五接触孔填充金属24。所述第一接触孔填充金属16与其下方的P阱掺杂层12及N+掺杂区13欧姆接触；所述第二接触孔填充金属18与第一导电多晶硅7欧姆接触；所述第三接触孔填充金属20与第二导电多晶硅11欧姆接触；所述第四接触孔填充金属22与第三导电多晶硅8欧姆接触；所述第五接触孔填充金属24与其下方的P阱掺杂层12欧姆接触；
如图16AA和图16BB所示：接触孔填充金属为钨、铜或铝；
o、在上述绝缘介质层和接触孔填充金属上淀积金属材料层，并对所述金属材料层进行光刻和刻蚀，得到源极金属25和栅极金属26；所述源极金属25与第一接触孔填充金属16、第二接触孔填充金属18、第四接触孔填充金属22和第五接触孔填充金属24连接成等电位；所述栅极金属26与第三接触孔填充金属20等电位相连；
如图17AA和图17BB所示：在绝缘介质层和接触孔填充金属上淀积金属材料层，并对所述金属材料层进行光刻和刻蚀，形成功率MOSFET器件的源极端和栅极端；
p、在上述半导体基板的第二主面29设置漏极金属27，所述漏极金属27与N+衬底1欧姆接触。
如图18AA和图18BB所示：在第二主面29上淀积漏极金属27，形成功率MOSFET器件的漏极端。
本发明实施例中，在第一沟槽3和第二沟槽4内分别设置第一导电多晶硅7和第三导电多晶硅8，其中第一导电多晶硅7和第三导电多晶硅8深度较深，第一导电多晶硅7和第三导电多晶硅8在P阱掺杂层12下方的部分被较厚的第三绝缘氧化层5所包覆，并且第一导电多晶硅7和第三导电多晶硅8均与源极金属25电连接，当在器件的漏极金属27和源极金属25间施加反向电压时，相邻沟槽之间会产生横向电场，结合P阱掺杂层12和N型外延层2所构成P-N结产生的纵向电场，形成二维电场耗尽区，突破硅材料的一维限制，在满足与传统沟槽功率MOSFET器件相同耐压需求的前提下，本发明功率MOSFET器件中的N型外延层2电阻率降低，从而大幅降低器件的导通电阻。
本发明整个工艺制程仅需4层掩膜版，主要省去了场氧刻蚀掩膜版和栅极导电多晶硅掩膜版，保证器件高性能的同时，减少掩膜版数量，简化工艺流程，减低工艺成本，增强产品的市场竞争力，缓解了现有技术MOSFET器件工艺复杂，成本高的问题。
Claims (10)
1.一种电荷耦合功率MOSFET器件，在所述MOSFET器件俯视平面上，包括位于半导体基板的有源区、栅极引出区和终端保护区，所述终端保护区位于有源区和栅极引出区的外圈；在所述MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型衬底及邻接所述第一导电类型衬底的第一导电类型外延层，第一导电类型外延层内的上部设有第二导电类型掺杂层；其特征是：
在所述MOSFET器件俯视平面上，所述栅极引出区内包括若干规则排布且相互平行设置的第一沟槽，所述有源区内包括若干规则排布且相互平行设置的第一沟槽，所述终端保护区内包括若干规则排布且相互平行设置的第二沟槽；在所述MOSFET器件的截面上，所述第一沟槽和第二沟槽设置于第一导电类型外延层的上部，所述第一沟槽位于栅极引出区和有源区，所述第二沟槽位于终端保护区；
在所述栅极引出区，第一沟槽内壁表面生长第一绝缘氧化层和第三绝缘氧化层，所述第一绝缘氧化层生长于第一沟槽侧壁的上部，第三绝缘氧化层生长于第一沟槽的下部并覆盖第一沟槽侧壁的下部及底部，第一绝缘氧化层与第三绝缘氧化层上下连接；第一沟槽内淀积有第一导电多晶硅和第二导电多晶硅，所述第一导电多晶硅与第二导电多晶硅均由第一沟槽的上部向下延伸，且第一导电多晶硅在第一沟槽内延伸的距离大于第二导电多晶硅延伸的距离；第一导电多晶硅位于第一沟槽的中心区，第二导电多晶硅位于第一导电多晶硅的两侧，第一导电多晶硅与第二导电多晶硅间通过第二绝缘氧化层隔离，所述第二绝缘氧化层与第三绝缘氧化层上下连接；第二导电多晶硅与第一沟槽内壁通过第一绝缘氧化层隔离；所述栅极引出区的第一主面上方由绝缘介质层覆盖，第二导电多晶硅的上方设有第三接触孔，所述第三接触孔内填充第三接触孔填充金属，所述第三接触孔填充金属与第二导电多晶硅欧姆接触；栅极引出区上方设有栅极金属，所述栅极金属覆盖于绝缘介质层及第三接触孔填充金属上，栅极金属与第三接触孔填充金属电性相连；
在所述终端保护区，第二沟槽内壁表面生长第一绝缘氧化层和第三绝缘氧化层，所述第一绝缘氧化层生长于第二沟槽侧壁的上部，第三绝缘氧化层生长于第二沟槽的下部并覆盖第二沟槽侧壁的下部及底部，第一绝缘氧化层与第三绝缘氧化层上下连接；第二沟槽内淀积有第三导电多晶硅和第四导电多晶硅，所述第三导电多晶硅与第四导电多晶硅均由第二沟槽的上部向下延伸，且第三导电多晶硅在第二沟槽内延伸的距离大于第四导电多晶硅延伸的距离；第三导电多晶硅位于第二沟槽的中心区，第四导电多晶硅位于第三导电多晶硅的两侧，第三导电多晶硅与第四导电多晶硅间通过第二绝缘氧化层隔离，所述第二绝缘氧化层与第三绝缘氧化层上下连接；第四导电多晶硅与第二沟槽内壁通过第一绝缘氧化层隔离；所述终端保护区的第一主面上方由绝缘介质层覆盖；所述第三导电多晶硅的上方设有第四接触孔，所述第四接触孔内填充第四接触孔填充金属，所述第四接触孔填充金属与第三导电多晶硅欧姆接触；终端保护区上方设有源极金属，所述源极金属覆盖于绝缘介质层之上；源极金属与第四接触孔填充金属电性相连；
在所述有源区，第一沟槽内壁表面生长第一绝缘氧化层和第三绝缘氧化层，所述第一绝缘氧化层生长于第一沟槽侧壁的上部，第三绝缘氧化层生长于第一沟槽的下部并覆盖第一沟槽侧壁的下部及底部，第一绝缘氧化层与第三绝缘氧化层上下连接；第一沟槽内淀积有第一导电多晶硅和第二导电多晶硅，所述第一导电多晶硅与第二导电多晶硅均由第一沟槽的上部向下延伸，且第一导电多晶硅在第一沟槽内延伸的距离大于第二导电多晶硅延伸的距离；第一导电多晶硅位于第一沟槽的中心区，第二导电多晶硅位于第一导电多晶硅的两侧，第一导电多晶硅与第二导电多晶硅间通过第二绝缘氧化层隔离，所述第二绝缘氧化层与第三绝缘氧化层上下连接；第二导电多晶硅与第一沟槽内壁通过第一绝缘氧化层隔离；所述有源区的第一主面上方由绝缘介质层覆盖，第一导电多晶硅的上方设有第二接触孔，所述第二接触孔内填充第二接触孔填充金属，所述第二接触孔填充金属与第一导电多晶硅欧姆接触；相邻的第一沟槽间相对应的外壁上方均设有第一导致类型掺杂区，所述第一导电类型掺杂区的结深小于所述第二导电类型掺杂层的结深；相邻第一沟槽之间设有第一接触孔，所述第一接触孔内填充有第一接触孔填充金属，所述第一接触孔填充金属与第一导电类型掺杂区和第二导电类型掺杂层欧姆接触；所述第一沟槽和邻近第二沟槽之间设有第五接触孔，所述第五接触孔内填充有第五接触孔填充金属，所述第五接触孔填充金属与所述第二导电类型掺杂层欧姆接触；有源区上方设有源极金属，所述源极金属覆盖于绝缘介质层、第一接触孔填充金属、第二接触孔填充金属、第四接触孔填充金属及第五接触孔填充金属之上，源极金属与第一接触孔填充金属、第二接触孔填充金属、第四接触孔填充金属及第五接触孔填充金属电性相连；
所述栅极金属与源极金属相互隔离。
2.如权利要求1所述的电荷耦合功率MOSFET器件，其特征是：所述有源区和栅极引出区的第一沟槽之间的间距相同；所述终端保护区的第二沟槽的个数至少为1个，第二沟槽的宽度等于或者大于第一沟槽，第二沟槽与邻近第一沟槽的间距等于第一沟槽之间的间距，第二沟槽之间的间距等于或者大于第一沟槽之间的间距。
3.如权利要求1所述的电荷耦合功率MOSFET器件，其特征是：所述第三绝缘氧化层的厚度大于第一绝缘氧化层的厚度；所述第二绝缘氧化层的厚度大于第一绝缘氧化层的厚度。
4.如权利要求1所述的电荷耦合功率MOSFET器件，其特征是：所述第一导电多晶硅和第三导电多晶硅均与源极金属电性连接。
5.如权利要求1所述的电荷耦合功率MOSFET器件，其特征是：所述第三导电多晶硅的宽度等于或者大于第一导电多晶硅，所述第三导电多晶硅的深度等于或者大于第一导电多晶硅。
6.如权利要求1所述的电荷耦合功率MOSFET器件，其特征是：所述半导体基板的第二主面下方设有漏极金属。
7.如权利要求1所述的电荷耦合功率MOSFET器件，其特征是：所述MOSFET器件的源极金属、栅极金属和绝缘介质层的上方设置一层表面钝化层。
8.一种电荷耦合功率MOSFET器件的制造方法，其特征是，包括以下步骤：
a、提供具有两个相对主面的半导体基板，两个相对主面包括第一主面以及与第一主面相对应的第二主面，在第一主面与第二主面间包括第一导电类型衬底以及第一导电类型外延层，第一导电类型衬底位于第一导电类型外延层的下方，且第一导电类型衬底邻接第一导电类型外延层；
b、在上述半导体基板的第一主面上设置硬掩膜层，选择性地掩蔽和刻蚀硬掩膜层，以得到所需贯通硬掩膜层的掩膜层窗口；
c、利用上述硬掩膜层窗口，在第一主面上通过各向异性干法刻蚀半导体基板，在半导体基板的第一导电类型外延层内形成沟槽，所述沟槽包括第一沟槽和第二沟槽，第一沟槽和第二沟槽的深度均小于第一导电类型外延层的厚度；
d、去除上述第一主面上的硬掩膜层，并在第一主面及沟槽内壁生长第一绝缘氧化材料层，在第一沟槽和第二沟槽的中心区分别形成第一导电多晶硅淀积孔和第三导电多晶硅淀积孔；
e、在上述第一主面上淀积第一导电多晶硅材料层，所述第一导电多晶硅材料层覆盖于第一绝缘氧化材料层上，并填充于第一导电多晶硅淀积孔和第三导电多晶硅淀积孔内；
f、通过各向异性干法刻蚀，回刻第一主面上的第一导电多晶硅材料层，得到位于第一沟槽内的第一导电多晶硅和第二沟槽内的第三导电多晶硅；
g、湿法腐蚀去除第一主面上的第一绝缘氧化材料层，同时去除第一沟槽和第二沟槽内壁上部的第一绝缘氧化材料层，得到位于第一沟槽和第二沟槽下部的第三绝缘氧化层；
h、在上述半导体基板的第一主面上生长第二绝缘氧化材料层，所述第二绝缘氧化材料层覆盖于第一主面上，并覆盖于第一沟槽和第二沟槽上部内壁，得到包覆第一导电多晶硅和第三导电多晶硅的第二绝缘氧化层；第一导电多晶硅侧壁上的第二绝缘氧化层与第一沟槽侧壁上的第二绝缘氧化材料层间形成第二导电多晶硅淀积孔；第三导电多晶硅侧壁上的第二绝缘氧化层与第二沟槽侧壁上的第二绝缘氧化材料层间形成第四导电多晶硅淀积孔；
i、在上述半导体基板的第一主面淀积第二导电多晶硅材料层，所述第二导电多晶硅材料层覆盖于第二绝缘氧化材料层上，并填充于第二导电多晶硅淀积孔和第四导电多晶硅淀积孔内；
j、去除上述半导体基板的第一主面上的第二导电多晶硅材料层及第二绝缘氧化材料层，得到位于第一沟槽和第二沟槽侧壁上部的第一绝缘氧化层及位于第二导电多晶硅淀积孔和第四导电多晶硅淀积孔内的第二导电多晶硅和第四导电多晶硅；
k、在上述半导体基板的第一主面上，自对准离子注入第二导电类型杂质离子，并通过高温推结形成第二导电类型掺杂层，所述第二导电类型掺杂层在第一导电类型外延层内的深度小于第二导电多晶硅在第一沟槽内向下延伸的距离；
l、在上述半导体基板的第一主面上，通过光刻掩膜方式，选择性注入高浓度的第一导电类型杂质离子，通过高温推结形成第一导电类型掺杂区；
m、在上述半导体基板的第一主面上淀积绝缘介质层，对所述绝缘介质层进行接触孔光刻和刻蚀，并刻蚀少量半导体基板，得到位于第一沟槽之间的第一接触孔，位于第一导电多晶硅上方的第二接触孔，位于第二导电多晶硅上方的第三接触孔，位于第三导电多晶硅上方的第四接触孔，及位于第一沟槽和邻近第二沟槽之间的第五接触孔；
n、在上述第一接触孔、第二接触孔、第三接触孔、第四接触孔、第五接触孔内填充接触孔填充金属，得到位于接触孔内的接触孔填充金属，包括第一接触孔填充金属、第二接触孔填充金属、第三接触孔填充金属、第四接触孔填充金属、第五接触孔填充金属；
所述第一接触孔填充金属与其下方的第一导电类型掺杂区及第二导电类型掺杂层欧姆接触；所述第二接触孔填充金属与第一导电多晶硅欧姆接触；所述第三接触孔填充金属与第二导电多晶硅欧姆接触；所述第四接触孔填充金属与第三导电多晶硅欧姆接触；所述第五接触孔填充金属与其下方的第二导电类型掺杂层欧姆接触；
o、在上述绝缘介质层和接触孔填充金属上淀积金属层，并对所述金属层进行光刻和刻蚀，得到源极金属和栅极金属；所述源极金属与第一接触孔填充金属、第二接触孔填充金属、第四接触孔填充金属和第五接触孔填充金属连接成等电位；所述栅极金属与第三接触孔填充金属等电位相连；
p、在上述半导体基板的第二主面设置漏极金属，所述漏极金属与第一导电类型衬底欧姆接触。
9.如权利要求8所述的电荷耦合功率MOSFET器件的制造方法，其特征是：所述第一绝缘氧化层和第二绝缘氧化层为同一工艺制造层；所述第一沟槽内的第一导电多晶硅和第二沟槽内的第三导电多晶硅为同一工艺制造层；所述第一沟槽内的第二导电多晶硅和第二沟槽内的第四导电多晶硅为同一工艺制造层。
10.如权利要求8所述的电荷耦合功率MOSFET器件的制造方法，其特征是：所述第一绝缘氧化层的厚度为200Å~1000 Å；所述第三绝缘氧化层的厚度为1000Å~10000 Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710257868.3A CN106920848B (zh) | 2017-04-19 | 2017-04-19 | 电荷耦合功率mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710257868.3A CN106920848B (zh) | 2017-04-19 | 2017-04-19 | 电荷耦合功率mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106920848A true CN106920848A (zh) | 2017-07-04 |
| CN106920848B CN106920848B (zh) | 2023-09-01 |
Family
ID=59567390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710257868.3A Active CN106920848B (zh) | 2017-04-19 | 2017-04-19 | 电荷耦合功率mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106920848B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658343A (zh) * | 2017-10-31 | 2018-02-02 | 无锡新洁能股份有限公司 | 一种优化器件特性的半导体结构及其制造方法 |
| CN107799602A (zh) * | 2017-10-24 | 2018-03-13 | 贵州芯长征科技有限公司 | 能节省终端面积的屏蔽栅mosfet器件及其制备方法 |
| CN108766965A (zh) * | 2018-08-03 | 2018-11-06 | 淄博汉林半导体有限公司 | 一种漏极共用的沟槽式双mos管器件及制造方法 |
| CN109065542A (zh) * | 2018-08-10 | 2018-12-21 | 无锡新洁能股份有限公司 | 一种屏蔽栅功率mosfet器件及其制造方法 |
| WO2019109823A1 (zh) * | 2017-12-05 | 2019-06-13 | 无锡华润上华科技有限公司 | Mosfet结构及其制造方法 |
| CN111370404A (zh) * | 2020-04-16 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 一种功率半导体器件及其制作方法、沟槽版图结构 |
| CN111987074A (zh) * | 2020-09-30 | 2020-11-24 | 深圳市威兆半导体有限公司 | 一种抗dv/dt的SGT器件 |
| CN112234103A (zh) * | 2020-11-04 | 2021-01-15 | 华羿微电子股份有限公司 | 一种mosfet器件及制备方法 |
| CN113782432A (zh) * | 2021-08-05 | 2021-12-10 | 上海华虹宏力半导体制造有限公司 | 带有沟槽型屏蔽结构的半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263133A (zh) * | 2011-08-22 | 2011-11-30 | 无锡新洁能功率半导体有限公司 | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 |
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN102544107A (zh) * | 2012-03-13 | 2012-07-04 | 无锡新洁能功率半导体有限公司 | 一种改进型终端结构的功率mos器件及其制造方法 |
| CN105957895A (zh) * | 2016-06-23 | 2016-09-21 | 无锡新洁能股份有限公司 | 沟槽型功率mosfet器件及其制造方法 |
| CN206697486U (zh) * | 2017-04-19 | 2017-12-01 | 无锡新洁能股份有限公司 | 电荷耦合功率mosfet器件 |
-
2017
- 2017-04-19 CN CN201710257868.3A patent/CN106920848B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263133A (zh) * | 2011-08-22 | 2011-11-30 | 无锡新洁能功率半导体有限公司 | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 |
| CN102280487A (zh) * | 2011-08-22 | 2011-12-14 | 无锡新洁能功率半导体有限公司 | 一种新型沟槽结构的功率mosfet器件及其制造方法 |
| CN102544107A (zh) * | 2012-03-13 | 2012-07-04 | 无锡新洁能功率半导体有限公司 | 一种改进型终端结构的功率mos器件及其制造方法 |
| CN105957895A (zh) * | 2016-06-23 | 2016-09-21 | 无锡新洁能股份有限公司 | 沟槽型功率mosfet器件及其制造方法 |
| CN206697486U (zh) * | 2017-04-19 | 2017-12-01 | 无锡新洁能股份有限公司 | 电荷耦合功率mosfet器件 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799602A (zh) * | 2017-10-24 | 2018-03-13 | 贵州芯长征科技有限公司 | 能节省终端面积的屏蔽栅mosfet器件及其制备方法 |
| CN107658343A (zh) * | 2017-10-31 | 2018-02-02 | 无锡新洁能股份有限公司 | 一种优化器件特性的半导体结构及其制造方法 |
| CN107658343B (zh) * | 2017-10-31 | 2024-03-12 | 无锡新洁能股份有限公司 | 一种优化器件特性的半导体结构及其制造方法 |
| WO2019109823A1 (zh) * | 2017-12-05 | 2019-06-13 | 无锡华润上华科技有限公司 | Mosfet结构及其制造方法 |
| US11158736B2 (en) | 2017-12-05 | 2021-10-26 | Csmc Technologies Fab2 Co., Ltd. | MOSFET structure, and manufacturing method thereof |
| CN108766965B (zh) * | 2018-08-03 | 2023-06-13 | 淄博汉林半导体有限公司 | 一种漏极共用的沟槽式双mos管器件及制造方法 |
| CN108766965A (zh) * | 2018-08-03 | 2018-11-06 | 淄博汉林半导体有限公司 | 一种漏极共用的沟槽式双mos管器件及制造方法 |
| CN109065542A (zh) * | 2018-08-10 | 2018-12-21 | 无锡新洁能股份有限公司 | 一种屏蔽栅功率mosfet器件及其制造方法 |
| CN109065542B (zh) * | 2018-08-10 | 2023-12-05 | 无锡新洁能股份有限公司 | 一种屏蔽栅功率mosfet器件及其制造方法 |
| CN111370404A (zh) * | 2020-04-16 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 一种功率半导体器件及其制作方法、沟槽版图结构 |
| CN111987074A (zh) * | 2020-09-30 | 2020-11-24 | 深圳市威兆半导体有限公司 | 一种抗dv/dt的SGT器件 |
| CN112234103A (zh) * | 2020-11-04 | 2021-01-15 | 华羿微电子股份有限公司 | 一种mosfet器件及制备方法 |
| CN113782432A (zh) * | 2021-08-05 | 2021-12-10 | 上海华虹宏力半导体制造有限公司 | 带有沟槽型屏蔽结构的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106920848B (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106920848A (zh) | 电荷耦合功率mosfet器件及其制造方法 | |
| CN106876472A (zh) | 一种电荷耦合功率mosfet器件及其制造方法 | |
| CN105957895A (zh) | 沟槽型功率mosfet器件及其制造方法 | |
| CN109065542B (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| CN100499164C (zh) | 沟槽半导体器件及其制造方法 | |
| CN100555635C (zh) | 一种功率沟槽式mos场效应管及其制造方法 | |
| CN104241386B (zh) | 具有低特征导通电阻的功率mosfet器件及其制造方法 | |
| TWI471942B (zh) | 半導體裝置及其製造方法 | |
| CN103151382B (zh) | 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| EP1292990A2 (en) | Trench mosfet with double-diffused body profile | |
| CN105742185B (zh) | 屏蔽栅功率器件及其制造方法 | |
| CN103650148A (zh) | 绝缘栅双极晶体管 | |
| CN101677103A (zh) | 用于形成高密度沟槽场效应晶体管的结构与方法 | |
| CN111092123A (zh) | 横向双扩散晶体管及其制造方法 | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| CN111816707B (zh) | 消除体内曲率效应的等势降场器件及其制造方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN109244123A (zh) | 耗尽型mosfet器件及其制造方法 | |
| CN107093622A (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN212434630U (zh) | 功率半导体器件 | |
| CN206697486U (zh) | 电荷耦合功率mosfet器件 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN206628472U (zh) | 一种电荷耦合功率mosfet器件 | |
| CN205789991U (zh) | 沟槽型功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |