CN106876280A - 薄膜晶体管及其制备方法 - Google Patents
薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106876280A CN106876280A CN201710272455.2A CN201710272455A CN106876280A CN 106876280 A CN106876280 A CN 106876280A CN 201710272455 A CN201710272455 A CN 201710272455A CN 106876280 A CN106876280 A CN 106876280A
- Authority
- CN
- China
- Prior art keywords
- active layer
- interlayer insulating
- insulating film
- tft
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 136
- 239000010408 film Substances 0.000 claims abstract description 73
- 239000011229 interlayer Substances 0.000 claims abstract description 65
- 230000007547 defect Effects 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 239000012212 insulator Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 30
- 239000001301 oxygen Substances 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000000222 hyperoxic effect Effects 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002910 structure generation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明涉及一种薄膜晶体管及其制备方法，所述制备方法，包括：形成有源层；在所述有源层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极上形成层间绝缘层以覆盖所述栅极和所述有源层，使得所述层间绝缘层与所述有源层之间的界面具有施主类缺陷态；在所述层间绝缘层中形成过孔以暴露所述有源层；以及在层间绝缘层上形成源极和漏极，使得所述源极和所述漏极分别通过所述过孔与所述有源层电连接。根据本发明，能够容易地使有源层局部导体化，从而降低源极/漏极与沟道区之间的电阻。
Description
技术领域
本发明涉及显示技术领域，更具体地说，涉及一种能够降低源极/漏极与沟道区之间的电阻的薄膜晶体管及其制备方法。
背景技术
目前，已经开发了各种平板显示器。在平板显示器中，通常使用薄膜晶体管(TFT)作为像素的开关，来控制驱动信号的接通和关断。例如，使用薄膜晶体管的TFT-LCD(ThinFilm Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)具有体积小、功耗低、无辐射等优点，近年来得到飞速的发展，已经成为市场上显示器的主流，被广泛应用于手机、平板、笔记本等各种电子设备上。
TFT通常包括栅极、有源层、源极和漏极，其中，有源层的与栅极对应的部分构成了沟道区源极和漏极分别电连接至沟道区，利用栅极控制沟道区的导通和关断，从而实现源极与漏极之间的开关。在大多数情况下，由于结构的限制，源极和漏极不能与有源层的沟道区直接接触，而是通过有源层的其它部分连接到沟道区。在这种情况下，由于有源层的电阻相对较高，使得源极/漏极与沟道区之间的电阻较高，因而需要更高的驱动电压，从而导致能耗升高，发热量增大等问题。
发明内容
为了解决现有技术中存在的缺陷，本发明的各方面提供了一种能够降低源极/漏极与沟道区之间的电阻的薄膜晶体管及其制备方法。
根据本发明的一方面，一种薄膜晶体管的制备方法，包括：
形成有源层；
在所述有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极上形成层间绝缘层以覆盖所述栅极和所述有源层，使得所述层间绝缘层与所述有源层之间的界面具有施主类缺陷态；
在所述层间绝缘层中形成过孔以暴露所述有源层；以及
在层间绝缘层上形成源极和漏极，使得所述源极和所述漏极分别通过所述过孔与所述有源层电连接。
可选地，所述方法还包括：
通过退火工艺使所述有源层的与所述层间绝缘层接触的部分导体化。
可选地，形成所述层间绝缘层的步骤包括：
在所述栅极上沉积层间绝缘层的材料，使得形成的所述层间绝缘层中的氧含量低于标准化学计量比的氧含量，其中所述标准化学计量比的氧含量表示通过计算所述层间绝缘层的材料的化学组成得出的层间绝缘层中的氧含量。
可选地，形成所述层间绝缘层的步骤包括：
在所述栅极上共沉积两种或更多种源以形成绝缘氧化物；
按照述绝缘氧化物的标准化学计量比，根据利用所述两种或更多种源反应生成所述绝缘氧化物的化学反应方程式计算所述两种或更多种源的供应量；
将所述两种或更多种源中的含氧量高的源的供应量控制为低于所计算的供应量。
可选地，形成所述层间绝缘层的步骤还包括：
在栅极上共沉积N2O与SiH4，其中N2O与SiH4之比为30：1或更低。
可选地，N2O与SiH4之比为10：1或更低。
可选地，利用等离子体增强化学气相沉积执行所述沉积。
可选地，通过改变沉积工艺的成膜参数来控制所述源的供应量。
可选地，所述成膜参数包括温度、压强和/或气体使用量。
可选地，所述有源层包含铟镓锌氧化物。
根据本发明的另一方面，一种薄膜晶体管，包括：
基底；
有源层，形成在所述基底上；
栅极绝缘层，形成在所述有源层上，覆盖所述有源层的一部分；
栅极，形成在所述栅极绝缘层上；
层间绝缘层，形成在所述栅极上，覆盖所述栅极和所述有源层；
源极和漏极，形成在所述层间绝缘层上，通过形成在所述层间绝缘层中的过孔电连接至所述有源层，
其中，所述层间绝缘层与所述有源层的界面具有施主类缺陷态。
可选地，所述施主类缺陷态包括氧空位。
可选地，所述层间绝缘层包含绝缘氧化物，其中，所述绝缘氧化物中的氧含量低于按照所述绝缘氧化物的标准化学计量比计算的氧含量，其中按照所述绝缘氧化物的标准化学计量比计算的氧含量表示通过计算所述绝缘氧化物的化学组成得出的层间绝缘层中的氧含量。
可选地，所述层间绝缘层通过共沉积N2O与SiH4来形成，其中N2O与SiH4之比为30：1或更低。
可选地，N2O与SiH4之比为10：1或更低。
可选地，所述有源层包含铟镓锌氧化物。
利用本发明的薄膜晶体管的制备方法，通过使层间绝缘层与有源层之间的界面具有施主类缺陷态，使得有源层的与层间绝缘层接触的部分被导体化。被导体化的有源层的部分设置在源极/漏极与沟道区之间，从而降低源极/漏极与沟道区之间电阻。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是根据本发明一个实施例的薄膜晶体管的剖视图；
图2至图7是根据本发明一个实施例的制备薄膜晶体管的方法的各个阶段的剖视图；
图8至图10是根据本发明一个实施例的电压-电流关系曲线图。
具体实施方式
为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开所提供的一种薄膜晶体管及其制备方法作进一步详细描述。显然，所描述的实施例仅是本发明一部分实施例，并不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
图1是根据本发明一个实施例的薄膜晶体管的剖视图。参照图1，根据本发明一个实施例的薄膜晶体管100包括：有源层110、栅绝缘层120、栅极130、层间绝缘层140、源极150以及漏极160。
有源层110可以被形成在基底上，例如玻璃基底、有机基底、柔性基底等。然而本发明不限于此，有源层110可以被形成在任何能够起到基底作用的其它结构上。在本发明的一个实施例中，如图1所示，有源层110可以被形成在基底200上。
有源层110由半导体材料形成，有源层110可以通过一次构图工艺被形成在基底200上。例如，可以通过在基底200上涂覆有源层的材料层，然后将该材料层图案化以形成期望的有源层图案。图案化可以包括涂覆光刻胶、曝光、显影、蚀刻、剥离等工艺来完成。可以利用本领域中可用的任何构图工艺来形成有源层110，在此将不再赘述。
栅极绝缘层120形成在有源层110上，并被图案化以覆盖有源层110的沟道区。形成栅极绝缘层120的方法可以与前述形成有源层110的方法相似，即通过涂覆栅极绝缘层的材料层，然后对该材料层进行图案化来形成。
栅极130形成在栅极绝缘层120上，以与沟道区相对应。栅极通常由金属材料形成，然而本实施例不限于此。
层间绝缘层140形成在栅极130上，并且覆盖栅极130以及有源层110。层间绝缘层140中形成有过孔170，以暴露有源层110。有源层110的通过过孔170暴露的部分与沟道区之间具有一定的距离。有源层110的位于过孔170与沟道区之间的部分可以与层间绝缘层140接触。
源极150和漏极160形成在层间绝缘层上，并分别通过过孔170与有源层110形成电连接。
根据本实施例，有源层110、栅极绝缘层120、栅极130、源极150以及漏极160可以利用本领域技术人员已知的材料和方法来形成，在这里将不再赘述。
在本实施例中，层间绝缘层140与有源层110接触的界面部分，例如图1中示出的界面180可以形成为具有施主类缺陷态(即，施主态)。施主态是能级被电子占据时呈电中性，施放电子后呈正电性，也称为施主型表面态。当界面180具有施主类缺陷态时，能够在例如退火工艺的后续处理过程中，使有源层110中的载流子浓度增加，从而使有源层110局部导体化。
前述实施例已经描述了利用退火工艺使有源层110局部导体化，然而本发明不限于此，也可以利用其它工艺实现该目的。例如，可以在形成薄膜晶体管后不单独进行退火工艺，而是在后续处理中的其它退火或热处理工艺中使有源层110局部导体化。
根据本实施例，薄膜晶体管100可以直接形成在基底200上，也可以在薄膜晶体管100和基底200之间形成其它的辅助层。例如，如图1所示，在基底200与薄膜晶体管之间还可以形成有遮光层300和平坦化层400，然而本发明不限于此。
薄膜晶体管100可以被用于液晶显示器(例如TFT-LCD)中，例如，薄膜晶体管100上可以形成平坦化层500，平坦化层500上可以形成有像素电极600，像素电极600可以通过平坦化层500中的过孔连接到漏极160，从而从漏极160接收驱动信号。
上述平坦化层500仅仅是示例，本发明不限于此。例如，在实际应用中，平坦化层500上还可以包括像素限定层等其它结构，在此将不再赘述。
在上述实施例中，薄膜晶体管100可以被用于液晶显示器，然而本发明不限于此，薄膜晶体管100的上述结构也可以用于其它开关装置，例如在有机发光二极管(OLED)显示器中。
在下文中，将参照图2至图7更详细地描述根据本发明实施例的薄膜晶体管的制备方法。
如图2所示，在本实施例中，在基底200上形成遮光层300。基底200可以是玻璃基底或有机塑性材料基底，本发明对此不作特殊限制。遮光层300用于阻挡光线传播，其可以被形成在对应于薄膜晶体管100的位置处。设置遮光层300可以防止光照对有源层110(例如IGZO层)的特性产生影响。遮光层300可以由不透光的金属或金属氧化物形成，也可以由黑色矩阵(BM)或彩膜(例如红色彩膜)等有机膜形成。
另外，当薄膜晶体管100被用于液晶显示器时，遮光层也可以防止薄膜晶体管100的位置处透光，从而使用户不会看到薄膜晶体管100，因此有利于显示清晰的图像。然而本发明不限于此，遮光层300也可以被形成在其它的层中，可以被省略或者被其它的结构代替。
如图3所示，在遮光层300上可以形成平坦化层400，然后有源层110形成在平坦化层400上。平坦化层400覆盖遮光层300的表面，从而提供平坦的表面以用于形成薄膜晶体管100。平坦化层400也可以被用作缓冲层，以防止基底200和/或遮光层300与有源层110之间产生晶格失配。平坦化层可以由例如二氧化硅(SiO2)等绝缘材料形成，有源层110可以由铟镓锌氧化物(IGZO)形成。
在本实施例中，基底200、遮光层300以及平坦化层400整体被用作薄膜晶体管100的基底，然而本发明不限于此，薄膜晶体管100可以被形成在其它形式的基底上。
如图4所示，在有源层110上形成栅极绝缘层120和栅极130。栅极绝缘层120用于使栅极130与有源层110绝缘。栅极绝缘层120可以是单层或多层，并且可以由硅的氧化物或氮化物(SiOx或SiNx)形成。栅极130可以具有单层或多层结构，并且可以由Mo、Cu、Al、Nd等材料形成。有源层110的与栅极130对应的部分被构造为薄膜晶体管的沟道区。
如图5所示，在图4的结构上形成层间绝缘层140，并且在层间绝缘层140中形成过孔170，以暴露有源层110的一部分。有源层110的通过过孔170暴露的部分与沟道区之间具有一定的距离。有源层110的位于过孔170与沟道区之间的部分可以与层间绝缘层140接触。
在本实施例中，层间绝缘层140与有源层110接触的界面部分，例如图5中示出的界面180可以形成为具有施主类缺陷态(即，施主态)。施主态是能级被电子占据时呈电中性，施放电子后呈正电性，也称为施主型表面态。当界面180具有施主类缺陷态时，能够在例如退火工艺的后续处理过程中，使有源层110中的载流子浓度增加，从而使有源层110局部导体化。
前述实施例已经描述了利用退火工艺使有源层110局部导体化，然而本发明不限于此，也可以利用其它工艺实现该目的。例如，可以在形成薄膜晶体管后不单独进行退火工艺，而是在后续处理中的其它退火或热处理工艺中使有源层110局部导体化。
施主类缺陷态可以由多种方式来实现，下面将以氧空位为例更具体地描述施主类缺陷态的实现方法。然而本领域技术人员应当理解，本发明不限于产生氧空位缺陷。
在一个实施例中，使得界面180处产生氧空位缺陷的方法具体地可以包括：在所述栅极上沉积层间绝缘层的材料，使得形成的所述层间绝缘层中的氧含量低于标准化学计量比的氧含量。
在本实施例中，标准化学计量比的氧含量表示通过计算层间绝缘层的材料的化学组成得出的层间绝缘层中的氧含量。例如，层间绝缘层140可以由绝缘氧化物形成，例如由硅的氧化物组成。在这种情况下，标准化学计量比的氧含量表示根据该硅的氧化物的化学组成计算所得的氧含量。
因此，根据本实施例，形成层间绝缘层140的步骤可以包括：在栅极130上共沉积两种或更多种源，以形成绝缘氧化物；按照述绝缘氧化物的标准化学计量比，根据利用所述两种或更多种源反应生成所述绝缘氧化物的化学反应方程式计算所述两种或更多种源的供应量；将所述两种或更多种源中的含氧量高的源的供应量控制为低于所计算的供应量。
更具体地说，可以通过共沉积N2O与SiH4来形成包含硅的氧化物的层间绝缘层。可以使用等离子体增强化学气相沉积(PECVD)来形成层间绝缘层140。在这种情况下，可以通过降低N2O的供应量来使界面180具有氧空位缺陷。
例如，参照图8至图10所示，其分别示出了在不同的N2O与SiH4比例的情况下，电流-电压关系的曲线图。由附图可见，随着N2O的供应量降低，例如N2O与SiH4之比从图8中的40：1降低至图9中的30：1直至图10中的20：1，电流水平逐渐升高，因此有源层110的导体化程度逐渐增大。
在本实施例中，有源层110由铟镓锌氧化物形成，其氧含量为大约20％。因此，当N2O与SiH4之比为大约40：1时，形成的硅的氧化物的含氧量与标准化学计量基本相等。由附图8可见，在这种情况下，电流水平较低，难以使薄膜晶体管正常导通。
根据本实施例，当N2O与SiH4之比为30：1或更低时，电流水平能够达到薄膜晶体管正常开关的程度，因此在本发明的一个实施例中，将N2O与SiH4之间的比例确定为30：1或更低。在这种情况下，当N2O与SiH4之比为30：1或更低时，能够使源极/漏极与沟道之间的电阻降低得足够低，从而实现了有源层的相应部分的导体化。
更优选地，在本发明的另一个实施例中，将N2O与SiH4之间的比例确定为10：1或更低。在这种情况下，当N2O与SiH4之比为10：1或更低时，能够使源极/漏极与沟道之间的电阻降低得更低，从而实现了有源层的相应部分的导体化。
在上述实施例中，N2O与SiH4之间的比例通过调整在共沉积过程中N2O与SiH4的体积流量之比来改变。
然而本发明不限于此，在一个实施例中，可以通过改变沉积工艺的成膜参数来控制各个源的供应量。例如，成膜参数可以包括温度、压强和/或气体使用量等，本发明不限于此。
在形成上述的层间绝缘层之后，可以对所得结构进行退火，使得在层间绝缘层140与有源层110接触的界面180处，有源层110被导体化(如图5中的阴影部分所示)。导体化的有源层110位于过孔170的位置与沟道区的位置之间，因此当在过孔170中形成电极时，可以降低电极与沟道区之间的电阻。
前述实施例已经描述了利用退火工艺使有源层110局部导体化，然而本发明不限于此，也可以利用其它工艺实现该目的。例如，可以在形成薄膜晶体管后不单独进行退火工艺，而是在后续处理中的其它退火或热处理工艺中使有源层110局部导体化。
继续参照图6，可以在图5所得的结构上形成源极150和漏极160，使源极150和漏极160通过过孔170电连接到有源层110，从而完成了根据本实施例的薄膜晶体管100。源极150和漏极160可以具有单层或多层结构，并且可以由Mo、Cu、Al、Nd等材料形成。
接下来，如图7所示，还可以在薄膜晶体管100上形成其它结构，以使其应用于显示装置中。例如，在图7中，薄膜晶体管100被用于液晶显示器(例如TFT-LCD)中。
在薄膜晶体管100上形成平坦化层500，在平坦化层500上形成像素电极600，像素电极600可以通过平坦化层500中的过孔连接到漏极160，从而从漏极160接收驱动信号。
上述平坦化层500仅仅是示例，本发明不限于此。例如，在实际应用中，平坦化层500上还可以包括像素限定层等其它结构，在此将不再赘述。
在上述实施例中，薄膜晶体管具有顶栅型结构，然而本发明不限于此，本发明的其它实施例中，薄膜晶体管也可以具有其它类型的栅极结构。
利用本发明的薄膜晶体管的制备方法，通过使层间绝缘层与有源层之间的界面具有施主类缺陷态，使得有源层的与层间绝缘层接触的部分被导体化。被导体化的有源层的部分设置在源极/漏极与沟道区之间，从而降低源极/漏极与沟道区之间电阻。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (14)
1.一种薄膜晶体管的制备方法，包括：
形成有源层；
在所述有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极上形成层间绝缘层以覆盖所述栅极和所述有源层，使得所述层间绝缘层与所述有源层之间的界面具有施主类缺陷态；
在所述层间绝缘层中形成过孔以暴露所述有源层；以及
在层间绝缘层上形成源极和漏极，使得所述源极和所述漏极分别通过所述过孔与所述有源层电连接。
2.根据权利要求1所述的方法，还包括：
通过退火工艺使所述有源层的与所述层间绝缘层接触的部分导体化。
3.根据权利要求1所述的方法，其中，形成所述层间绝缘层的步骤包括：
在所述栅极上沉积层间绝缘层的材料，使得形成的所述层间绝缘层中的氧含量低于标准化学计量比的氧含量，其中所述标准化学计量比的氧含量表示通过计算所述层间绝缘层的材料的化学组成得出的层间绝缘层中的氧含量。
4.根据权利要求1所述的方法，其中，形成所述层间绝缘层的步骤包括：
在所述栅极上共沉积两种或更多种源以形成绝缘氧化物；
按照述绝缘氧化物的标准化学计量比，根据利用所述两种或更多种源反应生成所述绝缘氧化物的化学反应方程式计算所述两种或更多种源的供应量；
将所述两种或更多种源中的含氧量高的源的供应量控制为低于所计算的供应量。
5.根据权利要求4所述的方法，其中，形成所述层间绝缘层的步骤还包括：
在栅极上共沉积N2O与SiH4，其中N2O与SiH4之比为30：1或更低。
6.根据权利要求5所述的方法，其中，N2O与SiH4之比为10：1或更低。
7.根据权利要求4至6中任意一项所述的方法，其中，通过改变沉积工艺的成膜参数来控制所述源的供应量。
8.根据权利要求1-6中任意一项所述的方法，其中，所述有源层包含铟镓锌氧化物。
9.一种薄膜晶体管，包括：
基底；
有源层，形成在所述基底上；
栅极绝缘层，形成在所述有源层上，覆盖所述有源层的一部分；
栅极，形成在所述栅极绝缘层上；
层间绝缘层，形成在所述栅极上，覆盖所述栅极和所述有源层；
源极和漏极，形成在所述层间绝缘层上，通过形成在所述层间绝缘层中的过孔电连接至所述有源层，
其中，所述层间绝缘层与所述有源层的界面具有施主类缺陷态。
10.根据权利要求9所述的薄膜晶体管，其中，所述施主类缺陷态包括氧空位。
11.根据权利要求10所述的薄膜晶体管，其中，所述层间绝缘层包含绝缘氧化物，其中，所述绝缘氧化物中的氧含量低于按照所述绝缘氧化物的标准化学计量比计算的氧含量，其中按照所述绝缘氧化物的标准化学计量比计算的氧含量表示通过计算所述绝缘氧化物的化学组成得出的层间绝缘层中的氧含量。
12.根据权利要求10所述的薄膜晶体管，其中，所述层间绝缘层通过共沉积N2O与SiH4来形成，其中N2O与SiH4之比为30：1或更低。
13.根据权利要求12所述的薄膜晶体管，其中，N2O与SiH4之比为10：1或更低。
14.根据权利要求9至12中的任一项所述的薄膜晶体管，其中，所述有源层包含铟镓锌氧化物。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710272455.2A CN106876280A (zh) | 2017-04-24 | 2017-04-24 | 薄膜晶体管及其制备方法 |
| US15/779,970 US20210175360A1 (en) | 2017-04-24 | 2017-10-13 | Thin film transistor and method for manufacturing the same |
| PCT/CN2017/105993 WO2018196289A1 (zh) | 2017-04-24 | 2017-10-13 | 薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710272455.2A CN106876280A (zh) | 2017-04-24 | 2017-04-24 | 薄膜晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876280A true CN106876280A (zh) | 2017-06-20 |
Family
ID=59161387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710272455.2A Pending CN106876280A (zh) | 2017-04-24 | 2017-04-24 | 薄膜晶体管及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210175360A1 (zh) |
| CN (1) | CN106876280A (zh) |
| WO (1) | WO2018196289A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611085A (zh) * | 2017-10-24 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | Oled背板的制作方法 |
| CN108010919A (zh) * | 2017-11-28 | 2018-05-08 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制作方法、显示装置 |
| WO2018196289A1 (zh) * | 2017-04-24 | 2018-11-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160322390A1 (en) * | 2013-09-11 | 2016-11-03 | Samsung Display Co., Ltd. | Thin film transistors, methods of manufacturing the same and display devices including the same |
| US20170025544A1 (en) * | 2015-07-24 | 2017-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI538220B (zh) * | 2012-11-21 | 2016-06-11 | 元太科技工業股份有限公司 | 薄膜電晶體與其製造方法 |
| CN106876280A (zh) * | 2017-04-24 | 2017-06-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法 |
-
2017
- 2017-04-24 CN CN201710272455.2A patent/CN106876280A/zh active Pending
- 2017-10-13 US US15/779,970 patent/US20210175360A1/en not_active Abandoned
- 2017-10-13 WO PCT/CN2017/105993 patent/WO2018196289A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160322390A1 (en) * | 2013-09-11 | 2016-11-03 | Samsung Display Co., Ltd. | Thin film transistors, methods of manufacturing the same and display devices including the same |
| US20170025544A1 (en) * | 2015-07-24 | 2017-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018196289A1 (zh) * | 2017-04-24 | 2018-11-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法 |
| CN107611085A (zh) * | 2017-10-24 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | Oled背板的制作方法 |
| WO2019080252A1 (zh) * | 2017-10-24 | 2019-05-02 | 深圳市华星光电半导体显示技术有限公司 | Oled背板的制作方法 |
| US10658446B2 (en) | 2017-10-24 | 2020-05-19 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers |
| CN108010919A (zh) * | 2017-11-28 | 2018-05-08 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制作方法、显示装置 |
| WO2019104834A1 (zh) * | 2017-11-28 | 2019-06-06 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制作方法、显示装置 |
| CN108010919B (zh) * | 2017-11-28 | 2020-07-31 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018196289A1 (zh) | 2018-11-01 |
| US20210175360A1 (en) | 2021-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105573549B (zh) | 阵列基板、触控屏和触控显示装置及其制作方法 | |
| CN104576705B (zh) | 一种阵列基板及制作方法、显示装置 | |
| CN104752343B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN108538890A (zh) | 一种有机发光显示装置 | |
| CN109300917A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN104508808B (zh) | 半导体装置及其制造方法 | |
| US9246007B2 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus | |
| CN104867870B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN107689345A (zh) | Tft基板及其制作方法与oled面板及其制作方法 | |
| US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
| US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
| CN107134461A (zh) | 薄膜晶体管阵列基板及其制备方法、oled显示装置 | |
| CN104638017B (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| CN106128963A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 | |
| CN106898551A (zh) | 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US9214476B1 (en) | Pixel structure | |
| CN105185792B (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| CN105206677B (zh) | 氧化物半导体薄膜晶体管及其制作方法 | |
| CN105932032A (zh) | 一种阵列基板及其制备方法 | |
| CN106876280A (zh) | 薄膜晶体管及其制备方法 | |
| CN109166802A (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |