CN106851974B - 一种电路板及压合方法 - Google Patents

一种电路板及压合方法 Download PDF

Info

Publication number
CN106851974B
CN106851974B CN201710244231.0A CN201710244231A CN106851974B CN 106851974 B CN106851974 B CN 106851974B CN 201710244231 A CN201710244231 A CN 201710244231A CN 106851974 B CN106851974 B CN 106851974B
Authority
CN
China
Prior art keywords
circuit board
bonding pad
virtual
outer side
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710244231.0A
Other languages
English (en)
Other versions
CN106851974A (zh
Inventor
马菲菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goertek Optical Technology Co Ltd
Original Assignee
Goertek Optical Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goertek Optical Technology Co Ltd filed Critical Goertek Optical Technology Co Ltd
Priority to CN201710244231.0A priority Critical patent/CN106851974B/zh
Publication of CN106851974A publication Critical patent/CN106851974A/zh
Application granted granted Critical
Publication of CN106851974B publication Critical patent/CN106851974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开了一种电路板及压合方法,其中电路板包括叠加在一起的顶层和底层,其中顶层的外侧面上设有焊盘,底层的外侧面上设有虚拟焊盘,虚拟焊盘与焊盘相对设置,其中虚拟焊盘孤立设置。因虚拟焊盘设在底层的外侧面,使FPC和PCB进行ACF压合时,在焊盘上涂上导电胶/膜,力作用在虚拟焊盘上,不会直接作用在FPC上,使FPC上相邻两焊盘之间受力很小或不受力,尤其是孤立设置的虚拟焊盘,其受力不会传递到FPC别的部位。其中压合方法,还提高了压合的效率以及压合成品的良率。因此本发明的电路板及其压合方法,使ACF压合不良风险低,ACF压合的可靠性高,产品良率和品质高。

Description

一种电路板及压合方法
技术领域
本发明涉及电子技术领域,尤其涉及一种提高ACF压合可靠性的电路板及压合方法。
背景技术
如图2所示,在电子行业中,有的产品到导电胶/膜(ACF,Anisotropic ConductiveFilm)技术,ACF技术是把PCB6和FPC5等通过ACF胶粘合在一起实现电性导通。电路板6(PCB,Printed circuit board),通常意义上的硬板;电路板5(FPC,Flexible Print Circuit)通常意义为柔性电路板。
现有的ACF胶在FPC5上设置方式为,位于FPC顶层1的焊盘(PAD)2,ACF对FPC5的设计要求极高,FPC5的设计直接影响ACF的效果。通常FPC5非贴件区域都贴有一层保护膜7,保护膜7在ACF压合时容易受热变形,如图2中所示的PI受力易变形区,影响ACF压合的效果,导致产品生产良率下降,产品可靠性降低。
发明内容
针对上述不足,本发明所要解决第一个的技术问题是:提供一种ACF压合不良风险低,ACF压合的可靠性高,产品良率和品质高的电路板。
为解决上述技术问题,本发明的技术方案是:
一种电路板,包括叠加在一起的顶层和底层,所述顶层的外侧面上设有焊盘,所述底层的外侧面上设有虚拟焊盘,所述虚拟焊盘与所述焊盘相对设置,且所述虚拟焊盘孤立设置。
优选方式为,所述底层的外侧面上设有保护膜,所述保护膜上对应所述虚拟焊盘处开设有焊盘开窗。
优选方式为,所述虚拟焊盘与其相对设置的所述焊盘的结构一致。
优选方式为,所述虚拟焊盘的材质为铜。
优选方式为,所述顶层和所述底层从外到内依次为覆盖膜、镀铜和基材。
针对上述不足,本发明所要解决第二个的技术问题是:提供一种电路板的压合方法,该方法简化了操作,提高了效率和成品良率。
为解决上述技术问题,本发明的技术方案是:
一种上述电路板的压合方法,其特征在于,包括以下步骤:
步骤一:涂胶,选用两块待压合的电路板,确定两块所述电路板压合在一起的压合区域,然后在压合区域对应的所述电路板顶层外侧面上的所述焊盘上面涂设胶层,所述胶层选用异方性导电胶/膜;
步骤二:定位,将两块所述电路板上涂有胶层的所述焊盘一对一相对设置,使每块所述电路板上的所述虚拟焊盘朝向外侧设置;
步骤三:压合,控制压头,让压头压在所述虚拟焊盘上,压头施力使两所述电路板之间的涂有胶层的所述焊盘利用胶层胶合在一起,完成两块所述电路板之间的具有电连接的压合。
采用上述技术方案后,本发明的有益效果是:由于本发明的电路板及压合方法,其中电路板包括叠加在一起的顶层和底层,其中顶层的外侧面上设有焊盘,底层的外侧面上设有虚拟焊盘,虚拟焊盘与焊盘相对设置,其中虚拟焊盘孤立设置。因虚拟焊盘设在底层的外侧面,使FPC和PCB进行ACF压合时,在焊盘上涂上导电胶/膜,力作用在虚拟焊盘上,不会直接作用在FPC上,使FPC上相邻两焊盘之间受力很小或不受力,尤其是孤立设置的虚拟焊盘,其受力不会传递到FPC别的部位。其中压合方法,还提高了压合的效率以及压合成品的良率。因此本发明的电路板及其压合方法,使ACF压合不良风险低,ACF压合的可靠性高,产品良率和品质高。
由于底层的外侧面上设有保护膜,保护膜上对应虚拟焊盘处开设有焊盘开窗;使相邻两虚拟焊盘之间没有保护膜,彼此之间受力没有相互影响,进一步避免了受力变形的情况发生。
由于虚拟焊盘与其相对设置的焊盘的结构一致;压合时虚拟焊盘可均匀的承受压力。
综上所述,本发明的电路板与现有技术相比,解决了现有技术中利用导电胶/膜粘合FPC和PCB时,ACF压合操作使FPC上相邻的两焊盘之间受力易变形,增加产品不良率的技术问题;而本发明的电路板,ACF压合不良风险低,ACF压合的可靠性高,产品良率和品质高。
附图说明
图1是本发明电路板的分解结构示意图;
图2是现有技术中FPC和PCB压合时的结构示意图;
图3是本发明FPC和PCB压合时的结构示意图;
图中:1—顶层、2—焊盘、3—底层、4—虚拟焊盘、5—FPC、6—PCB、7—保护膜、8—导电胶/膜。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
如图1和图3所示,一种电路板,包括叠加在一起的顶层1和底层3。本实施例的电路板是指FPC5,其顶层1从外到内依次为覆盖膜、镀铜和基材,底层3从外到内也依次为覆盖膜、镀铜和基材。FPC5顶层1的外侧面上设有焊盘2,底层3的外侧面上设有虚拟焊盘4(NCPAD),虚拟焊盘4与焊盘2相对设置,且虚拟焊盘4孤立设置。本发明的虚拟焊盘的英文为NCPAD是指无意义,没有电连接关系的意思,NC是本领域中常用的术语。相对设置的导焊盘2和虚拟焊盘4,具体是焊盘2设在顶层1,虚拟焊盘4设在焊盘2的背面,ACF压合时从FPC5的背面施加压力。
本实施例FPC5底层3的外侧面上设有一层保护膜7,保护膜7上对应虚拟焊盘4处均开设有焊盘开窗。焊盘开窗使相邻两虚拟焊盘4之间没有保护膜7的连接,彼此之间受力没有相互影响,进一步防止了受力变形的情况发生。
如图3所示,FPC5背面设置的虚拟焊盘4,其结构与FPC5顶层1上设置的焊盘2结构一致。本实施例的焊盘2分两排设置,每排的焊盘2均匀排列分布,虚拟焊盘4也是分两排设置,每排虚拟焊盘4也均匀排列分布,并且每个虚拟焊盘4的形状、厚度等均与其相对的焊盘2完全一致。当压合时,虚拟焊盘4可完全承受全部压力。另外虚拟焊盘4的材质为铜,孤立设置的虚拟焊盘4,即防止了FPC5受力变形,又不影响FPC5的性能。当然虚拟焊盘4的材质不限上面所列举的铜,只要不影响电路板的性能即可。
如图1和图3所示,本发明结构的FPC5,在与PCB6进行ACF压合时,在FPC5和PCB6的焊盘2上均涂上导电胶/膜8。压力作用在FPC5背面的虚拟焊盘4上,因虚拟焊盘4具有厚度,使力作用在虚拟焊盘4上,使FPC5上的保护膜7,或者相邻两焊盘2之间,不受力或受力很小,不会发生受力变形的情况。同时作用在虚拟焊盘4上的力,传递给与其相对设置的焊盘2上,焊盘2在压力的作用下,FPC5与PCB6的焊盘上的导电胶/膜8相互粘合在一起,最终完了FPC5和PCB6的胶合。因此本发明的电路板,在实现了FPC5和PCB6胶粘合在一起实现电性导通的同时,又不会损坏FPC5,提高了产品的品质和良率。而且结构简单,导电胶/膜合操作方便。
如图3所示,本发明电路板的压合方法,包括以下步骤:
步骤一:涂胶,选用两块待压合的电路板,本实施例压合PCB6和FPC5,先确定PCB6和FPC5压合在一起的压合区域,然后在压合区域对应的电路板顶层1外侧面上的焊盘2上面涂设胶层,胶层选用异方性导电胶/膜ACF;
步骤二:定位,将PCB6顶层1上涂胶的焊盘2与FPC5顶层1涂胶的焊盘2一对一相对设置,使PCB6的虚拟焊盘4朝向外侧设置,同理FPC5的虚拟焊盘4朝向外侧设置;
步骤三:压合,控制压头,让压头压在虚拟焊盘4上,压头施力使PCB6和FPC5相对设置的带有胶层的焊盘2胶合在一起,因异方性导电胶/膜ACF具有导电性,使PCB6和FPC5之间既实现了压合连接,也实现了电连接。
因本发明压合的电路板具有虚拟焊盘,使进行压合时,操作方便,效率高,而且简化了工艺,提高了压合的可靠性。
以上所述本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同一种电路板结构的改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种电路板,包括叠加在一起的顶层和底层,所述顶层的外侧面上设有焊盘,其特征在于,所述底层的外侧面上设有虚拟焊盘,所述虚拟焊盘与所述焊盘相对设置,且所述虚拟焊盘孤立设置;所述底层的外侧面上设有保护膜,所述保护膜上对应所述虚拟焊盘处开设有焊盘开窗。
2.根据权利要求1所述的电路板,其特征在于,所述虚拟焊盘与其相对设置的所述焊盘的结构一致。
3.根据权利要求1所述的电路板,其特征在于,所述虚拟焊盘的材质为铜。
4.根据权利要求1所述的电路板,其特征在于,所述顶层和所述底层从外到内依次为覆盖膜、镀铜和基材。
5.一种权利要求1至4任一项的电路板的压合方法,其特征在于,包括以下步骤:
步骤一:涂胶,选用两块待压合的电路板,确定两块所述电路板压合在一起的压合区域,然后在压合区域对应的所述电路板顶层外侧面上的所述焊盘上面涂设胶层,所述胶层选用异方性导电胶/膜;
步骤二:定位,将两块所述电路板上涂有胶层的所述焊盘一对一相对设置,使每块所述电路板上的所述虚拟焊盘朝向外侧设置;
步骤三:压合,控制压头,让压头压在所述虚拟焊盘上,压头施力使两所述电路板之间的涂有胶层的所述焊盘利用胶层胶合在一起,完成两块所述电路板之间的具有电连接的压合。
CN201710244231.0A 2017-04-14 2017-04-14 一种电路板及压合方法 Active CN106851974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710244231.0A CN106851974B (zh) 2017-04-14 2017-04-14 一种电路板及压合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710244231.0A CN106851974B (zh) 2017-04-14 2017-04-14 一种电路板及压合方法

Publications (2)

Publication Number Publication Date
CN106851974A CN106851974A (zh) 2017-06-13
CN106851974B true CN106851974B (zh) 2023-11-24

Family

ID=59147988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710244231.0A Active CN106851974B (zh) 2017-04-14 2017-04-14 一种电路板及压合方法

Country Status (1)

Country Link
CN (1) CN106851974B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108037604A (zh) * 2017-12-15 2018-05-15 北海星沅电子科技有限公司 一种pcb压合方法
CN109632800A (zh) * 2019-01-23 2019-04-16 深圳市骏达光电股份有限公司 Fob类产品邦定效果的检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201563293U (zh) * 2009-11-27 2010-08-25 比亚迪股份有限公司 一种柔性印刷电路板
CN201947537U (zh) * 2011-03-04 2011-08-24 厦门高威尔电子科技有限公司 一种显影式覆盖膜的柔性电路板
CN105472885A (zh) * 2015-12-14 2016-04-06 广东欧珀移动通信有限公司 Pcb板与fpc板的压合连接结构及其制作方法
CN105607363A (zh) * 2016-03-25 2016-05-25 友达光电(厦门)有限公司 一种液晶显示面板
CN206658331U (zh) * 2017-04-14 2017-11-21 歌尔股份有限公司 一种电路板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201563293U (zh) * 2009-11-27 2010-08-25 比亚迪股份有限公司 一种柔性印刷电路板
CN201947537U (zh) * 2011-03-04 2011-08-24 厦门高威尔电子科技有限公司 一种显影式覆盖膜的柔性电路板
CN105472885A (zh) * 2015-12-14 2016-04-06 广东欧珀移动通信有限公司 Pcb板与fpc板的压合连接结构及其制作方法
CN105607363A (zh) * 2016-03-25 2016-05-25 友达光电(厦门)有限公司 一种液晶显示面板
CN206658331U (zh) * 2017-04-14 2017-11-21 歌尔股份有限公司 一种电路板

Also Published As

Publication number Publication date
CN106851974A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
JP4241147B2 (ja) Icカードの製造方法
US20090200382A1 (en) Combi-Card and Method for Making the Same
CN108417151B (zh) 显示装置及其覆晶薄膜结构
CN106211564B (zh) 一种柔性电路板元件与接地钢片连接装置与方法
CN106851974B (zh) 一种电路板及压合方法
JP2008160042A (ja) 多層基板
JP3951409B2 (ja) Icカードとその製造法
CN107231761B (zh) 一种使用导电胶连接传感器和印制电路板的方法
KR101069747B1 (ko) 터치 패널용 패드와 기판의 결합 방법 및 이에 의해 제조되는 결합체
CN107037924A (zh) 线路板组件、触感模组及触感模组的制造工艺
CN108304097B (zh) 曲面触控模组结构及其贴合方法
US10275699B2 (en) Smart card and method for manufacturing same
CN105956652B (zh) 一种智能卡及其制造方法
JPH0477134U (zh)
CN206658331U (zh) 一种电路板
CN207927008U (zh) Fpc的连接结构
JP3998139B2 (ja) 多層プリント配線板とその製造方法
JPH058831B2 (zh)
CN102023774B (zh) 一种电阻式触摸屏
CN102404936A (zh) 一种埋入分立式器件线路板及其制造方法
JP2008235656A (ja) 回路基板の実装体
CN113690149A (zh) 一种芯片键合结构、方法及设备
CN113169148A (zh) 一种柔性模组的制作方法及柔性模组
KR101129539B1 (ko) 터치패널용 패드와 기판의 결합방법 및 이에 의해 제조되는 결합체
JPS5948984A (ja) Icカ−ドの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201021

Address after: 261031 north of Yuqing street, east of Dongming Road, high tech Zone, Weifang City, Shandong Province (Room 502, Geer electronic office building)

Applicant after: GoerTek Optical Technology Co.,Ltd.

Address before: 261031 Dongfang Road, Weifang high tech Industrial Development Zone, Shandong, China, No. 268

Applicant before: GOERTEK Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant