CN106816512B - 一种发光二极管显示基板及其制作方法、显示器 - Google Patents

一种发光二极管显示基板及其制作方法、显示器 Download PDF

Info

Publication number
CN106816512B
CN106816512B CN201710124799.9A CN201710124799A CN106816512B CN 106816512 B CN106816512 B CN 106816512B CN 201710124799 A CN201710124799 A CN 201710124799A CN 106816512 B CN106816512 B CN 106816512B
Authority
CN
China
Prior art keywords
layer
substrate
light emitting
emitting diode
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710124799.9A
Other languages
English (en)
Other versions
CN106816512A (zh
Inventor
冯翔
刘莎
杨瑞智
孙晓
邱云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710124799.9A priority Critical patent/CN106816512B/zh
Publication of CN106816512A publication Critical patent/CN106816512A/zh
Priority to PCT/CN2017/107058 priority patent/WO2018157610A1/zh
Priority to US16/062,665 priority patent/US11233038B2/en
Application granted granted Critical
Publication of CN106816512B publication Critical patent/CN106816512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

一种发光二极管显示基板及其制作方法、显示器。该发光二极管显示基板包括衬底基板、设置在衬底基板上的发光二极管以及自组装单分子层。该发光二极管包括石墨烯层，且石墨烯层设置在发光二极管靠近衬底基板的一侧；自组装单分子层设置在石墨烯层与衬底基板之间且与石墨烯层连接。该发光二极管显示基板一方面利用了石墨烯与氮化镓晶格匹配的特点有助于氮化镓在转移基板上长晶，而且石墨烯是导电材料，硬度和柔韧性都比较好，既可以做基底，又可以做电极，还可以作为媒介进行卷对卷载体转移工艺；另一方面采用自组装单分子层与石墨烯层以化学键形式连接，从而增加了发光二极管与衬底基板的连接强度。

Description

一种发光二极管显示基板及其制作方法、显示器
技术领域
本发明至少一个实施例涉及一种发光二极管显示基板及其制作方法、显示器。
背景技术
发光二极管(Light Emitting Diode，LED)是一种能发光的半导体电子元件，具有体积小、亮度高、能耗小的特点，被广泛的应用于显示屏，背光源、照明等显示领域。微型发光二极管(Micro LED)具有驱动电压低、省电、亮度高等特点，因此在显示技术中的潜力非常巨大。
发明内容
本发明的至少一实施例提供一种发光二极管显示基板及其制作方法、显示器。该发光二极管显示基板一方面利用了石墨烯与氮化镓晶格匹配的特点有助于氮化镓在转移基板上长晶，而且石墨烯是导电材料，硬度和柔韧性都比较好，既可以做基底，又可以做电极，还可以作为媒介进行卷对卷载体转移工艺；另一方面采用自组装单分子层(self-assembly monolayer)与石墨烯层以化学键形式连接，从而增加了发光二极管与衬底基板的连接强度。
本发明的至少一实施例提供一种发光二极管显示基板，该发光二极管显示基板包括衬底基板、设置在衬底基板上的发光二极管以及设置在发光二极管与衬底基板之间的自组装单分子层。该发光二极管包括石墨烯层，且石墨烯层设置在发光二极管靠近衬底基板的一侧；自组装单分子层设置在石墨烯层与衬底基板之间且与石墨烯层连接。
例如，在本发明的一个实施例中，自组装单分子层包括至少一种有机分子，有机分子的两端分别包括叠氮官能团与氨基官能团，且叠氮官能团与石墨烯层中的石墨烯分子以化学键形式相连。
例如，在本发明的一个实施例中，有机分子包括4-重氮基-2,3,5,6-四氟苯甲酸乙胺。
例如，在本发明的一个实施例中，该发光二极管显示基板还包括：有机膜层，设置在自组装单分子层与衬底基板之间，且与自组装单分子层中的氨基官能团通过氢键连接。
例如，在本发明的一个实施例中，发光二极管还包括设置在石墨烯层上的半导体层以及设置在半导体层上的导电层。
例如，在本发明的一个实施例中，该发光二极管显示基板还包括：保护层，设置在导电层的部分上表面。
例如，在本发明的一个实施例中，石墨烯层包括在沿平行于衬底基板的第一方向延伸超过半导体层的突出部分，且保护层设置在半导体层的侧面并连接到石墨烯层的突出部分。
例如，在本发明的一个实施例中，该发光二极管显示基板还包括：薄膜晶体管，该薄膜晶体管包括漏极，该漏极与石墨烯层电连接。
例如，在本发明的一个实施例中，发光二极管的尺寸为1微米-100微米。
本发明的至少一实施例提供一种发光二极管显示基板的制作方法，该发光二极管显示基板的制作方法，包括：在转移基板上形成石墨烯层；在石墨烯层上形成半导体层以及导电层以形成发光二极管；在衬底基板上形成自组装单分子层；将发光二极管从转移基板上转移到自组装单分子层上，并使石墨烯层连接到自组装单分子层。
例如，在本发明的一个实施例中，自组装单分子层包括至少一种有机分子，有机分子的两端分别包括叠氮官能团与氨基官能团。
例如，在本发明的一个实施例中，将发光二极管从转移基板上转移之前包括：在导电层的部分上表面形成保护层。
例如，在本发明的一个实施例中，石墨烯层包括在沿平行于转移基板的第一方向延伸超过半导体层的突出部分，将发光二极管从转移基板上转移之前还包括：在半导体层的侧面以及石墨烯层的突出部分形成保护层。
例如，在本发明的一个实施例中，将发光二极管从转移基板上转移到自组装单分子层上包括：采用转印装置吸附保护层，将发光二极管从转移基板上取走并转移到自组装单分子层上，并对自组装单分子层加热以使叠氮官能团与石墨烯层的石墨烯分子以化学键形式相连。
例如，在本发明的一个实施例中，在衬底基板上形成自组装单分子层包括：在衬底基板上形成有机膜层，对有机膜层的表面进行处理，并在有机膜层上形成自组装单分子层以使自组装单分子层中的氨基官能团通过氢键与有机膜层连接。
例如，在本发明的一个实施例中，采用卷对卷工艺将发光二极管转移到自组装单分子层上。
本发明的至少一实施例提供一种显示器，该显示器包括上述任一种发光二极管显示基板。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为本发明一实施例提供的发光二极管显示基板示意图；
图2a为本发明一实施例提供的自组装单分子层的分子式示意图；
图2b为图2a示出的自组装单分子层的分子式的成键机理示意图；
图3为本发明一实施例提供的发光二极管显示基板的制作方法的具体步骤示意图；
图4a-图4d为本发明一实施例提供的形成发光二极管的流程示意图；
图5为本发明一实施例提供的薄膜晶体管背板(TFT BP)示意图；
图6a-图6b为本发明一实施例提供的对形成的发光二极管进行转移的过程示意图；
图7为本发明一实施例提供的将发光二极管转移至衬底基板上的示意图；
图8为本发明一实施例提供的采用卷对卷(roll-to-roll)工艺将发光二极管转移到自组装单分子层上的示意图。
附图标记：
100-衬底基板；101-自组装单分子层；102-有机膜层；103-第一保护层；104-第二保护层；1034-保护层；105-接触电极；106-钝化层；107-公共电极；108-封装层；109-过孔；110-发光二极管；111-石墨烯层；1111-突出部分；112-半导体层；1121-半导体层的侧面；113-导电层；120-薄膜晶体管；121-漏极；122-源极；123-有源层；124-栅极；125-栅极绝缘层；130-转移基板；140-转印装置；1000-薄膜晶体管背板。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明的实施例提供一种发光二极管显示基板及其制作方法、显示器。该发光二极管显示基板包括衬底基板、设置在衬底基板上的发光二极管以及设置在发光二极管与衬底基板之间的自组装单分子层。该发光二极管包括石墨烯层，且石墨烯层设置在发光二极管靠近衬底基板的一侧；自组装单分子层设置在石墨烯层与衬底基板之间且与石墨烯层连接。该发光二极管显示基板一方面利用了石墨烯与氮化镓晶格匹配的特点有助于氮化镓在转移基板上长晶，而且石墨烯是导电材料，硬度和柔韧性都比较好，既可以做基底，又可以做电极，还可以作为媒介进行卷对卷载体转移工艺；另一方面采用自组装单分子层(self-assembly monolayer)与石墨烯层以化学键形式连接，从而增加了发光二极管与衬底基板的连接强度。
下面结合附图对本发明实施例提供的发光二极管显示基板及其制作方法、显示器进行说明。
实施例一
本实施例提供一种发光二极管显示基板，如图1所示，该发光二极管显示基板包括衬底基板100、设置在衬底基板100上的发光二极管110以及设置在发光二极管110与衬底基板100之间的自组装单分子层101。发光二极管110包括石墨烯层111，石墨烯层111设置在发光二极管110靠近衬底基板100的一侧。在石墨烯层111与衬底基板100之间设置的自组装单分子层101与石墨烯层111以化学键的形式连接。本实施例提供的发光二极管显示基板采用了将发光二极管与衬底基板以化学键形式连接的新型连接方式，可以增加发光二极管与衬底基板的连接强度，即通过采用自组装单分子层与石墨烯层以化学键形式连接的方式增加了发光二极管与衬底基板的连接强度；另一方面利用了石墨烯与氮化镓晶格匹配的特点有助于氮化镓在转移基板上长晶，而且石墨烯是导电材料，硬度和柔韧性都比较好，既可以做基底，又可以做电极。
图1中在衬底基板100上设置一个发光二极管110仅仅是示意性的，衬底基板100上可以设置多个发光二极管110，多个发光二极管110可以以阵列的方式设置在衬底基板100上。多个发光二极管110可以发射不同颜色的光或者相同颜色的光，本发明的实施例对此没有特别限制。
例如，如图1所示，本实施例以石墨烯层111在衬底基板100上的正投影完全落入自组装单分子层101在衬底基板100上的正投影内为例进行描述。本实施例包括但不限于此，例如，还可以是自组装单分子层在衬底基板上的正投影完全落入石墨烯层在衬底基板上的正投影内。
例如，衬底基板100可以由蓝宝石、硅、砷化镓、碳化硅、氮化铝、氮化镓、聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯中的一种或多种材料制成，本实施例对此不作限制。
例如，如图1所示，本实施例提供的发光二极管显示基板还包括有机膜层102，有机膜层102设置在自组装单分子层101与衬底基板100之间，且有机膜层102与自组装单分子层101以化学键形式连接。
例如，有机膜层102的材料可以包括聚酰亚胺、聚碳酸酯或聚丙烯酸酯等，本实施例对此不作限制。
例如，自组装单分子层101包括至少一种有机分子，有机分子的两端分别包括叠氮官能团(-N3)与氨基官能团(-NH2)。图2a为自组装单分子层的分子式示意图，如图2a所示，自组装单分子层包括4-重氮基-2,3,5,6-四氟苯甲酸乙胺(TFPA-NH2)，本实施例包括但不限于此。需要说明的是，本实施例中以自组装单分子层中的每个分子的两端分别包括叠氮官能团(-N3)与氨基官能团(-NH2)为例进行描述，本实施例包括但不限于此，例如，自组装单分子层中还可以包括其他分子。
图2b为图2a示出的自组装单分子层的分子式的成键机理示意图，如图2b所示，自组装单分子层(本实施例以TFPA-NH2为例进行描述)中的叠氮官能团与石墨烯层111中的石墨烯分子的六元环以化学键形式相连。例如，可通过加热的方式，激活叠氮官能团，使其与石墨烯分子中的碳六元环形成共价键。本实施例包括但不限于此。
如图2b所示，例如，有机膜层102与自组装单分子层中的氨基官能团以化学键形式连接。例如，对有机膜层102的表面进行氧等离子体处理以产生一些活性基团(例如-H)，这些基团会与自组装单分子层以氢键(如图2b中的虚线所示)的作用相互连接，本实施例包括但不限于此。本实施例中的介于石墨烯层与有机膜层之间的自组装单分子层是一个功能层，此功能层是以自组装单分子层的形式充当了发光二极管与衬底基板之间的连接媒介，即自组装单分子层的两端分别与石墨烯层以及有机膜层键合，形成共价键，从而增加了发光二极管与衬底基板的连接强度，具有很好的力学可靠性。
例如，如图1所示，发光二极管110还包括设置在石墨烯层111上的半导体层112以及设置在半导体层112上的导电层113。本实施例以半导体层112包括N型半导体层与P型半导体层为例进行描述，即本实施例以靠近石墨烯层111的半导体层为N型半导体层为例，例如，N型半导体层的材料可以包括N型氮化镓，本实施例不限于此；本实施例以靠近导电层113的半导体层为P型半导体层为例，例如，P型半导体层的材料可以包括P型氮化镓，本实施例不限于此。空穴和电子分别从导电层113和石墨烯层111注入P型半导体层和N型半导体层，并在两层半导体层之间的接触面复合，并且以光子的形式释放能量，发光波长取决于发光材料的禁带宽度。本实施例包括但不限于此，例如，还可以是靠近石墨烯层111的半导体层为P型半导体层，靠近导电层113的半导体层为N型半导体层。
例如，导电层113的材料为透明导电材料，例如可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)中的组合或至少一种，本实施例对此不作限制。需要说明的是，本实施例以导电层在衬底基板上的正投影与半导体层在衬底基板上的正投影完全重合为例进行描述，即以导电层为整面电极为例，本实施例包括但不限于此。例如，导电层也可以为块状电极，且该导电层既可以为透明导电材料，也可以为不透明导电材料，例如，不透明导电层的材料可以选用钛(Ti)、铂(Pt)、金(Au)、铬(Cr)等材料中的一种或几种，本实施例对此不作限制。
例如，发光二极管还可以包括发光层(图1中未示出)，发光层设置在两层半导体层之间，空穴和电子分别从两层半导体层注入到发光层，并在发光层复合，并且以光子的形式释放能量。
例如，发光层可以为单层量子阱(SQW)或多层量子阱(MQW)发光层，即，其结构为可局限载流子的量子阱。本实施例包括但不限于此，例如，发光层还可以为量子点发光层。发光层可根据选用材料的不同而发出不同颜色的光，例如，红光发光二极管发光层的材料可选用铝砷化镓、磷砷化镓、磷化镓等材料中的一种或多种；绿光发光二极管发光层的材料可选用铟氮化镓/氮化镓、磷化镓、铝磷化镓等材料中的一种或多种；蓝光发光二极管发光层的材料可选氮化镓、铟氮化镓、硒化锌等材料中的一种或多种，本实施例对此不作限制。
例如，本实施例中的发光二极管的结构不限于此，还可以包括电流分散层、电流阻挡层、中间阻挡层、缓冲层等结构。
例如，如图1所示，在导电层113的部分上表面设置保护层1034，本实施例中的保护层1034包括第一保护层103与第二保护层104两部分，第一保护层103在转移发光二极管110的过程中对发光二极管110起到保护作用，即在将发光二极管110从转移基板转移到衬底基板100的过程中，采用转印装置吸附到第一保护层103上，并将发光二极管110从转移基板上取走。而第二保护层104用于保护石墨烯层111，以防止石墨烯层111与后续形成的公共电极107电连接。例如，保护层1034与发光二极管110整体沿Y方向的厚度为3-4微米，本实施例包括但不限于此。
例如，如图1所示，本实施例中的石墨烯层111包括在沿平行于衬底基板100的第一方向(如图1所示的X方向)延伸超过半导体层112的突出部分1111。例如，本实施例以第一保护层103除了包括设置在导电层113的部分上表面的部分，还包括设置在半导体层112的侧面1121并连接到石墨烯层111的突出部分1111的另一部分为例进行描述，但不限于此，例如，第一保护层还可以仅设置在导电层的部分上表面或者第一保护层还可以设置在导电层的部分上表面以及半导体层的侧面。
例如，如图1所示，第二保护层104设置在与半导体层112的侧面1121沿X方向相对的另一侧面的位置，用以防止石墨烯层111与后续形成的公共电极107电连接。需要说明的是，本实施例以第二保护层设置在导电层的部分上表面以及半导体层、石墨烯层的侧面的位置为例进行描述，本实施例不限于此。例如，导电层为块状电极时，第二保护层还可以设置在半导体层的部分上表面以及半导体层、石墨烯层的侧面等位置。
例如，保护层1034的材料可以为光刻胶等透明有机材料，本实施例包括但不限于此。
例如，如图1所示，发光二极管显示基板还包括薄膜晶体管120，薄膜晶体管120包括漏极121、源极122、有源层123、栅极124以及栅极绝缘层125，其中的漏极121与石墨烯层111电连接，即石墨烯层111作为发光二极管110的电极，石墨烯层111作为发光二极管110的电极，其突出部分1111通过接触电极105与漏极121电性相连。在薄膜晶体管120开启的情况下，源极122的电流会通过漏极121传到发光二极管110的石墨烯层111。本实施例包括但不限于此，例如，还可以在石墨烯层上另设置一电极与薄膜晶体管的漏极电性连接，而石墨烯层仅作为形成发光二极管的基底并随发光二极管一并转移到衬底基板上。
例如，如图1所示，发光二极管显示基板还包括公共电极107，公共电极107与发光二极管110的导电层113电性连接。例如，公共电极107的材料为透明导电材料，例如可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)中的组合或至少一种，本实施例对此不作限制。
例如，如图1所示，发光二极管显示基板还包括封装层108。例如，封装层108的材料可以包括二氧化硅，本实施例不限于此，例如还可以包括透明有机材料等。例如，封装层108沿Y方向的厚度不小于发光二极管110与保护层1034沿Y方向的整体厚度，即封装层108沿Y方向的厚度不小于3-4微米，本实施例不限于此。
例如，多个发光二极管120的尺寸为几微米-几十微米，例如，发光二极管120的尺寸为1微米-100微米，即发光二极管120为微发光二极管，本实施例不限于此。
实施例二
本实施例提供一种发光二极管显示基板的制作方法，该发光二极管显示基板的制作方法的具体步骤如图3所示，包括：
S201：在转移基板上形成石墨烯层。
图4a-图4d为本实施例提供的形成发光二极管的流程示意图。如图4a所示，例如，在转移基板130上形成石墨烯层111。例如，可以在铜片等基底上采用化学气相沉积法生长石墨烯薄膜，通过热释胶带-蚀刻、紫外固化-蚀刻、电解鼓泡剥离或干刻法将石墨烯薄膜从铜片等基底剥离下来并转移到转移基板130上，本实施例包括但不限于此。
例如，转移基板130的材料可以为蓝宝石(sapphire)，本实施例不限于此，还可以是其他与石墨烯层不产生化学键的连接，而是通过很微弱的范德华力连接的转移基板，并且此转移基板的材料的晶格形式与石墨烯和氮化镓的晶格结构相似。本实施例对此不作限制。
S202：在石墨烯层上形成半导体层以及导电层以形成发光二极管。
如图4b所示，例如，在石墨烯层111上形成半导体层112以及导电层113，即在蓝宝石与石墨烯的复合基底生长发光二极管晶体。本实施例以半导体层112包括N型半导体层与P型半导体层为例进行描述，即本实施例以靠近石墨烯层111的半导体层为N型半导体层为例，例如，N型半导体层的材料可以包括N型氮化镓，本实施例不限于此；本实施例以靠近导电层113的半导体层为P型半导体层为例，例如，P型半导体层的材料可以包括P型氮化镓，本实施例不限于此。空穴和电子分别从导电层113和石墨烯层111注入P型半导体层和N型半导体层，并在两层半导体层之间的接触面复合，并且以光子的形式释放能量，发光波长取决于发光材料的禁带宽度。本实施例包括但不限于此，例如，还可以是靠近石墨烯层111的半导体层为P型半导体层，靠近导电层113的半导体层为N型半导体层。
本实施例在石墨烯层上生长氮化镓晶体，氮化镓晶体可以石墨烯分子的六元环为“模板”进行生长，因此生长的氮化镓晶格的形状会比较规范。
例如，导电层113的材料为透明导电材料，例如可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)中的组合或至少一种，本实施例对此不作限制。
例如，还可以在两层半导体层之间形成发光层(图4b中未示出)，空穴和电子分别从两层半导体层注入到发光层，并在发光层复合，并且以光子的形式释放能量。例如，发光层可以为单层量子阱(SQW)或多层量子阱(MQW)发光层，即，其结构为可局限载流子的量子阱。本实施例包括但不限于此，例如，发光层还可以为量子点发光层。
如图4c所示，例如，对半导体层112、导电层113以及石墨烯层111进行图案化，例如，先对半导体层112以及导电层113进行图案化以使半导体层112与导电层113具有形状及尺寸均相同的图案，本实施例包括但不限于此。需要说明的是，本实施例以导电层在转移基板上的正投影与半导体层在转移基板上的正投影完全重合为例进行描述，即导电层为整面电极为例，本实施例包括但不限于此。例如，导电层也可以图案化形成块状电极，且该导电层既可以采用透明导电材料，也可以采用不透明导电材料，本实施例对此不作限制。
例如，对半导体层112以及导电层113完成图案化后再对石墨烯层111进行图案化，例如，采用激光切割的方式对图案化后的沿X方向相邻两个半导体层112之间的石墨烯层111进行切割，并使石墨烯层111形成了在沿平行于转移基板130的沿X方向延伸超过半导体层112的突出部分1111。本实施例不限于此，例如，还可以对半导体层112、导电层113以及石墨烯层111同时进行图案化以节省工艺步骤。
如图4d所示，例如，在导电层113的部分上表面、半导体层112的侧面1121以及石墨烯层111的突出部分1111形成第一保护层103，第一保护层103在转移发光二极管110的过程中对发光二极管110起到保护作用。本实施例包括但不限于此，例如，第一保护层还可以仅设置在导电层的部分上表面或者第一保护层还可以设置在导电层的部分上表面以及半导体层的侧面。
S203：在衬底基板上形成自组装单分子层。
图5为本实施例提供的薄膜晶体管背板(TFT BP)示意图。如图5所示，在衬底基板100上形成薄膜晶体管120，薄膜晶体管120包括漏极121、源极122、有源层123、栅极124以及栅极绝缘层125。例如，薄膜晶体管120中的漏极121、源极122以及栅极124的材料可以包括钼、钛、铝、铜等中的一种或多种的组合，但并不限于此。例如，栅极绝缘层125的材料可以包括氮化硅、氧化硅或两者的组合，但不限于此。例如，有源层123的材料可以包括非晶硅、氧化物半导体等，但不限于此。
例如，如图5所示，在薄膜晶体管120上形成钝化层106，例如，钝化层106的材料可以包括氮化硅、氧化硅、透明有机类绝缘层或三者的组合，但不限于此。
例如，如图5所示，在钝化层106上形成有机膜层102，例如，有机膜层102的材料可以包括聚酰亚胺、聚碳酸酯或聚丙烯酸酯等，本实施例对此不作限制。
例如，在有机膜层102上刻蚀形成过孔109以形成如图5所示的薄膜晶体管背板(TFT BP)。
例如，制备3mg/mL-5mg/mL的4-重氮基-2,3,5,6-四氟苯甲酸乙胺(TFPA-NH2)的甲醇溶液，将薄膜晶体管背板的有机膜层102远离衬底基板100的一侧经过氧等离子体处理1分钟后，放入甲醇溶液中浸泡不超过2.5小时，有机膜层102经氧等离子体处理后会产生一些活性基团(如-H)，这些基团会与TFPA-NH2中的氨基官能团以氢键的作用相互连接，完成自组装以形成自组装单分子层101。
例如，自组装完毕后，将复合薄膜从溶液中取出，再放到甲醇溶剂中10分钟以溶解在复合薄膜上形成的过量的单分子层，随后将薄膜用氮气吹干，并在下一步工艺前放入避光环境下保存。
需要说明的是，TFPA-NH2的甲醇溶液的浓度不宜过高，否则制备出的不是单分子层，而是多分子层；浸泡的时间也不宜过长，否则单分子层与后续石墨烯层的连接将不再是化学键连接，因此要严格控制溶液的浓度和制备的时间。
需要说明的是，本实施例形成的自组装单分子层结构中包括至少一种有机分子，选取的有机分子要求其两端分别包括叠氮官能团与氨基官能团，不限于TFPA-NH2(如图2a所示)，例如，自组装单分子层结构中还可以包括其他包括叠氮官能团与氨基官能团的分子等，本实施例不限于此。
S204：将发光二极管从转移基板上转移到自组装单分子层上，并使石墨烯层连接到自组装单分子层。
图6a-图6b为本实施例提供的对形成的发光二极管进行转移的过程示意图。如图6a和图6b所示，采用转印装置140吸附第一保护层103，并将发光二极管110从转移基板130上取走。例如，该转印装置140可以包括吸气部(图中未示出)用来吸附形成在发光二极管110上的第一保护层103，本实施例不限于此，例如也可以采用转印装置夹取发光二极管以转移发光二极管至衬底基板。由于石墨烯层111与转移基板130之间没有任何化学键的连接，而连接二者的是很微弱的范德华力，因此通过转印装置140吸附第一保护层103可以将石墨烯层111与转移基板130分离，分离状态如图6b所示的箭头。
图7为本实施例提供的将发光二极管转移至衬底基板上的示意图，如图7所示，将发光二极管110转移至自组装单分子层101上，并对自组装单分子层101加热以使叠氮官能团与石墨烯层111中的石墨烯分子的六元环以化学键形式相连。例如，可通过加热或光照的方式激活自组装单分子层101中的叠氮官能团，使其与石墨烯分子中的碳六元环形成共价键，本实施例包括但不限于此。本实施例中的自组装单分子层充当了发光二极管与衬底基板之间的连接媒介，即石墨烯层通过自组装单分子层与有机膜层以化学键的形式连接，从而增加了发光二极管与衬底基板的连接强度，具有很好的力学可靠性。
例如，可以使用纳米压印机对自组装单分子层101进行加热，例如，控制纳米压印机的压力为500psi、温度为100℃左右，并且压印30分钟，就可以激活自组装单分子层101中的叠氮基团，本实施例不限于此，例如，还可采用紫外光激活叠氮官能团以使其进行与石墨烯的反应。
例如，如图7所示，在发光二极管110转移到自组装单分子层101之后，在过孔109中图案化形成接触电极105。石墨烯层111作为发光二极管110的电极，其突出部分1111通过接触电极105与漏极121电性相连。在薄膜晶体管120开启的情况下，源极122的电流会通过漏极121传到发光二极管110的石墨烯层111。本实施例包括但不限于此，例如，还可以在石墨烯层上另形成一电极与薄膜晶体管的漏极电性连接，而石墨烯层仅作为形成发光二极管的基底并随发光二极管一并转移到衬底基板上。
例如，如图7所示，在与半导体层112的侧面1121沿X方向相对的另一侧面的位置形成第二保护层104，第二保护层104与第一保护层103整体构成保护层1034。
例如，在保护层1034以及有机膜层102上沉积氧化铟锡等透明导电材料，并图案化形成公共电极107，公共电极107与发光二极管110的导电层113电性连接。本实施例中的第二保护层104用于防止石墨烯层111与公共电极107电连接。需要说明的是，本实施例以第二保护层形成于导电层的部分上表面以及半导体层、石墨烯层的侧面的位置为例进行描述，本实施例不限于此。例如，导电层为块状电极时，第二保护层可以形成于半导体层的部分上表面以及半导体层、石墨烯层的侧面等位置。
例如，在发光二极管上形成封装层108(图7中未示出，如图1所示)。例如，形成封装层108的材料可以包括二氧化硅，本实施例不限于此，例如还可以包括透明有机材料等。例如，形成的封装层108沿Y方向的厚度不小于发光二极管110与保护层1034整体沿Y方向的厚度，即封装层108沿Y方向的厚度不小于3-4微米，本实施例不限于此。
图8为本实施例提供的采用卷对卷(roll-to-roll)工艺将发光二极管转移到自组装单分子层上的示意图。如图8所示，例如，可以将转印装置140设计为滚轮形状，或者将用于吸附发光二极管110的“图章(stamp)”设置在如图8所示的滚轮上，并且也将薄膜晶体管背板1000设置在另一滚轮上，需要说明的是，衬底基板需要采用柔性材料。
例如，卷对卷装置中呈滚轮状的转印装置140包括吸气部(图中未示出)，用于吸附多个发光二极管110。本实施例包括不限于此，例如，转印装置140可以具有夹取部用于夹取多个发光二极管。
例如，卷对卷装置中呈滚轮状的转印装置140还包括加热部(图中未示出)，用于加热薄膜晶体管背板1000上的自组装单分子层以激活其上的叠氮官能团，使其与石墨烯层中的石墨烯分子中的碳六元环形成化学键。这里的自组装单分子层充当了发光二极管与衬底基板的连接媒介，从而增加了发光二极管与衬底基板的连接强度，具有很好的力学可靠性。由于本发明的实施例采用石墨烯作为媒介进行卷对卷载体转移工艺，并在转移发光二极管的过程中完成了自组装单分子层与石墨烯层的化学键连接，因此可以提高加工过程的工作效率。本实施例不限于采用卷对卷工艺，还可以采用其他转移发光二极管的工艺。
实施例三
本实施例提供一种显示器，该显示器包括实施例一提供的任一种发光二极管显示基板，该显示器中的发光二极管与衬底基板通过化学键连接，具有很好的力学可靠性。
例如，该显示器可以为发光二极管显示器、OLED(Organic Light-EmittingDiode，有机发光二极管)显示器等显示器件以及包括该显示器的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件，本实施例不限于此。
有以下几点需要说明：
(1)除非另作定义，本发明实施例以及附图中，同一标号代表同一含义。
(2)本发明实施例附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种发光二极管显示基板，包括：
衬底基板；
发光二极管，设置在所述衬底基板上，其中，
所述发光二极管包括石墨烯层和半导体层，且所述石墨烯层设置在所述发光二极管靠近所述衬底基板的一侧，所述半导体层位于所述石墨烯层远离所述衬底基板一侧的表面，其中，所述半导体层被配置为在所述石墨烯层上长晶形成以使所述半导体层与所述石墨烯层是晶格匹配的；
自组装单分子层，设置在所述石墨烯层与所述衬底基板之间且与所述石墨烯层连接，
其中，所述自组装单分子层包括至少一种有机分子，所述有机分子的两端分别包括叠氮官能团与氨基官能团，且所述叠氮官能团与所述石墨烯层中的石墨烯分子以化学键形式相连。
2.根据权利要求1所述的发光二极管显示基板，其中，所述有机分子包括4-重氮基-2,3,5,6-四氟苯甲酸乙胺。
3.根据权利要求1所述的发光二极管显示基板，还包括：
有机膜层，设置在所述自组装单分子层与所述衬底基板之间，且与所述自组装单分子层中的所述氨基官能团通过氢键连接。
4.根据权利要求1所述的发光二极管显示基板，其中，所述发光二极管还包括设置在所述半导体层上的导电层，所述半导体层为氮化镓层。
5.根据权利要求4所述的发光二极管显示基板，还包括：
保护层，设置在所述导电层的部分上表面。
6.根据权利要求5所述的发光二极管显示基板，其中，所述石墨烯层包括在沿平行于所述衬底基板的第一方向延伸超过所述半导体层的突出部分，且所述保护层设置在所述半导体层的侧面并连接到所述石墨烯层的突出部分。
7.根据权利要求1所述的发光二极管显示基板，还包括：
薄膜晶体管，所述薄膜晶体管包括漏极，所述漏极与所述石墨烯层电连接。
8.根据权利要求1-7任一项所述的发光二极管显示基板，其中，所述发光二极管的尺寸为1微米-100微米。
9.一种发光二极管显示基板的制作方法，包括：
在转移基板上形成石墨烯层；
在所述石墨烯层上长晶形成半导体层以使所述半导体层与所述石墨烯层是晶格匹配的，以及在所述半导体层远离所述石墨烯层的一侧形成导电层以形成发光二极管；
在衬底基板上形成自组装单分子层；
将所述发光二极管从所述转移基板上转移到所述自组装单分子层上，并使所述石墨烯层连接到所述自组装单分子层，所述自组装单分子层包括至少一种有机分子，所述有机分子的两端分别包括叠氮官能团与氨基官能团。
10.根据权利要求9所述的发光二极管显示基板的制作方法，其中，将所述发光二极管从所述转移基板上转移之前包括：
在所述导电层的部分上表面形成保护层。
11.根据权利要求10所述的发光二极管显示基板的制作方法，其中，所述石墨烯层包括在沿平行于所述转移基板的第一方向延伸超过所述半导体层的突出部分，将所述发光二极管从所述转移基板上转移之前还包括：在所述半导体层的侧面以及所述石墨烯层的突出部分形成所述保护层。
12.根据权利要求10或11所述的发光二极管显示基板的制作方法，其中，将所述发光二极管从所述转移基板上转移到所述自组装单分子层上包括：
采用转印装置吸附所述保护层，将所述发光二极管从所述转移基板上取走并转移到所述自组装单分子层上，并对所述自组装单分子层加热以使所述叠氮官能团与所述石墨烯层的石墨烯分子以化学键形式相连。
13.根据权利要求9所述的发光二极管显示基板的制作方法，其中，在所述衬底基板上形成所述自组装单分子层包括：
在所述衬底基板上形成有机膜层，对所述有机膜层的表面进行处理，并在所述有机膜层上形成所述自组装单分子层以使所述自组装单分子层中的所述氨基官能团通过氢键与所述有机膜层连接。
14.根据权利要求9所述的发光二极管显示基板的制作方法，其中，采用卷对卷工艺将所述发光二极管转移到所述自组装单分子层上。
15.一种显示器，包括权利要求1-8任一项所述发光二极管显示基板。
CN201710124799.9A 2017-03-03 2017-03-03 一种发光二极管显示基板及其制作方法、显示器 Active CN106816512B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710124799.9A CN106816512B (zh) 2017-03-03 2017-03-03 一种发光二极管显示基板及其制作方法、显示器
PCT/CN2017/107058 WO2018157610A1 (zh) 2017-03-03 2017-10-20 发光二极管显示基板及其制作方法、显示器
US16/062,665 US11233038B2 (en) 2017-03-03 2017-10-20 Light emitting diode display substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710124799.9A CN106816512B (zh) 2017-03-03 2017-03-03 一种发光二极管显示基板及其制作方法、显示器

Publications (2)

Publication Number Publication Date
CN106816512A CN106816512A (zh) 2017-06-09
CN106816512B true CN106816512B (zh) 2019-06-21

Family

ID=59114927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710124799.9A Active CN106816512B (zh) 2017-03-03 2017-03-03 一种发光二极管显示基板及其制作方法、显示器

Country Status (3)

Country Link
US (1) US11233038B2 (zh)
CN (1) CN106816512B (zh)
WO (1) WO2018157610A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816512B (zh) 2017-03-03 2019-06-21 京东方科技集团股份有限公司 一种发光二极管显示基板及其制作方法、显示器
CN110277420B (zh) * 2018-03-16 2021-11-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108987424B (zh) * 2018-07-17 2021-01-19 南方科技大学 一种Micro-LED显示面板及其制造方法
CN112740359B (zh) * 2018-10-02 2022-07-12 株式会社菲尔尼克斯 半导体元件的制造方法及半导体基板
CN109300919B (zh) * 2018-10-15 2020-09-29 上海天马微电子有限公司 Micro LED显示基板及其制作方法、显示装置
CN115863526A (zh) * 2019-05-09 2023-03-28 群创光电股份有限公司 电子装置
KR20210044958A (ko) * 2019-10-15 2021-04-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11676529B2 (en) * 2019-12-23 2023-06-13 Intel Corporation Methods and apparatus for in-pixel driving of micro-LEDs
US11322542B2 (en) * 2020-03-27 2022-05-03 Harvatek Corporation Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same
CN113937230B (zh) * 2021-08-26 2023-09-12 福州大学 一步法转印制备高性能的超高分辨qled
CN114203750A (zh) * 2021-12-07 2022-03-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2023146000A1 (ko) * 2022-01-27 2023-08-03 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021574A (zh) * 2012-12-27 2013-04-03 上海交通大学 一种石墨烯/无机半导体复合薄膜及其制备方法
CN103579255A (zh) * 2013-10-23 2014-02-12 清华大学 存储单元及其形成方法
KR20140071844A (ko) * 2012-12-04 2014-06-12 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
CN105449067A (zh) * 2015-12-31 2016-03-30 白德旭 一种石墨烯led芯片及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281385B2 (en) * 2010-06-18 2016-03-08 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
CN102169963A (zh) * 2010-12-22 2011-08-31 涂洪明 一种碳薄层电极
CN102201503A (zh) * 2011-03-30 2011-09-28 苏州纳维科技有限公司 一种iii族氮化物衬底的生长方法、衬底以及led
CN103646855B (zh) 2013-12-20 2016-07-06 中国科学院上海微系统与信息技术研究所 石墨烯器件的制作方法
CN104966792B (zh) * 2015-07-17 2017-03-01 京东方科技集团股份有限公司 一种复合薄膜及制备方法、有机发光二极管及封装方法
CN106816512B (zh) 2017-03-03 2019-06-21 京东方科技集团股份有限公司 一种发光二极管显示基板及其制作方法、显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140071844A (ko) * 2012-12-04 2014-06-12 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
CN103021574A (zh) * 2012-12-27 2013-04-03 上海交通大学 一种石墨烯/无机半导体复合薄膜及其制备方法
CN103579255A (zh) * 2013-10-23 2014-02-12 清华大学 存储单元及其形成方法
CN105449067A (zh) * 2015-12-31 2016-03-30 白德旭 一种石墨烯led芯片及其制备方法

Also Published As

Publication number Publication date
WO2018157610A1 (zh) 2018-09-07
CN106816512A (zh) 2017-06-09
US20210175220A1 (en) 2021-06-10
US11233038B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
CN106816512B (zh) 一种发光二极管显示基板及其制作方法、显示器
CN106941108B (zh) 微发光二极管显示面板及其制作方法
KR101445044B1 (ko) 플렉서블 기판을 포함하는 유기 발광 소자 및 이의 제조방법
CN105408950B (zh) 数据处理装置
JP2022081576A (ja) 発光装置
JP6478477B2 (ja) 表示装置
KR102334815B1 (ko) 발광 장치 및 박리 방법
CN104518128B (zh) 发光装置以及发光装置的制造方法
TWI649906B (zh) 有機發光裝置及其製備方法
US20150364718A1 (en) Package structure for flexible organic light emitting diode device, method for packaging the same and flexible display device
JP6874109B2 (ja) 機能パネル
CN105379420A (zh) 发光装置
JP2017103254A (ja) 発光装置
EP3528299B1 (en) Manufacturing method of a transparent oled display
US20160343791A1 (en) Double side oled display device and manufacture method thereof
US20240097078A1 (en) uLED LIGHT-EMITTING AND DISPLAY DEVICE WITHOUT ELECTRICAL CONTACT, EXTERNAL CARRIER INJECTION AND MASS TRANSFER AND PREPARATION METHOD THEREOF
CN108598105A (zh) 一种柔性有源彩色显示模块生产方法
CN104576654B (zh) 显示装置
Sun et al. 23‐3: High Transparent, Ultra‐thin Flexible, Full color Mini‐LED Display with IGZO TFT substrate
CN113990765B (zh) 柔性发光器件的制备方法、柔性发光器件及发光装置
CN216563088U (zh) 柔性发光器件和包括该柔性发光器件的发光装置
KR20150035262A (ko) 유기 발광 소자 및 이의 제조방법
KR20150034330A (ko) 플렉서블 기판의 제조방법 및 이를 포함하는 유기 발광 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant