CN106783970A - 一种射频vdmos晶体管的场板结构及其制备方法 - Google Patents
一种射频vdmos晶体管的场板结构及其制备方法 Download PDFInfo
- Publication number
- CN106783970A CN106783970A CN201611041194.5A CN201611041194A CN106783970A CN 106783970 A CN106783970 A CN 106783970A CN 201611041194 A CN201611041194 A CN 201611041194A CN 106783970 A CN106783970 A CN 106783970A
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- taper
- oxide layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052681 coesite Inorganic materials 0.000 claims description 33
- 229910052906 cristobalite Inorganic materials 0.000 claims description 33
- 239000000377 silicon dioxide Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052682 stishovite Inorganic materials 0.000 claims description 33
- 229910052905 tridymite Inorganic materials 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- 238000000407 epitaxy Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000032696 parturition Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000010276 construction Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是一种射频VDMOS晶体管的场板结构及其制备方法，在硅衬底外延层表面的中间位置形成锥形氧化层，通过对外延层和锥形氧化层上方覆盖的掺杂多晶硅进行选择性刻蚀，形成分离的栅和场板结构，其中，场板位于锥形氧化层上方，栅位于锥形氧化层两侧。本发明提出的栅与场板的分离结构减小了场板引起的栅漏反馈电容，改善了器件的高频特性，适用于P波段VDMOS器件的应用，场板下锥形氧化层有助于降低界面电场，增加器件可靠性，栅与场板的距离易于控制且对称性较好，提高了场板保护性能，另外，与常规的VDMOS工艺制程完全兼容，同时形成栅和场板结构，不增加额外的工序。
Description
技术领域
本发明属于半导体微电子设计制造技术领域，具体地涉及一种射频VDMOS的场板结构及其制备方法。
背景技术
随着超大规模集成电路技术的高速发展，高压高频半导体器件的制造技术有了新的起色，一批新型的功率放大器件随之诞生了，其中最具代表性的产品就是VDMOS场效应功率晶体管。在微波技术领域，射频VDMOS器件越来越广泛的应用于功率开关。射频VDMOS器件的开关速度主要取决于器件内部电容的充放电，而器件耐压则取决于器件源漏击穿电压。为了不断提高射频VDMOS的性能，设计上包括以下几个技术措施：1)采用场板结构，提高器件源漏击穿电压，从而提高器件耐压性。2)减小寄生电容，提高器件频率性能。针对以上问题，目前VDMOS器件的解决方案主要有以下两种：1)栅与场板同步完成，形成一体化的结构；2)先形成栅结构，然后在栅上方形成覆盖场板结构。对于方案1，场板引起的寄生栅漏反馈电容较大；对于方案2，输入电容较大，并且需要额外的增加了制造工序。因此，目前这两种技术方案都有一定局限性，限制了VDMOS的高频应用。
发明内容
发明目的：为解决现有技术中存在的问题，本发明提供一种射频VDMOS的场板结构及其制备方法，其目的旨在克服VDMOS器件场板结构引起的寄生电容效应，有效地减小了栅漏反馈电容，提升了器件的频率性能，并且不增加额外的制造工序。
技术方案：为实现上述技术方案，本发明提供一种射频VDMOS晶体管的场板结构，在硅衬底外延层表面的中间位置形成锥形氧化层，通过对外延层和锥形氧化层上方覆盖的掺杂多晶硅进行选择性刻蚀，形成分离的栅和场板结构，其中，场板位于锥形氧化层上方，栅位于锥形氧化层两侧。
本发明进一步提出了上述射频VDMOS晶体管的场板结构的制备方法，包括如下步骤：
步骤一、在硅衬底外延层上，先后形成SiO2介质层和Si3N4介质层；
步骤二、光刻、刻蚀SiO2和Si3N4介质层的中间位置，终止于硅外延层表面，形成用于生长锥形氧化层的硅外延层窗口，去除光刻胶；
步骤三、在硅外延层窗口湿氧生长锥形氧化层；
步骤四、刻蚀锥形氧化层两侧剩余的Si3N4和SiO2介质层，终止于硅外延层表面；
步骤五、在锥形氧化层两侧的硅外延层表面生长栅氧化层，并在栅氧化层和锥形氧化层的上方淀积掺杂多晶硅；
步骤六、光刻、选择性刻蚀锥形氧化层上方中间位置以及锥形氧化层两侧部分位置的掺杂多晶硅，终止于SiO2表面，去除光刻胶，形成分离的栅和场板结构，其中，场板位于锥形氧化层上方，栅位于锥形氧化层两侧。
优选地，所述硅衬底为N+型硅衬底，所述外延层为N-外延层。
优选地，步骤一中，采用热生长、LPCVD或PECVD的方法形成SiO2介质层；采用LPCVD或PECVD的方法形成Si3N4介质层。
其中，步骤一中，形成SiO2介质层的厚度为形成Si3N4介质层的厚度为
步骤二中，硅外延层窗口的长度为20μm～30μm。
步骤三中，生长的锥形氧化层厚度为1μm～3μm。
步骤五中，所述栅氧化层厚度为所述掺杂多晶硅厚度为所述掺杂多晶硅为掺磷多晶硅或掺砷多晶硅。
步骤六中，所述锥形氧化层上方中间位置的长度为15μm～20μm；所述场板长度为2μm～4μm，栅长度为1.5μm～2.5μm，场板与栅的距离为0.5μm～1.5μm
有益效果：与现有技术相比，本发明栅与场板的分离结构减小了场板引起的栅漏反馈电容，改善了器件的高频特性，适用于P波段VDMOS器件的应用；场板下锥形氧化层有助于降低界面电场，增加器件可靠性；栅与场板的距离易于控制且对称性较好，提高了场板保护性能；与常规的VDMOS工艺制程完全兼容，同时形成栅和场板结构，不增加额外的工序。
附图说明
图1是在N+硅衬底N-外延层上，先后形成SiO2介质层和Si3N4介质层的结构示意图；
图2是光刻、刻蚀SiO2和Si3N4介质层的中间位置，终止于硅外延层表面，去除光刻胶的结构示意图；
图3是在SiO2和Si3N4介质层的中间位置湿氧生长锥形氧化层的结构示意图；
图4是刻蚀锥形氧化层两侧剩余的Si3N4和SiO2介质层，终止于硅表面的结构示意图；
图5是在锥形氧化层两侧的硅外延层表面生长栅氧化层，并在栅氧化层和锥形氧化层的上方沉积掺杂多晶硅的结构示意图；
图6是光刻、选择性刻蚀锥形氧化层上方中间位置以及锥形氧化层两侧部分位置的掺杂多晶硅，终止于SiO2表面，去除光刻胶的结构示意图；
图7为本发明制备的场板结构的整体示意图，其中，；
其中：1是硅衬底；2是外延层；3是SiO2介质层；4是Si3N4介质层；5是锥形氧化层；6是栅氧化层；7是掺杂多晶硅层。
具体实施方式
本发明提出了一种射频VDMOS晶体管的场板结构，在硅衬底外延层表面中间位置形成锥形氧化层，通过对外延层和锥形氧化层上方覆盖的掺杂多晶硅进行选择性刻蚀，同时形成分离的栅和场板结构。其中场板位于锥形氧化层上方，栅位于锥形氧化层两侧。
图1～图7给出了制备上述射频VDMOS晶体管的场板结构的流程，如附图1所示，在N+硅衬底(Si Substrate)N-外延层上(Epi)，形成SiO2介质层和Si3N4介质层，其中，采用热生长、LPCVD或PECVD的方法形成SiO2介质层；采用LPCVD或PECVD的方法形成Si3N4介质层；如图2所示，光刻、刻蚀SiO2和Si3N4介质层的中间位置，去除光刻胶；如图3所示，在SiO2和Si3N4介质层的中间位置湿氧1μm～3μm锥形氧化层；如图4所示，刻蚀锥形氧化层两侧剩余的SiO2和Si3N4介质层，终止于硅表面；如图5所示，在锥形氧化层两侧的硅外延层表面热生长栅氧化层，在栅氧化层和锥形氧化层的上方淀积掺杂多晶硅；如图6所示，光刻、选择性刻蚀锥形氧化层上方中间位置以及锥形氧化层两侧部分位置的掺杂多晶硅，终止于SiO2表面，去除光刻胶，形成分离的栅和场板结构，其中，场板(FB)位于锥形氧化层上方，栅(Gate)位于锥形氧化层两侧。
下面通过具体的实施例详细说明本发明。
实施例1
(1)在N+硅衬底N-外延层上，热生长的SiO2介质层，LPCVD淀积Si3N4介质层；
(2)光刻、干法刻蚀中间位置22μm长度的Si3N4介质层和SiO2介质层，然后用稀HF溶液腐蚀中间位置剩余的SiO2，用III液(H2SO4和H2O2按4∶1的体积配比混合而成)去除全部光刻胶；(3)在SiO2和Si3N4介质层的中间窗口湿氧生长1μm锥形氧化层；
(4)分别用磷酸和BHF腐蚀剩余全部的Si3N4介质层和SiO2介质层；
(5)在锥形氧化层两侧的硅外延层表面热生长栅氧化层，然后在栅氧化层和锥形氧化层的上方淀积掺磷多晶硅；
(6)光刻、ICP刻蚀锥形氧化层上方中间位置16μm长度的掺磷多晶硅以及锥形氧化层两侧部分位置的掺杂多晶硅，形成2μm场板、2μm栅，并且场板与栅的距离为0.7μm，用III液去除全部光刻胶，形成如图7所示的场板结构。
实施例2
(1)在N+硅衬底N-外延层上，LPCVD淀积SiO2介质层和Si3N4介质层；
(2)光刻、干法刻蚀中间位置26μm长度的Si3N4介质层和SiO2介质层，用III液去除全部光刻胶；
(3)在SiO2和Si3N4介质层的中间位置湿氧生长1.5μm锥形氧化层；
(4)分别用磷酸和BHF腐蚀剩余全部的Si3N4介质层和SiO2介质层；
(5)在锥形氧化层两侧的硅外延层表面热生长栅氧化层，在栅氧化层和锥形氧化层的上方淀积掺磷多晶硅；
(6)光刻、ICP刻蚀锥形氧化层上方中间位置18μm长度的掺磷多晶硅以及锥形氧化层两侧部分位置的掺杂多晶硅，形成2.5μm场板、1.5μm栅，使场板与栅的距离为1μm，用III液去除全部光刻胶，形成如图7所示的场板结构。
实施例3
(1)在N+硅衬底N-外延层上，PECVD淀积SiO2介质层和Si3N4介质层；
(2)光刻、干法刻蚀中间位置28μm长度的Si3N4介质层和SiO2介质层，用III液去除全部光刻胶；
(3)在SiO2和Si3N4介质层的中间位置湿氧生长1μm锥形氧化层；
(4)分别用磷酸和BHF腐蚀剩余全部的Si3N4介质层和SiO2介质层；
(5)在锥形氧化层两侧的硅外延层表面热生长栅氧化层，在栅氧化层和锥形氧化层的上方淀积掺磷多晶硅；
(6)光刻、ICP刻蚀锥形氧化层上方中间位置20μm长度的掺磷多晶硅以及锥形氧化层两侧部分位置的掺杂多晶硅，形成2.5μm场板、1.5μm栅，使场板与栅的距离为1μm，用III液去除全部光刻胶，形成如图7所示的场板结构。
Claims (9)
1.一种射频VDMOS晶体管的场板结构，其特征在于，在硅衬底外延层表面的中间位置形成锥形氧化层，通过对外延层和锥形氧化层上方覆盖的掺杂多晶硅进行选择性刻蚀，形成分离的栅和场板结构，其中，场板位于锥形氧化层上方，栅位于锥形氧化层两侧。
2.权利要求1所述的射频VDMOS晶体管的场板结构的制备方法，其特征在于，包括如下步骤：
步骤一、在硅衬底外延层上，先后形成SiO2介质层和Si3N4介质层；
步骤二、光刻、刻蚀SiO2和Si3N4介质层的中间位置，终止于硅外延层表面，形成用于生长锥形氧化层的硅外延层窗口，去除光刻胶；
步骤三、在硅外延层窗口湿氧生长锥形氧化层；
步骤四、刻蚀锥形氧化层两侧剩余的Si3N4和SiO2介质层，终止于硅外延层表面；
步骤五、在锥形氧化层两侧的硅外延层表面生长栅氧化层，并在栅氧化层和锥形氧化层的上方淀积掺杂多晶硅；
步骤六、光刻、选择性刻蚀锥形氧化层上方中间位置以及锥形氧化层两侧部分位置的掺杂多晶硅，终止于SiO2表面，去除光刻胶，形成分离的栅和场板结构，其中，场板位于锥形氧化层上方，栅位于锥形氧化层两侧。
3.根据权利要求2所述的方法，其特征在于，所述硅衬底为N+型硅衬底，所述外延层为N-外延层。
4.根据权利要求2所述的方法，其特征在于，步骤一中，采用热生长、LPCVD或PECVD的方法形成SiO2介质层；采用LPCVD或PECVD的方法形成Si3N4介质层。
5.根据权利要求2所述的方法，其特征在于，步骤一中，形成SiO2介质层的厚度为形成Si3N4介质层的厚度为
6.根据权利要求2所述的方法，其特征在于，步骤二中，硅外延层窗口的长度为20μm～30μm。
7.根据权利要求2所述的方法，其特征在于，步骤三中，生长的锥形氧化层厚度为1μm～3μm。
8.根据权利要求2所述的方法，其特征在于，步骤五中，所述栅氧化层厚度为所述掺杂多晶硅厚度为所述掺杂多晶硅为掺磷多晶硅或掺砷多晶硅。
9.根据权利要求2所述的方法，其特征在于，步骤六中，所述锥形氧化层上方中间位置的长度为15μm～20μm；所述场板长度为2μm～4μm，栅长度为1.5μm～2.5μm，场板与栅的距离为0.5μm～1.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611041194.5A CN106783970B (zh) | 2016-11-22 | 2016-11-22 | 一种射频vdmos晶体管的场板结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611041194.5A CN106783970B (zh) | 2016-11-22 | 2016-11-22 | 一种射频vdmos晶体管的场板结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783970A true CN106783970A (zh) | 2017-05-31 |
| CN106783970B CN106783970B (zh) | 2020-05-08 |
Family
ID=58975155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611041194.5A Active CN106783970B (zh) | 2016-11-22 | 2016-11-22 | 一种射频vdmos晶体管的场板结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783970B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201681941U (zh) * | 2010-02-10 | 2010-12-22 | 扬州国宇电子有限公司 | 一种n沟道中压大电流vdmos器件结构 |
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| CN104576710A (zh) * | 2013-10-10 | 2015-04-29 | 三菱电机株式会社 | 半导体装置 |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
-
2016
- 2016-11-22 CN CN201611041194.5A patent/CN106783970B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201681941U (zh) * | 2010-02-10 | 2010-12-22 | 扬州国宇电子有限公司 | 一种n沟道中压大电流vdmos器件结构 |
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| CN104576710A (zh) * | 2013-10-10 | 2015-04-29 | 三菱电机株式会社 | 半导体装置 |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783970B (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915316B (zh) | 堆叠纳米线制造方法 | |
| CN101937927A (zh) | 深沟槽超级pn结结构及其形成方法 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN111129157A (zh) | 屏蔽栅功率mosfet器件及其制造方法 | |
| CN102214582B (zh) | 用于深槽超结mos器件的终端结构的制作方法 | |
| CN103325685A (zh) | 深沟槽功率半导体场效应晶体管及其制作方法 | |
| CN106783970A (zh) | 一种射频vdmos晶体管的场板结构及其制备方法 | |
| CN103050535A (zh) | 具沟槽型终端结构的超级结mosfet结构及制备方法 | |
| CN103839802A (zh) | 一种沟槽型igbt结构的制作方法 | |
| CN107068567A (zh) | 一种射频vdmos晶体管的金属栅与场板结构及其制备方法 | |
| CN103594342B (zh) | 形成鳍部的方法和形成鳍式场效应晶体管的方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN211578762U (zh) | 降低开关损耗的分离栅mosfet器件 | |
| CN107665924A (zh) | 一种中低压沟槽型mos器件及其制备方法 | |
| CN107564964A (zh) | 沟槽型mosfet功率器件及其制作方法 | |
| WO2015152904A1 (en) | Vertical transistor with flashover protection | |
| CN108091695A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN203760483U (zh) | 一种可集成的高压ldmos器件 | |
| CN103545194B (zh) | 射频功率vdmosfet屏蔽栅结构的制作方法 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 | |
| CN105206608A (zh) | 一种双管芯的Trench MOSFET及其加工方法 | |
| CN104517839A (zh) | 一种鳍形场效晶体管结构及其制作方法 | |
| CN204289465U (zh) | 半导体器件 | |
| WO2013127171A1 (zh) | 基于混合晶向soi及沟道应力的器件系统结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |