CN107564964A - 沟槽型mosfet功率器件及其制作方法 - Google Patents

Abstract

本发明提供一种沟槽型MOSFET功率器件及其制作方法，所述制作方法包括：1）提供一衬底，于所述衬底的表面形成外延层；2）于所述外延层中刻蚀出环形沟槽；3）于所述环形沟槽内侧形成环形阱区，于所述环形阱区中形成源区和重掺杂区；4）依次形成栅介质层和栅极；5）形成钝化层；6）形成环形窗口，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；7）刻蚀出栅极窗口；8）分别制作栅极电极、源极电极和漏极电极。本发明通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。

Description

沟槽型MOSFET功率器件及其制作方法

技术领域

本发明涉及半导体元器件制作，特别是涉及一种沟槽型MOSFET功率器件及其制作方法。

背景技术

随着能源危机不断增大以及环境问题的日益凸显，以节能减排为核心的技术不断涌现，其中通过改进现有电力系统来提高能源利用率的技术领域最为引人关注。据统计，60％至70％的电能是在低能耗系统中使用的，而其中绝大多数能耗浪费在电力变换和电力驱动中。在提高电力利用效率中起关键作用的是功率器件，也称为电力电子器件。如何降低功率器件的能耗已成为全球性的重要课题。在这种背景下，性能远优于常用硅器件的碳化硅器件受到人们青睐。碳化硅器件具有较高的击穿电压以及高电流密度和高工作频率，同时具有耐高温(工作温度和环境温度)和抗辐射的优势，适于在恶劣条件下工作。特别是与传统的硅器件相比，目前已实用的碳化硅器件可大大降低电力电子装置的功耗，由此将减少设备的发热量，从而可大幅度降低电力变换和驱动装置的体积和重量。

世界各国纷纷大力投入碳化硅电力电子器件技术研究，并制定了一系列发展推进计划，意图在新一轮世界能源战略竞争中抢占先机。美国的Cree、GE、IR、SemiSouth、德国Infineon、欧洲ST、日本的ROHM、Toshiba、Toykto等公司都在碳化硅材质、器件与应用方面取得了巨大进展。随着碳化硅材质技术的不断突破，碳化硅功率器件发展迅速，已经实现了碳化硅SBD系列产品、MOSFET产品、JFET产品、碳化硅高效功率模块等碳化硅电力电子器件的商品化。

新一代碳化硅电力电子器件产业发展需求紧迫，将直接影响我国电力电子设备与系统产业的升级，迫切需要开展碳化硅电力电子器件产业的布局，以避免当其他国家出现基于碳化硅电力电子器件的高性能大容量电力电子装备时，我国一时无法应对的尴尬局面。但是，我国核心的电力电子器件国产化较低，碳化硅电力电子器件尚处于原型研制、试制阶段，碳化硅MOSFET功率器件研究更是刚刚起步，严重制约了我国碳化硅电力电子器件产业化进程。

在常规的平面碳化硅MOSFET器件中，当器件工作在反偏状态时，会在栅介质层中引入较高的电场强度，使栅介质层发生不可逆的击穿损坏，导致器件过早击穿。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型MOSFET功率器件及其制作方法，通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。

为实现上述目的及其他相关目的，本发明提供一种沟槽型MOSFET功率器件的制作方法，至少包括以下步骤：

1)提供一第一掺杂类型的重掺杂的衬底，于所述衬底的上表面形成第一掺杂类型的轻掺杂的外延层；

2)于所述外延层中刻蚀出环形沟槽；

3)于所述环形沟槽内侧形成至少一个延伸至所述环形沟槽底部的第二掺杂类型的环形阱区，于所述环形阱区中形成一第一掺杂类型的重掺杂的环形源区，于所述环形沟槽底部形成至少一第二掺杂类型的环形重掺杂区，其中，至少一所述环形重掺杂区位于所述环形沟槽底部的环形阱区内；

4)于完成所述步骤3)得到的结构表面形成栅介质层，于位于所述环形阱区上表面的所述栅介质层表面形成第一掺杂类型的重掺杂的栅极；

5)于完成所述步骤4)得到的结构表面形成钝化层；

6)于所述钝化层和所述栅介质层中形成环形窗口，所述环形窗口暴露出所述环形源区及位于所述环形沟槽底部的所述环形阱区内的所述环形重掺杂区，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；

7)于所述钝化层内对应于所述栅极的位置形成栅极窗口；

8)于所述栅极窗口内形成栅极电极，于所述源极欧姆接触层表面形成源极电极，于所述漏极欧姆接触层表面形成漏极电极。

优选地，所述第一掺杂类型为N型，所述第二掺杂类型为P型。

在另一优选方案中，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

优选地，所述步骤1)中，于所述衬底的上表面形成所述外延层之前还包含在所述衬底的上表面形成缓冲层的步骤，所述外延层形成于所述缓冲层的上表面。

优选地，所述环形重掺杂区至少有两个，其余所述环形重掺杂区位于所述环形沟槽底部的所述外延层内，且相邻所述环形重掺杂区之间具有间隙。

优选地，所述步骤2)中于所述外延层中刻蚀出所述环形沟槽包括如下步骤：

2-1)在所述外延层的上表面形成第一掩膜层；

2-2)在所述第一掩膜层的上表面涂覆光刻胶，采用光刻工艺对所述光刻胶进行图形化处理以形成图形化的光刻胶；

2-3)在所述步骤2-2)得到的结构的上表面形成第二掩膜层；

2-4)去除图形化的所述光刻胶及位于图形化的所述光刻胶上表面的第二掩膜层，以得到图形化的第二掩膜层；

2-5)依据图形化的所述第二掩膜层刻蚀所述第一掩膜层及所述外延层，以在所述外延层内形成所述环形沟槽；

2-6)去除所述第一掩膜层及所述第二掩膜层。

优选地，所述步骤4)中形成所述栅介质层包括如下步骤：

4-1)在所述外延层表面形成一层薄膜；

4-2)对所述薄膜进行退火处理，形成所述栅介质层。

优选地，所述步骤6)中形成所述源极欧姆接触层和所述漏极欧姆接触层包括如下步骤：

6-1)分别于所述环形窗口内及所述衬底底部表面沉积依次层叠的2层以上的金属层；

6-2)对所述沉积的金属层进行高温退火处理以分别形成所述源极欧姆接触层和所述漏极欧姆接触层。

本发明还提供一种沟槽型MOSFET功率器件结构，所述沟槽型MOSFET功率器件包括：

一第一掺杂类型的重掺杂的衬底；

一第一掺杂类型的轻掺杂的外延层，位于所述衬底的上表面；

环形沟槽，位于所述外延层内，所述环形沟槽内侧形成有环形阱区，所述环形阱区延伸至所述环形沟槽底部；

第一掺杂类型的重掺杂的环形源区，位于所述环形阱区中；

第二掺杂类型的环形重掺杂区，位于延伸至所述环形沟槽底部的所述环形阱区中；

源极欧姆接触层，自所述环形重掺杂区的表面经由所述环形沟槽的内侧壁延伸至所述环形源区的上表面；

栅介质层，位于所述环形沟槽的底部表面及所述环形阱区内的所述衬底的上表面；

栅极，位于所述环形阱区内侧的栅介质层的上表面；

钝化层，位于所述环形沟槽中的栅介质层表面及所述栅极两侧，且自所述栅极两侧裸露的所述栅介质层的上表面延伸至所述栅极的上表面；

漏极欧姆接触层，位于所述衬底的下表面；

漏极电极，位于所述漏极欧姆接触层的下表面；

栅极电极，位于所述栅极上表面；

源极电极，位于所述源极欧姆接触层的上表面。

优选地，所述沟槽型MOSFET功率器件结构还包括缓冲层，所述缓冲层位于所述衬底与所述外延层之间。

优选地，所述第一掺杂类型为N型，所述第二掺杂类型为P型。

在另一优选方案中，所述第一掺杂类型为P型，所述第二掺杂类型为N型。

优选地，所述环形重掺杂区至少有两个，其余所述环形重掺杂区位于延伸至所述环形沟槽底部的环形阱区内，且相邻所述环形重掺杂区之间具有间隙。

优选地，延伸至所述环形沟槽底部的所述环形阱区的长度小于所述环形沟槽的宽度。

如上所述，本发明提供一种沟槽型MOSFET功率器件及其制作方法，本发明通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。

附图说明

图1显示为本发明的一种沟槽型MOSFET功率器件制作方法的流程示意图。

图2～图11显示为本发明实施例一中各步骤所呈现出的MOSFET功率器件的截面结构示意图。

元件符号

101 衬底

102 缓冲层

103 外延层

104 环形沟槽

105 环形阱区

106 环形源区

107 环形重掺杂区

108 栅介质层

109 栅极

110 钝化层

111 环形窗口

112 源极欧姆接触层

113 漏极欧姆接触层

114 栅极窗口

115 栅极电极

116 源极电极

117 漏极电极

S01～S08 步骤1)～步骤8)

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图11。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

实施例一

如图1至图11所示。本发明提供一种沟槽型MOSFET功率器件制作方法，至少包括以下步骤：

1)提供一第一掺杂类型的重掺杂的衬底，于所述衬底的上表面形成第一掺杂类型的轻掺杂的外延层；

2)于所述外延层中刻蚀出环形沟槽；

3)于所述环形沟槽内侧形成至少一个延伸至所述环形沟槽底部的第二掺杂类型的环形阱区，于所述环形阱区中形成一第一掺杂类型的重掺杂的环形源区，于所述环形沟槽底部形成至少一第二掺杂类型的环形重掺杂区，其中，至少一所述环形重掺杂区位于所述环形沟槽底部的环形阱区内；

4)于完成所述步骤3)得到的结构表面形成栅介质层，于位于所述环形阱区上表面的所述栅介质层表面形成第一掺杂类型的重掺杂的栅极；

5)于完成所述步骤4)得到的结构表面形成钝化层；

6)于所述钝化层和所述栅介质层中形成环形窗口，所述环形窗口暴露出所述环形源区及位于所述环形沟槽底部的所述环形阱区内的所述环形重掺杂区，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；

7)于所述钝化层内对应于所述栅极的位置形成栅极窗口；

8)于所述栅极窗口内形成栅极电极，于所述源极欧姆接触层表面形成源极电极，于所述漏极欧姆接触层表面形成漏极电极。

在步骤1)中，请参阅图1中的S01步骤及图2，提供一第一掺杂类型的重掺杂的衬底101，于所述衬底101的上表面形成第一掺杂类型的轻掺杂的外延层103。

在本实施例中，所述步骤1)中还包含在所述衬底101与所述外延层103之间形成缓冲层102的步骤，所述外延层103形成于所述缓冲层102的上表面。

需要说明的是，所述缓冲层102的作用是帮助所述外延层103和所述衬底101更好地匹配，从而达到提升器件性能，延长器件使用寿命的目的。作为示例，所述缓冲层102的材质通常和所述外延层103的材质以及所述衬底101的材质均相同，或者至少与所述外延层103的材质和所述衬底101的材质中的一种相同。当然，在其他示例中，所述缓冲层102的材质和所述外延层103的材质以及所述衬底101的材质也可以均不同。具体地，在本实施例中，所述缓冲层102的材质和所述外延层103的材质以及所述衬底101的材质均相同。

作为示例，所述外延层103的材质与所述衬底101的材质可以相同，比如所述衬底101的材质与所述外延层103的材质均为4H-SIC、6H-SIC、3C-SIC或15R-SIC中的一种；在本实施例中，所述衬底101的材质与所述外延层103材质的均为4H-SIC；更进一步地，在本实施例中，所述衬底101的材质的晶向为偏向(11-20)方向(4±0.5)°倾角。

在其他示例中，所述外延层103的材质与所述衬底101的材质可以不同，比如所述衬底101的材质可以为单晶硅、多晶硅、蓝宝石及砷化镓中的一种，所述外延层103的材质可以为4H-SIC、6H-SIC、3C-SIC或15R-SIC中的一种。

在步骤2)中，请参阅图1中的S02步骤及图3，于所述外延层103中刻蚀出所述环形沟槽104。

作为示例，所述步骤2)中于所述外延层103中刻蚀出所述环形沟槽104包括如下步骤：

2-1)在所述外延层103的上表面形成第一掩膜层；

2-2)在所述第一掩膜层的上表面涂覆光刻胶，采用光刻工艺对所述光刻胶进行图形化处理以形成图形化的光刻胶；

2-3)在所述步骤2-2)得到的结构的上表面形成第二掩膜层；

2-4)去除图形化的所述光刻胶及位于图形化的所述光刻胶上表面的第二掩膜层，以得到图形化的第二掩膜层；

2-5)依据图形化的所述第二掩膜层刻蚀所述第一掩膜层及所述外延层103，以在所述外延层103内形成所述环形沟槽104；

2-6)去除所述第一掩膜层及所述第二掩膜层。

需要说明的是，所述第一掩膜层作为隔离层，隔离所述外延层103与所述第二掩膜层，防止第二掩膜层对所述外延层103造成污染。作为示例，在上述步骤2-1)中，形成所述第一掩膜层的工艺可以为原子层沉积工艺(Atomic layer deposition,ALD)或化学气相沉积工艺，所述第一掩膜层可以为Al₂O₃，HfO₂，La₂O₃等氧化物掩膜层，更进一步地，在本实施例中，所述第一掩膜层的厚度为10～50nm。

需要说明的是，为使所述第二掩膜层与所述外延层103之间有更大的刻蚀选择比，从而简化工艺流程，所述第二掩膜层的材质通常为金属材质。作为示例，在上述步骤2-3)中，形成所述第二掩膜层的工艺可以为真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜，及分子束外延生长等金属镀膜工艺中的一种，所述第二掩膜层材质可以为Ni，Cu，Al等金属，更进一步地，在本实施例中，所述第二掩膜层的厚度为50-100nm。

作为示例，在上述步骤2-4)中，去除图形化的所述光刻胶及位于图形化的所述光刻胶上表面的所述第二掩膜层所用的工艺可以为等离子体刻蚀工艺，更进一步地，在本实施例中采用的等离子体刻蚀工艺中所用到的刻蚀气体是SF₆和O₂的混合气体，流量比为5:1～3:1，气体总流量为5～20sccm。

除上述刻蚀气体外，所述刻蚀气体还可以为CF₄、O₂、N₂、SF₆、CHF₃、NF₃、He、C₂F₆等气体中的一种或多种。

需要说明的是，所述环形沟槽104的作用是将最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性。根据工艺需要和器件结构的不同，所述环形沟槽104可以为一个或两个甚至两个以上，且多个环形沟槽104之间有间隙。

在步骤3)中，请参阅图1中的S03步骤及图4，于所述环形沟槽104内侧形成至少一个延伸至所述环形沟槽104底部的第二掺杂类型的环形阱区105，于所述环形阱区105中形成一第一掺杂类型的重掺杂的环形源区106，于所述环形沟槽104底部形成至少一第二掺杂类型的环形重掺杂区107，其中，至少一所述环形重掺杂区107位于所述环形沟槽104底部的环形阱区105内。

同样需要说明的是，所述环形重掺杂区107的作用是作为器件终端区，提高器件的耐压力，因此，根据需要可以有多个。在本实施例中，所述环形重掺杂区107至少有两个，其余所述环形重掺杂区107位于所述环形沟槽104底部的外延层103内，且相邻所述环形重掺杂区107之间有间隙。

作为示例，所述第一掺杂类型为N型，所述第二掺杂类型为P型。

在其他示例中，所述第一掺杂类型可以为P型，所述第二掺杂类型为N型。

作为示例，所述环形阱区105延伸至所述环形沟槽104底部的横向尺寸小于所述环形沟槽104的横向尺寸。

在步骤4)中，请参阅图1中的S04步骤及图5，于完成所述步骤3)得到的结构表面形成栅介质层108，于位于所述环形阱区105上表面的所述栅介质层108的上表面形成第一掺杂类型的重掺杂的栅极109。

作为示例，形成所述栅介质层108包括如下步骤：

4-1)在所述外延层103表面形成一层薄膜；

4-2)对所述薄膜进行退火处理，形成所述栅介质层108。

作为示例，在所外延层103表面形成一层薄膜所用的工艺为热氧化工艺，更进一步地，在本实施例中，形成的薄膜为二氧化硅薄膜，所述二氧化硅薄膜的厚度为50～80nm，所用热氧化气体是O₂，热氧化温度是1200～1400℃。

作为示例，所述退火处理在N₂O或N₂/O₂氛围中进行，更进一步地，在本实施例中，所述退火处理温度是1200～1350℃，退火处理时间是30～60min。

需要说明的是，所述栅介质层108的主要作用是减少器件的直接隧穿效应，增加器件所能承受的电场强度。作为示例，所述栅介质材质还可以为Si₃N₄和多晶硅等非金属或非金属化合物。

在其他示例中，所述栅介质层108材质还可以是高介电常数材质，如Er₂O₃、Tm₂O₃等稀有金属氧化物材质。

在步骤5)中，请参阅图1中的S05步骤及图6，于完成所述步骤4)得到的结构表面形成钝化层110。

需要说明的是，所述钝化层110的主要作用是形成器件表面保护膜和克服器件表面缺陷，增强器件的稳定性和可靠性，作为示例，所述钝化层110的材质可以为二氧化硅或者氮化物。

在步骤6)中，请参阅图1中的S06步骤及图7和图8，于所述钝化层110和所述栅介质层108中形成环形窗口111，所述环形窗口111暴露出所述环形源区106及延伸至所述环形沟槽104底部的所述环形阱区105内的所述环形重掺杂区107，于所述环形窗口111内形成源极欧姆接触层112，于所述衬底101底部表面形成漏极欧姆接触层113。

作为示例，所述步骤6)中形成所述环形窗口111的方法可以为干刻或湿刻。

作为示例，形成所述源极欧姆接触层112和所述漏极欧姆接触层113包括如下步骤：

6-1)分别于所述环形窗口111内及所述衬底101底部表面沉积依次层叠的2层以上的金属层；

6-2)对所述沉积的金属层进行高温退火处理以分别形成所述源极欧姆接触层112和所述漏极欧姆接触层113。

作为示例，在上述步骤6-1)中，沉积所述金属层的工艺可以为真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜，及分子束外延生长、离子注入工艺等工艺中的一种和/或多种。

需要说明的是，所述源极欧姆接触层112和所述漏极欧姆接触层的主要作用是防止器件中上下层材质互相混合，增强器件的抗侵蚀和氧化能力。作为示例，所述金属层材质可以为Ti、Ni、Au、Ta、W、Mo、Pt、Co等金属中的一种或多种，所述金属层为两层或两层以上。

在本实施例中，依次层叠Ti层、Ni层及Au层，更进一步地，在本实施例中，所述Ti层的厚度为15～25nm，所述Ni层的厚度为100～150nm，所述Au层的厚度为200～300nm。

在其他示例中，所述Ti层、Ni层及Au层也可按其他顺序层叠沉积。

在上述步骤6-2)中，所述高温退火处理在氮气氛围中进行，更进一步地，在本实施例中，所述退火温度为950～1050℃，退火时间为30～60秒。

在步骤7)中，请参阅图1中的S07步骤及图9,于所述钝化层110内对应于所述栅极109的位置形成栅极窗口114。

作为示例，所述步骤7)中形成所述栅极窗口114的方法可以为干刻或湿刻。

在步骤8)中，请参阅图1中的S08步骤及图10和图11，于所述栅极窗口114内形成栅极电极115，于所述源极欧姆接触层112的上表面形成源极电极116，于所述漏极欧姆接触层113的上表面形成漏极电极117。

作为示例，所述栅极电极115、源极电极116和漏极电极117可以为金属电极，所述金属材质可以为Ti、Ni、Au、Ta、W、Mo、Pt、Co、Cu、Al、Cr、Ag、Sn等金属中的一种和/或多种。

在其他示例中，所述栅极电极115、源极电极116和漏极电极117也可以为非金属电极，如石墨电极。

实施例二

如图11所示，本发明提供一种沟槽型MOSFET功率器件结构，所述器件结构包括：

一第一掺杂类型的重掺杂的衬底101；

一第一掺杂类型的轻掺杂的外延层103，位于所述衬底101的上表面；

环形沟槽104，位于所述外延层103内，所述环形沟槽104内侧形成有环形阱区105，所述环形阱区105延伸至所述环形沟槽104底部；

第一掺杂类型的重掺杂的环形源区106，位于所述环形阱区105中；

第二掺杂类型的环形重掺杂区107，位于延伸至所述环形沟槽104底部的所述环形阱区105中；

源极欧姆接触层112，自所述环形重掺杂区107的表面经由所述环形沟槽104的内侧壁延伸至所述环形源区106的上表面；

栅介质层108，位于所述环形沟槽104的底部表面及所述环形阱区105内的所述衬底101的上表面；

栅极109，位于所述环形阱区105内侧的栅介质层108的上表面；

钝化层110，位于所述环形沟槽104中的栅介质层108表面及所述栅极109两侧，且自所述栅极109两侧裸露的所述栅介质层108的上表面延伸至所述栅极109的上表面；

漏极欧姆接触层113，位于所述衬底101的下表面；

漏极电极117，位于所述漏极欧姆接触层113的下表面；

栅极电极115，位于所述栅极109的上表面；

源极电极116，位于所述源极欧姆接触层112的上表面。

作为示例，本实施例的器件结构中还包括缓冲层102，所述缓冲层102位于所述衬底101与所述外延层103之间，更进一步地，所述缓冲层102的厚度为0.5～1μm。

作为示例，所述第一掺杂类型为N型，所述第二掺杂类型为P型。

在其他示例中，所述第一掺杂类型也可以为P型，所述第二掺杂类型为N型。

作为示例，所述栅介质层108自所述环形阱区105内的所述衬底101表面向两侧延伸至所述环形源区106表面直至与所述源极欧姆接触层112相连接；

作为示例，所述环形沟槽104的深度为0.4～0.6um。

作为示例，所述环形重掺杂区107至少有两个，其余所述环形重掺杂区107位于延伸至所述环形沟槽104底部的所述环形阱区105内，且相邻所述环形重掺杂区107之间具有间隙。

作为示例，位于所述环形源区106表面的源极欧姆接触层112部分的横向尺寸小于所述环形源区106的横向尺寸。

作为示例，所述栅介质层108的厚度为50～80nm，所述栅介质层108的材质可以为如SiO₂、Si₃N₄等非金属或非金属化合物材质，也可以是如Er₂O₃、Tm₂O₃等稀有金属氧化物材质的高介电常数材质。

作为示例，所述栅极109的材质可以为多晶硅、非晶硅或无定型硅。

作为示例，所述栅极电极115、源极电极116和漏极电极117的材质可以Ti、Ni、Au、Ta、W、Mo、Pt、Co、Cu、Al、Cr、Ag、Sn等金属中的一种和/或多种。

在其他示例中，所述栅极电极115、源极电极116和漏极电极117的材质也可以为石墨等非金属。

综上所述，本发明的目的在于提供一种沟槽型MOSFET功率器件及其制作方法，包括：1)提供一第一掺杂类型的重掺杂的衬底101，于所述衬底101的上表面形成第一掺杂类型的轻掺杂的外延层103；2)于所述外延层103中刻蚀出环形沟槽104；3)于所述环形沟槽104内侧形成至少一个延伸至所述环形沟槽104底部的第二掺杂类型的环形阱区105，于所述环形阱区105中形成一第一掺杂类型的重掺杂的环形源区106，于所述环形沟槽104底部形成至少一第二掺杂类型的环形重掺杂区107，其中，至少一所述环形重掺杂区107位于所述环形沟槽104底部的环形阱区105内；4)于完成所述步骤3)得到的结构表面形成栅介质层108，于位于所述环形阱区105上表面的所述栅介质层108表面形成第一掺杂类型的重掺杂的栅极109；5)于完成所述步骤4)得到的结构表面形成钝化层110；6)于所述钝化层110和所述栅介质层108中形成环形窗口111，所述环形窗口111暴露出所述环形源区106及位于所述环形沟槽104底部的所述环形阱区105内的所述环形重掺杂区107，于所述环形窗口111内形成源极欧姆接触层112，于所述衬底101底部表面形成漏极欧姆接触层113；7)于所述钝化层110内对应于所述栅极109的位置形成栅极窗口114；8)于所述栅极窗口114内形成栅极电极115，于所述源极欧姆接触层112表面形成源极电极116，于所述漏极欧姆接触层113表面形成漏极电极117。本发明通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种沟槽型MOSFET功率器件制作方法，其特征在于，包括以下步骤：

1)提供一第一掺杂类型的重掺杂的衬底，于所述衬底的上表面形成第一掺杂类型的轻掺杂的外延层；

2)于所述外延层中刻蚀出环形沟槽；

3)于所述环形沟槽内侧形成至少一个延伸至所述环形沟槽底部的第二掺杂类型的环形阱区，于所述环形阱区中形成一第一掺杂类型的重掺杂的环形源区，于所述环形沟槽底部形成至少一第二掺杂类型的环形重掺杂区，其中，至少一所述环形重掺杂区位于所述环形沟槽底部的环形阱区内；

4)于完成所述步骤3)得到的结构表面形成栅介质层，于位于所述环形阱区上表面的所述栅介质层表面形成第一掺杂类型的重掺杂的栅极；

5)于完成所述步骤4)得到的结构表面形成钝化层；

6)于所述钝化层和所述栅介质层中形成环形窗口，所述环形窗口暴露出所述环形源区及位于所述环形沟槽底部的所述环形阱区内的所述环形重掺杂区，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；

7)于所述钝化层内对应于所述栅极的位置形成栅极窗口；

8)于所述栅极窗口内形成栅极电极，于所述源极欧姆接触层表面形成源极电极，于所述漏极欧姆接触层表面形成漏极电极。

2.根据权利要求1所述的沟槽型MOSFET功率器件制作方法，其特征在于：所述第一掺杂类型为N型，所述第二掺杂类型为P型。

3.根据权利要求1所述的沟槽型MOSFET功率器件制作方法，其特征在于：所述第一掺杂类型为P型，所述第二掺杂类型为N型。

4.根据权利要求1所述的沟槽型MOSFET功率器件制作方法，其特征在于：所述步骤1)中，于所述衬底的上表面形成所述外延层之前还包含在所述衬底的上表面形成缓冲层的步骤，所述外延层形成于所述缓冲层的上表面。

5.根据权利要求1所述的沟槽型MOSFET功率器件制作方法，其特征在于：所述环形重掺杂区至少有两个，其余所述环形重掺杂区位于所述环形沟槽底部的所述外延层内，且相邻所述环形重掺杂区之间具有间隙。

6.根据权利要求1所述的沟槽型MOSFET功率器件制作方法，其特征在于：所述步骤2)中于所述外延层中刻蚀出所述环形沟槽包括如下步骤：

2-1)在所述外延层的上表面形成第一掩膜层；

2-2)在所述第一掩膜层的上表面涂覆光刻胶，采用光刻工艺对所述光刻胶进行图形化处理以形成图形化的光刻胶；

2-3)在所述步骤2-2)得到的结构的上表面形成第二掩膜层；

2-4)去除图形化的所述光刻胶及位于图形化的所述光刻胶上表面的第二掩膜层，以得到图形化的第二掩膜层；

2-5)依据图形化的所述第二掩膜层刻蚀所述第一掩膜层及所述外延层，以在所述外延层内形成所述环形沟槽；

2-6)去除所述第一掩膜层及所述第二掩膜层。

7.根据权利要求1所述的沟槽型MOSFET功率器件制作方法，其特征在于：所述步骤4)中形成所述栅介质层包括如下步骤：

4-1)在所述外延层表面形成一层薄膜；

4-2)对所述薄膜进行退火处理，形成所述栅介质层。

8.根据权利要求1所述的沟槽型MOSFET功率器件制作方法，其特征在于：所述步骤6)中形成所述源极欧姆接触层和所述漏极欧姆接触层包括如下步骤：

6-1)分别于所述环形窗口内及所述衬底底部表面沉积依次层叠的2层以上的金属层；

6-2)对所述沉积的金属层进行高温退火处理以分别形成所述源极欧姆接触层和所述漏极欧姆接触层。

9.本发明还提供一种沟槽型MOSFET功率器件结构，所述沟槽型MOSFET功率器件包括：

一第一掺杂类型的重掺杂的衬底；

一第一掺杂类型的轻掺杂的外延层，位于所述衬底上表面；

环形沟槽，位于所述外延层内，所述环形沟槽内侧形成有环形阱区，所述环形阱区延伸至所述环形沟槽底部；

第一掺杂类型的重掺杂的环形源区，位于所述环形阱区中；

第二掺杂类型的环形重掺杂区，位于延伸至所述环形沟槽底部的所述环形阱区中；

源极欧姆接触层，自所述环形重掺杂区的表面经由所述环形沟槽的内侧壁延伸至所述环形源区的上表面；

栅介质层，位于所述环形沟槽的底部表面及所述环形阱区内的所述衬底的上表面；

栅极，位于所述环形阱区内侧的栅介质层的上表面；

钝化层，位于所述环形沟槽中的栅介质层表面及所述栅极两侧，且自所述栅极两侧裸露的所述栅介质层的上表面延伸至所述栅极的的上表面；

漏极欧姆接触层，位于所述衬底的下表面；

漏极电极，位于所述漏极欧姆接触层的下表面；

栅极电极，位于所述栅极的上表面；

源极电极，位于所述源极欧姆接触层的上表面。

10.根据权利要求9所述的沟槽型MOSFET功率器件结构，其特征在于：所述沟槽型MOSFET功率器件结构还包括缓冲层，所述缓冲层位于所述衬底与所述外延层之间。

11.根据权利要求9所述的沟槽型MOSFET功率器件结构，其特征在于：所述第一掺杂类型为N型，所述第二掺杂类型为P型。

12.根据权利要求9所述的沟槽型MOSFET功率器件结构，其特征在于：所述第一掺杂类型为P型，所述第二掺杂类型为N型。

13.根据权利要求9所述的沟槽型MOSFET功率器件结构，其特征在于：所述环形重掺杂区至少有两个，其余所述环形重掺杂区位于延伸至所述环形沟槽底部的环形阱区内，且所述环形重掺杂区之间具有间隙。

14.根据权利要求9所述的沟槽型MOSFET功率器件结构，其特征在于：延伸至所述环形沟槽底部的所述环形阱区的长度小于所述环形沟槽的宽度。