CN106298928A - Vdmos器件及其制作方法 - Google Patents
Vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN106298928A CN106298928A CN201510324248.8A CN201510324248A CN106298928A CN 106298928 A CN106298928 A CN 106298928A CN 201510324248 A CN201510324248 A CN 201510324248A CN 106298928 A CN106298928 A CN 106298928A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- protective layer
- ion implanted
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000010410 layer Substances 0.000 claims abstract description 152
- 239000011241 protective layer Substances 0.000 claims abstract description 87
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 description 64
- 238000005530 etching Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- -1 boron ion Chemical class 0.000 description 5
- 239000007792 gaseous phase Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种VDMOS器件及其制作方法，其中方法包括：在基底上表面由下至上依次形成栅氧化层、多晶硅层、第一保护层；刻蚀多晶硅层和第一保护层，形成第一凹槽，在第一凹槽下方的基底内形成第一离子注入层，在第一离子注入层内形成第二离子注入层，在第一保护层表面、第一凹槽的侧面和第一凹槽的底面形成第二保护层，第二保护层包括第二凹槽，第二凹槽位于所述第一凹槽内部，刻蚀第二凹槽的底面直至将第二离子注入层刻穿，形成接触孔和间隔层，本发明的VDMOS器件及其制作方法利用自对准的方式形成了接触孔，因此不会造成接触孔的偏移，即避免了接触孔与多晶硅层的连通，提升了器件的产出良率。
Description
技术领域
本发明涉半导体器件及其制造方法，尤其涉及一种VDMOS器件及其制作方法。
背景技术
垂直双扩散金属氧化物半导体器件(VDMOS，vertical double-diffusedMetal Oxide Semiconductor)由于具有高输入阻抗、低驱动功率、以及优越的频率特性和热稳定性等特点，广泛地被应用于开关电源，汽车电子，马达驱动，高频振荡器等多个领域。
图1为现有技术的VDMOS器件的结构示意图(相同纹理的图案代表同一层)，该VDMOS器件包括：基底100、栅氧化层200、多晶硅层300、氮化硅层400、介质层500，接触孔600，其中，接触孔600是通过光刻刻蚀形成的。
但是由于在刻蚀接触孔600时存在光刻套准偏差，可能会造成接触孔600的偏移，即接触孔600与多晶硅300连通，从而导致在接触孔600中生成金属层(图中未示出)后，金属层与多晶硅层300之间的短路，影响器件的良率。
发明内容
本发明提供一种VDMOS器件的制作方法，以克服现有技术中接触孔偏移造成的后续工艺中金属层和多晶硅层的短路，导致器件产出良率降低的技术问题。
本发明一方面提供一种VDMOS器件的制作方法，包括在基底上表面由下至上依次形成栅氧化层、多晶硅层、第一保护层；刻蚀所述多晶硅层和所述第一保护层，形成第一凹槽；在所述第一凹槽下方的基底内形成第一离子注入层；在所述第一离子注入层内形成第二离子注入层；在所述第一保护层表面、所述第一凹槽的侧面和所述第一凹槽的底面形成第二保护层，所述第二保护层包括第二凹槽，所述第二凹槽位于所述第一凹槽内部；刻蚀所述第二凹槽的底面直至将所述第二离子注入层刻穿，形成接触孔和间隔层，所述间隔层位于所述第一保护层和所述多晶硅层朝向所述接触孔的侧壁上，所述多晶硅层与所述接触孔之间的间隔为所述间隔层。
本发明另一方面提供一种VDMOS器件，该器件包括：基底；在所述基底上表面由下至上依次形成的栅氧化层、多晶硅层、第一保护层；接触孔，形成在所述栅氧化层、所述多晶硅层和所述第一保护层中且所述接触孔的底部位于所述基底内；间隔层，形成于所述第一保护层和所述多晶硅层朝向所述接触孔的侧壁上，所述多晶硅层与所述接触孔之间的间隔为所述间隔层；第一离子注入层，形成于所述基底内，且位于所述接触孔的下方，所述第一离子注入层的宽度大于所述接触孔的宽度；第二离子注入层，形成于所述基底内，且位于所述间隔层的正下方，所述第二离子注入层的宽度等于所述间隔层的宽度；其中，所述接触孔在所述基底内的深度不大于所述第一离子注入层的深度，且大于所述第二离子注入层的深度。
本发明提供的VDMOS器件及其制作方法，对多晶硅层和第一保护层进行刻蚀，由此初步定义了接触孔形成的区域，并进一步在第一凹槽内形成了第二凹槽，因此无需进行光刻对准即可对第二凹槽的底面进行刻蚀形成接触孔，即利用自对准的方式形成了接触孔，因此不会造成接触孔的偏移，即避免了接触孔与多晶硅层的连通，提升了器件的产出良率。
附图说明
图1为现有技术的VDMOS器件的结构示意图；
图2为本发明VDMOS器件的制作方法的流程图；
图3A-3G为制作VDMOS器件的各步骤的结构示意图。
具体实施方式
实施例一
本实施例提供一种VDMOS器件的制作方法。图2为本实施例VDMOS器件的制作方法的流程图，如图2所示，该VDMOS器件制作方法可以包括：
步骤201，在基底上表面由下至上依次形成栅氧化层、多晶硅层、第一保护层。
具体的，首先在基底上表面利用化学气相沉积形成栅氧化层，生长温度为900℃-1100℃，当然也可以通过对基底进行氧化，形成栅氧化层，氧化时间可以随着具体形成栅氧化层的厚度进行更改。进一步的，在栅氧化层上化学气相沉积多晶硅层，生长温度为500℃-700℃，通过对多晶硅层表面进行氧化，形成第一保护层，可替换的，可以在多晶硅层表面化学气相沉积第一保护层。其中第一保护层可以为二氧化硅，也可以为氮化硅，还可以为其他材料层，具体可以根据实际需要进行设定，本实施例中不再赘述。
步骤202，刻蚀多晶硅层和第一保护层，形成第一凹槽。
其中，可以采用光刻工艺对多晶硅层和第一保护层进行刻蚀，直至露出栅氧化层。由于干法刻蚀的各向异性，可选的，采用干法进行刻蚀。需要说明的是，在对多晶硅层和第一保护层进行刻蚀的同时，也可以刻蚀一部分栅氧化层。
步骤203，在第一凹槽下方的基底内形成第一离子注入层。
这一步骤主要是在基底内形成体区，因此在第一凹槽下方的基底内形成第一离子注入层，具体的。第一离子注入层的形成方式是首先在基底内注入第一导电类型的离子，进一步的对注入的第一导电类型的离子在高温炉管中对进行驱入加热，驱入温度为900℃-1200℃，驱入时间为1小时-3小时，经过加热扩散，由此形成第一离子注入层。需要说明的是，具体的驱入温度和驱入时间可以根据器件的不同进行合理调整及组合。此外，第一导电类型可以为P型也可以为N型，本实施例以第一导电类型的离子为P型进行说明，其中，第一导电类型的离子可以为硼离子，注入剂量为1.0E13～1.0E15个/cm2，注入能量为0KEV～120KEV。
步骤204，在第一离子注入层内形成第二离子注入层。
这一步骤是为了在体区内形成源区，因此在第一离子注入层内通过离子注入形成第二离子注入层，其中第二离子注入层的导电类型与第一离子注入层的导电类型相反。其中，第二离子注入层的离子类型可以为磷离子，注入剂量为1.0E15个/cm2～1.0E16个/cm2，注入能量为100KEV～150KEV。
步骤205，在第一保护层表面、第一凹槽的侧面和第一凹槽的底面形成第二保护层，其中，第二保护层包括第二凹槽，第二凹槽位于第一凹槽内部。
具体的，通过化学气相沉积的方式在第一保护层表面、第一凹槽的侧面和第一凹槽的底面形成第一保护层，因此形成的第二保护层会随着下方第一保护层的形状而改变，即第二保护层也会带有第二凹槽，并且该第二凹槽位于第一凹槽的内部。
步骤206，刻蚀所述第二凹槽的底面直至将所述第二离子注入层刻穿，形成接触孔和间隔层，间隔层位于第一保护层和多晶硅层朝向接触孔的侧壁上，多晶硅层与接触孔之间的间隔为间隔层。
具体的，为了不刻蚀第二凹槽的侧面，因此采用干法刻蚀第二凹槽。间隔层即第二保护层经过刻蚀工艺之后剩余的膜层。
由以上技术方案可以看出，本实施例提供的VDMOS器件的制作方法，首先对多晶硅层和第一保护层进行刻蚀，由此初步定义了接触孔形成的区域，并进一步在第一凹槽内形成了第二凹槽，因此无需进行光刻对准即可对第二凹槽的底面进行刻蚀形成接触孔，即利用自对准的方式形成了接触孔，因此不会造成接触孔的偏移，即避免了接触孔与多晶硅层的连通，提升了器件的产出良率。
实施例二
为了更好的说明实施例一，本实施例是在上述实施例的基础上对上述实施例增加附图加以解释说明。如图3A至3G示，图3A-3G为制作VDMOS器件的各步骤的结构示意图。
如图3A所示，在基底1上表面由下至上依次形成栅氧化层2、多晶硅层3、第一保护层4。具体的，基底1包括衬底和外延层，多晶硅层3的厚度为0.2微米-1.0微米。其中，第一保护层4的厚度大于栅氧化层2的厚度。
如图3B所示，刻蚀多晶硅层3和第一保护层4，形成第一凹槽5。
其中，第一保护层4是为了将多晶硅层3保护起来，防止多晶硅层3与金属连接造成短路，第一保护层4可以为二氧化硅或氮化硅中的任意一种，当然还可以是其他材料层，具体可以根据实际需要设定。刻蚀多晶硅层3和第一保护层4的刻蚀气体中包括氟离子，例如，若第一保护层4为二氧化硅，可以采用四氟化碳气体或者六氟化二碳等，若第一保护层4为氮化硅，可以采用三氟甲烷或二氟甲烷等，当然刻蚀气体也可以为不包括氟离子的气体，可以根据需要刻蚀的材料进行更改。
如图3C所示，在第一凹槽5下方的基底1内形成第一离子注入层6，其中第一离子注入层6的导电类型与基底1的导电类型相反。第一离子注入层6的工艺可以与实施例一中的第一离子注入层的工艺相同，在此不再赘述。
如图3D所示，在第一离子注入层6内形成第二离子注入层7。第二离子注入层7的导电类型与第一离子注入层6的导电类型相反。第二离子注入层7的形成方式可以与实施例一中的第二离子注入层的工艺相同，在此不再赘述。
如图3E所示，在第一保护层4表面、第一凹槽5的侧面和第一凹槽5的底面形成第二保护层8，第二保护层8包括第二凹槽81，第二凹槽81位于第一凹槽5内部，第一凹槽5请参见图3D。第二保护层8为二氧化硅或氮化硅中的任意一种，并且第一保护层4与第二保护层8的材料可以相同也可以不同。
如图3E和3F所示，刻蚀第二凹槽81的底面直至将第二离子注入层8刻穿，形成接触孔9。其中，在刻蚀第二凹槽81底面的同时也会将第一保护层4表面的第二保护层8刻蚀掉，在为了将第二离子注入层8刻穿，至少第一保护层4的厚度应大于栅氧化层2的厚度，此时才会保证在将第二离子注入层8刻穿的时候不会将第一保护层4刻蚀光，否则，第一保护层4被刻蚀光会导致多晶硅层3与其他层结构短路。具体的，第一保护层4的厚度为0.1微米-0.5微米，栅氧化层2的厚度为0.01微米-0.2微米。刻蚀第二凹槽81的刻蚀气体中也包括氟离子，具体包括氟离子的气体已经在前面举例过，在此不再赘述。此外，在后续的工艺中，由于要在接触孔9中形成金属层，为了防止第二保护层8过薄而导致多晶硅层3与金属层之间短路，第二保护层8的厚度应大于或者等于0.2微米。在此需要对图3F中的附图标记进行说明的是，在对第二凹槽81的底面进行刻蚀后，在第一保护层4和多晶硅层3朝向接触孔9的侧壁保留了部分第二保护层，在这里，将刻蚀后保留的这部分第二保护层命名为间隔层，在图3F中标记为810。该间隔层810位于第一保护层4和多晶硅层3朝向接触孔9的侧壁上，多晶硅层3与接触孔4之间的间隔为间隔层810。
为了便于理解本申请的技术方案，本实施例中对在形成接触孔9之后的步骤做进一步的描述，如图3G所示，在接触孔9下方的基底1内形成第三离子注入层10。其中，第三离子注入层10的离子类型与第一离子注入层6的离子类型相同，例如，第三离子注入层10的注入离子可以为硼离子，注入剂量为1.0E14～1.0E16个/cm2，能量为80KEV～120KEV。
进一步的，在接触孔9中制作正面金属层(图中未示出)，采用溅射的方式生长正面金属层(图中未示出)，其中，正面金属层可以为铝、硅、铜的合金，厚度为1微米-5微米。同时制作背面金属层，背面金属为钛、镍、银的复合层，然后通过涂胶、曝光、显影，做出需要刻蚀掉正面金属层的区域，并刻蚀正面金属层。
由以上技术方案可以看出，本实施例提供的VDMOS器件的制作方法，首先对多晶硅层3和第一保护层4进行刻蚀，由此初步定义了接触孔9形成的区域，并进一步在第一凹槽5内形成了第二凹槽81，因此无需进行光刻对准即可对第二凹槽81的底面进行刻蚀形成接触孔9，即利用自对准的方式形成了接触孔9，因此不会造成接触孔9的偏移，即避免了接触孔9与多晶硅层3的连通，提升了器件的产出良率。
实施例三
本实施例提供一种VDMOS器件，该VDMOS器件可以按照上述实施例中的VDMOS器件的制作方法进行制造。其中，如图3G所示，该VDMOS器件包括：基底1，以及在基底1上表面由下至上依次形成的栅氧化层2、多晶硅层3、第一保护层4、接触孔9、间隔层810、第一离子注入层6、第二离子注入层7。
其中，接触孔9形成在栅氧化层2、多晶硅层3和第一保护层4中，且接触孔9的底部位于基底1内。接触孔9贯穿栅氧化层2、多晶硅层3以及第一保护层4。具体的，首先在基底1上表面利用化学气相沉积形成栅氧化层2，生长温度为900℃-1100℃，当然也可以通过对基底1进行氧化，形成栅氧化层2，氧化时间可以随着具体形成栅氧化层2的厚度进行更改。进一步的，在栅氧化层2上化学气相沉积多晶硅层3，生长温度为500℃-700℃，通过对多晶硅层3表面进行氧化，形成第一保护层4，可替换的，可以在多晶硅层3表面化学气相沉积第一保护层4。其中第一保护层4为二氧化硅，也可以为氮化硅。
间隔层810形成于第一保护层4和多晶硅层3朝向接触孔9的侧壁上，即多晶硅层3与接触孔9之间的间隔为间隔层810。其中，第二保护层810为二氧化硅或氮化硅中的任意一种，第二保护层810的宽度为大于或者等于0.2微米，第二保护层810的宽度不能过小，否则在后段工艺中容易造成多晶硅层3与金属层之间的短路，影响器件性能。在这里第二保护层810的宽度是指在第一保护层4和多晶硅层3朝向接触孔9的侧壁上形成的第二保护层8在水平方向上的长度，这个宽度也就是在实施例一和实施例二中第二保护层8的厚度，二者只是表述不同。此外，间隔层810是如何形成的可以参照方法的实施例，在此不再赘述。
第一离子注入层6形成于基底1内，且位于接触孔9的下方，第一离子注入层6的宽度大于接触孔9的宽度。具体的，第一离子注入层6的形成方式是首先在基底1内注入第一导电类型的离子，进一步的对注入的第一导电类型的离子在高温炉管中对进行驱入加热，驱入温度为900℃-1200℃，驱入时间为1小时-3小时，经过加热扩散，由此形成第一离子注入层6，并且由于热扩散导致了第一离子注入层6的宽度大于接触孔9的宽度。在这里，具体的驱入温度和驱入时间可以根据器件的不同进行合理调整及组合。此外，第一导电类型可以为P型也可以为N型，本实施例以第一导电类型的离子为P型进行说明，其中，第一导电类型的离子可以为硼离子，注入剂量为1.0E13个/cm2～1.0E15个/cm2，注入能量为0KEV～120KEV。
第二离子注入层7，形成于基底1内，且位于间隔层810的正下方，第二离子注入层7的宽度等于第二保护层810的宽度，其中，接触孔9在基底1内的深度不大于第一离子注入层7的深度，且大于第二离子注入层7的深度。
第三离子注入层9，形成于基底1内且位于接触孔9的正下方，第三离子注入层9的宽度等于接触孔9的宽度。其中，第三离子注入层10的离子类型与第一离子注入层6的离子类型相同，例如，第三离子注入层10的注入离子可以为硼离子，注入剂量为1.0E14～1.0E16个/cm2，能量为80KEV～120KEV。
由以上技术方案可以看出，本实施例提供的VDMOS器件，无需进行光刻对准即可形成接触孔9，即利用自对准的方式形成了接触孔9，因此不会造成接触孔9的偏移，即避免了接触孔9与多晶硅层的连通，提升了器件的产出良率。此外，在现有技术中由于存在光刻套准的偏差，因此为了预留出偏差量，接触孔两侧的多晶硅层的距离不会太近，因此影响了器件的元胞尺寸，而本实施例提供的VDMOS器件由于采用了自对准的方式形成接触孔9，无需预留偏差量，因此器件的尺寸更小。
需要说明的是，本实施例提供的VDMOS器件可以采用实施例一和实施例二中提供的VDMOS的制作方法进行制作，但是本实施例提供的VDMOS器件仍然可以采用其他方法进行制作，任何与本实施例提供的VDMOS器件的结构相同的器件都应落入本发明权利要求请求保护的器件结构的范围内。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (12)
1.一种VDMOS器件的制作方法，其特征在于，包括：
在基底上表面由下至上依次形成栅氧化层、多晶硅层、第一保护层；
刻蚀所述多晶硅层和所述第一保护层，形成第一凹槽；
在所述第一凹槽下方的基底内形成第一离子注入层；
在所述第一离子注入层内形成第二离子注入层；
在所述第一保护层表面、所述第一凹槽的侧面和所述第一凹槽的底面形成第二保护层，所述第二保护层包括第二凹槽，所述第二凹槽位于所述第一凹槽内部；
刻蚀所述第二凹槽的底面直至将所述第二离子注入层刻穿，形成接触孔和间隔层，所述间隔层位于所述第一保护层和所述多晶硅层朝向所述接触孔的侧壁上，所述多晶硅层与所述接触孔之间的间隔为所述间隔层。
2.根据权利要求1所述的VDMOS器件的制作方法，其特征在于，所述第一保护层的厚度大于所述栅氧化层的厚度。
3.根据权利要求1或2所述的VDMOS器件的制作方法，其特征在于，所述第一保护层的厚度为0.1微米-0.5微米，所述栅氧化层的厚度为0.01微米-0.2微米。
4.根据权利要求1所述的VDMOS器件的制作方法，其特征在于，所述第一保护层和所述第二保护层均为二氧化硅或氮化硅中的任意一种。
5.根据权利要求1所述的VDMOS器件的制作方法，其特征在于，所述多晶硅层的厚度为0.2微米-1.0微米。
6.根据权利要求1所述的VDMOS器件的制作方法，其特征在于，所述第二保护层的厚度大于或者等于0.2微米。
7.根据权利要求1所述的VDMOS器件的制作方法，其特征在于，在所述形成接触孔之后，还包括：
在所述接触孔下方的基底内形成第三离子注入层。
8.一种VDMOS器件，其特征在于，包括：
基底；
在所述基底上表面由下至上依次形成的栅氧化层、多晶硅层、第一保护层；
接触孔，形成在所述栅氧化层、所述多晶硅层和所述第一保护层中且所述接触孔的底部位于所述基底内；
间隔层，形成于所述第一保护层和所述多晶硅层朝向所述接触孔的侧壁上，所述多晶硅层与所述接触孔之间的间隔为所述间隔层；
第一离子注入层，形成于所述基底内，且位于所述接触孔的下方，所述第一离子注入层的宽度大于所述接触孔的宽度；
第二离子注入层，形成于所述基底内，且位于所述间隔层的正下方，所述第二离子注入层的宽度等于所述间隔层的宽度；
其中，所述接触孔在所述基底内的深度不大于所述第一离子注入层的深度，且大于所述第二离子注入层的深度。
9.根据权利要求8所述的VDMOS器件，其特征在于，所述第一保护层和所述间隔层均为二氧化硅或氮化硅中的任意一种 。
10.根据权利要求8所述的VDMOS器件，其特征在于，所述多晶硅层的厚度为0.2微米-1.0微米。
11.根据权利要求8所述的VDMOS器件，其特征在于，所述间隔层的宽度为大于或者等于0.2微米。
12.根据权利要求8所述的VDMOS器件，其特征在于，还包括：
第三离子注入层，形成于所述基底内且位于所述接触孔的正下方，所述第三离子注入层的宽度等于所述接触孔的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510324248.8A CN106298928B (zh) | 2015-06-12 | 2015-06-12 | Vdmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510324248.8A CN106298928B (zh) | 2015-06-12 | 2015-06-12 | Vdmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298928A true CN106298928A (zh) | 2017-01-04 |
| CN106298928B CN106298928B (zh) | 2019-10-15 |
Family
ID=57650622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510324248.8A Active CN106298928B (zh) | 2015-06-12 | 2015-06-12 | Vdmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298928B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564964A (zh) * | 2017-08-18 | 2018-01-09 | 中国科学院上海微系统与信息技术研究所 | 沟槽型mosfet功率器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017849A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺 |
| US20100219531A1 (en) * | 2005-09-23 | 2010-09-02 | Grivna Gordon M | Method of forming a low resistance semiconductor contact and structure therefor |
| CN101964355A (zh) * | 2009-09-11 | 2011-02-02 | 成都芯源系统有限公司 | 具有自对准硅化物接触的功率器件及其制造方法 |
| CN104217950A (zh) * | 2013-06-04 | 2014-12-17 | 北大方正集团有限公司 | 一种平面vdmos器件及其制造方法 |
-
2015
- 2015-06-12 CN CN201510324248.8A patent/CN106298928B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100219531A1 (en) * | 2005-09-23 | 2010-09-02 | Grivna Gordon M | Method of forming a low resistance semiconductor contact and structure therefor |
| CN101017849A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺 |
| CN101964355A (zh) * | 2009-09-11 | 2011-02-02 | 成都芯源系统有限公司 | 具有自对准硅化物接触的功率器件及其制造方法 |
| CN104217950A (zh) * | 2013-06-04 | 2014-12-17 | 北大方正集团有限公司 | 一种平面vdmos器件及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564964A (zh) * | 2017-08-18 | 2018-01-09 | 中国科学院上海微系统与信息技术研究所 | 沟槽型mosfet功率器件及其制作方法 |
| CN107564964B (zh) * | 2017-08-18 | 2020-03-31 | 中国科学院上海微系统与信息技术研究所 | 沟槽型mosfet功率器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298928B (zh) | 2019-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN104103519B (zh) | 半导体功率器件的制作方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN104916539B (zh) | 一种制作半导体器件的方法 | |
| CN109473474A (zh) | 沟槽绝缘栅双极型晶体管器件及其生成方法 | |
| JP6555552B2 (ja) | 横型絶縁ゲートバイポーラトランジスタの製造方法 | |
| CN106328524A (zh) | 垂直双扩散mos器件的制作方法 | |
| CN104134609B (zh) | 多层外延超级结架构的半导体器件及其制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN105448722B (zh) | 一种超结半导体场效应管的制作方法及半导体装置 | |
| CN106298928A (zh) | Vdmos器件及其制作方法 | |
| CN104599972B (zh) | 一种半导体器件及其形成方法 | |
| CN104835739A (zh) | 功率晶体管的制造方法和功率晶体管 | |
| CN115064446B (zh) | 超结半导体器件及其制备方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN104867829B (zh) | 金属氧化物半导体器件制作方法和金属氧化物半导体器件 | |
| CN105845614B (zh) | 半导体器件及其制作方法 | |
| CN106257630B (zh) | 射频rf ldmos器件的制造方法 | |
| CN106158653B (zh) | 平面型vdmos的制作方法 | |
| CN104241128B (zh) | 一种垂直SiGe FinFET的制备方法 | |
| CN104576728B (zh) | 一种半导体器件及其制造方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN106981421A (zh) | 三极管基区的制作方法 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| CN106298920A (zh) | 无接触孔的场效应管的制造方法和无接触孔的场效应管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |