CN106783786A - 一种用于cpu引线的产品预制件及其加工方法 - Google Patents

一种用于cpu引线的产品预制件及其加工方法 Download PDF

Info

Publication number
CN106783786A
CN106783786A CN201611144761.XA CN201611144761A CN106783786A CN 106783786 A CN106783786 A CN 106783786A CN 201611144761 A CN201611144761 A CN 201611144761A CN 106783786 A CN106783786 A CN 106783786A
Authority
CN
China
Prior art keywords
areas
xuan
prefabricated component
product
location hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611144761.XA
Other languages
English (en)
Other versions
CN106783786B (zh
Inventor
骆兴顺
钱晓晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Helin Micro Technology Co., Ltd
Original Assignee
Suzhou Helin Micro-Nano Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Helin Micro-Nano Technology Co Ltd filed Critical Suzhou Helin Micro-Nano Technology Co Ltd
Priority to CN201611144761.XA priority Critical patent/CN106783786B/zh
Publication of CN106783786A publication Critical patent/CN106783786A/zh
Application granted granted Critical
Publication of CN106783786B publication Critical patent/CN106783786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3582—Applying permanent coating, e.g. in-situ coating
    • H01L2224/35825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明揭示了一种用于CPU引线的产品预制件及其加工方法，包括一金属料带，所述金属料带设置有至少两个用于对产品预制件进行定位的定位孔，所述金属料带上还设置有至少两个用于对产品预制件进行选镀的选镀区；所述定位孔等间距地分布于所述选镀区的两侧；所述选镀区为矩阵排布，相邻的两个选镀区横向间距为2mm，相邻的两个选镀区纵向间距为2mm。该技术方案可杜绝产品预制件在选镀时电镀液流入产品凹槽产生溢镀，选镀包裹材料可重复使用，产品预制件选镀成型后选镀尺寸稳定精度高等特点，产品预制件选镀合格率百分之百，极大程度上节约了制造成本。

Description

一种用于CPU引线的产品预制件及其加工方法
技术领域
本发明涉及电器设备技术领域，具体涉及一种用于CPU引线的产品预制件及其加工方法。
背景技术
中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（ Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。
中央处理器主要包括运算器（算术逻辑运算单元，ALU，Arithmetic Logic Unit）和高速缓冲存储器（Cache）及实现它们之间联系的数据（Data）、控制及状态的总线（Bus）。它与内部存储器（Memory）和输入/输出（I/O）设备合称为电子计算机三大核心部件。引线从元器件封装体内向外引出的导线。在表面组装元器件中，指翼形引线、J形引线、I形引线等外引线的统称。
现有产品预制件的选镀流程为选镀成型完毕或进行选镀，现有的产品预制件选镀工艺流程如图1所示。如图2所示，100为选镀区，当产品成型后进行选镀需做塑料绝缘膜，如图3所示为产品凹槽200的结构示意图，，而塑料绝缘膜无法覆盖产品凹槽，导致溢镀发生，由于溢镀的产生从而导致产品良率不足百分之六十。当有复杂成型工艺时不宜做塑料绝缘膜，使用蜡剂操作复杂，使用工艺复杂，选镀周期长；使用涂料绝缘层，使用简单，但成本比较高，导致复杂零件选镀成本上升。
发明内容
本发明的目的就是为了解决现有技术中存在的上述问题，提出一种操作简单、使用方便的用于CPU引线的产品预制件。
本发明的目的通过以下技术方案来实现：一种用于CPU引线的产品预制件，包括一金属料带，所述金属料带设置有至少两个用于对产品预制件进行定位的定位孔，所述金属料带上还设置有至少两个用于对产品预制件进行选镀的选镀区。
优选地，所述定位孔等间距地分布于所述选镀区的两侧。
优选地，所述选镀区为矩阵排布，相邻的两个选镀区横向间距为2mm，相邻的两个选镀区纵向间距为2mm。
优选地，在所述选镀区的一侧间隙设置有第一定位孔和第二定位孔，在所述选镀区的另一侧间隙设置有第三定位孔和第四定位孔，所述第一定位孔和第二定位孔之间的间距与所述第三定位孔和第四定位孔之间的间距匹配，所述第一定位孔到所述第三定位孔之间的间距等于所述第二定位孔到第四定位孔之间的间距。
优选地，在所述选镀区的横向上间隙设置有第一选镀区和第二选镀区，在所述选镀区的纵向上间隙设置有第三选镀区和第四选镀区，所述第一选镀区和第二选镀区之间的间距与所述第三选镀区和第四选镀区之间的间距匹配，所述第一选镀区到所述第三选镀区之间的间距等于所述第二选镀区到第四选镀区之间的间距。
优选地，所述金属料带的厚度为2.5~7.5μm。
优选地，所述定位孔到所述选镀区间距为1.9mm~2.02mm。
优选地，所述选镀区的区域为镀Ag区域。
优选地，所述选镀区的宽度为1.5mm。
一种用于CPU引线的产品预制件的加工方法，包括如下步骤：
S1：选材步骤，首先根据所需制得的产品预制件选择合适的金属料带；
S2：第一冲压步骤，用与金属料带相匹配的模具在金属料带上冲出用于对产品预制件进行定位的定位孔；
S3：电镀步骤，在所述产品预制件上的指定位置进行连续选镀镀出选镀区，该选镀区为镀Ag的区域，所述选镀区为矩阵排布，相邻的两个选镀区横向间距为2mm，相邻的两个选镀区纵向间距为2mm；
S4：第二冲压步骤，当产品选镀完成后再由模具进行二次冲压成型最终制得所需的产品预制件；
S5：对经上述S1-S4步骤制得的产品预制件进行清洗或检验，然后放置于产品输送带上进行包装入库。
本发明技术方案的优点主要体现在：该技术方案可杜绝产品预制件在选镀时电镀液流入产品凹槽产生溢镀，选镀包裹材料可重复使用，产品预制件选镀成型后选镀尺寸稳定精度高等特点，产品预制件选镀合格率百分之百，极大程度上节约了制造成本。
附图说明
图1是本发明现有技术产品的工艺流程图；
图2是本发明现有技术产品的成品料带示意图；
图3是本发明现有技术产品的凹槽结构示意图；
图4是本发明产品预制件的选镀后料带结构示意图；
图5是本发明产品预制件的工艺流程图；
图6是本发明产品预制件的定位孔的预冲孔料带结构示意图；
图7是本发明产品预制件的成品料带结构示意图。
具体实施方式
本发明的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本发明技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本发明要求保护的范围之内。
如图4所示，一种用于CPU引线的产品预制件，包括一金属料带1，所述金属料带1设置有至少两个用于对产品预制件进行定位的定位孔2，所述金属料带1上还设置有至少两个用于对产品预制件进行选镀的选镀区3。
所述定位孔2等间距地分布于所述选镀区3的两侧。如图4所示，所述选镀区3为矩阵排布，相邻的两个选镀区横向间距为2mm，相邻的两个选镀区纵向间距为2mm。所述金属料带1的厚度为2.5~7.5μm。所述定位孔2到所述选镀区3间距为1.9mm~2.02mm，在本实施例中，所述定位孔2到所述选镀区3的最大间距为2.02mm，最小间距为1.9m，选镀指在指定位置对指定电镀点进行连续镀，在本实施例中，所述选镀区3的选镀区域可为镀Ag区域，所述选镀区3的宽度为1.5mm。。
具体地，如图4所示，在所述选镀区3的一侧间隙设置有第一定位孔21和第二定位孔22，在所述选镀区的另一侧间隙设置有第三定位孔23和第四定位孔24，所述第一定位孔21和第二定位孔22之间的间距与所述第三定位孔23和第四定位孔24之间的间距匹配，所述第一定位孔21到所述第三定位孔23之间的间距等于所述第二定位孔22到第四定位孔24之间的间距。在所述选镀区3的横向上间隙设置有第一选镀区31和第二选镀区32，在所述选镀区的纵向上间隙设置有第三选镀区33和第四选镀区34，所述第一选镀区31和第二选镀区32之间的间距与所述第三选镀区33和第四选镀区34之间的间距匹配，所述第一选镀区31到所述第三选镀区33之间的间距等于所述第二选镀区32到第四选镀区34之间的间距。
如图5所示为本技术方案的工艺流程图，采用本clip选镀新型工艺可杜绝产品在选镀时电镀液流入产品凹槽产生溢镀，选镀包裹材料可重复使用，产品选镀成型后选镀尺寸稳定精度高等特点，产品选镀合格率百分之百，极大程度上节约了制造成本。
如图6所示为本技术方案的预冲孔料带的结构示意图，产品素材先有模具冲出定位孔，在产品成型前先进行选镀由此避免了产品成型后电镀液进入产品凹槽而产生溢镀，因产品成型过程中需把产品周围多余材料切除，所述选镀范围公差可适当放宽，从而弥补了选镀不准确的缺点。因产品还未成型，素材形状比较单一，绝缘包裹材料容易制造，从而解决了产品成型后不易包裹的缺点。当产品选镀完成后在由模具进行二次冲压成型以达到选镀或产品尺寸如图7所示，从根本上解决了产品成型后再选镀所存在的缺点。
一种用于CPU引线的产品预制件的加工方法，包括如下步骤：
S1：选材步骤，首先根据所需制得的产品预制件选择合适的金属料带；
S2：第一冲压步骤，用与金属料带相匹配的模具在金属料带上冲出用于对产品预制件进行定位的定位孔；
S3：电镀步骤，在所述产品预制件上的指定位置进行连续选镀镀出选镀区，该选镀区为镀Ag的区域，所述选镀区为矩阵排布，相邻的两个选镀区横向间距为2mm，相邻的两个选镀区纵向间距为2mm；
S4：第二冲压步骤，当产品选镀完成后再由模具进行二次冲压成型最终制得所需的产品预制件；
S5：对经上述S1-S4步骤制得的产品预制件进行清洗或检验，然后放置于产品输送带上进行包装入库。
该技术方案可杜绝产品预制件在选镀时电镀液流入产品凹槽产生溢镀，选镀包裹材料可重复使用，产品预制件选镀成型后选镀尺寸稳定精度高等特点，产品预制件选镀合格率百分之百，极大程度上节约了制造成本。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神和基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内，不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种用于CPU引线的产品预制件，其特征在于：包括一金属料带（1），所述金属料带（1）上设置有至少两个用于对产品预制件进行定位的定位孔（2），所述金属料带（1）上还设置有至少两个用于对产品预制件进行选镀的选镀区（3）。
2.根据权利要求1所述的一种用于CPU引线的产品预制件，其特征在于：所述定位孔（2）等间距地分布于所述选镀区（3）的两侧。
3.根据权利要求1所述的一种用于CPU引线的产品预制件，其特征在于：所述选镀区（3）为矩阵排布，相邻的两个选镀区横向间距为2mm，相邻的两个选镀区纵向间距为2mm。
4.根据权利要求2所述的一种用于CPU引线的产品预制件，其特征在于：在所述选镀区的一侧间隙设置有第一定位孔（21）和第二定位孔（22），在所述选镀区的另一侧间隙设置有第三定位孔（23）和第四定位孔（24），所述第一定位孔（21）和第二定位孔（22）之间的间距与所述第三定位孔（23）和第四定位孔（24）之间的间距匹配，所述第一定位孔（21）到所述第三定位孔（23）之间的间距等于所述第二定位孔（22）到第四定位孔（24）之间的间距。
5.根据权利要求3所述的一种用于CPU引线的产品预制件，其特征在于：在所述选镀区（3）的横向上间隙设置有第一选镀区（31）和第二选镀区（32），在所述选镀区的纵向上间隙设置有第三选镀区（33）和第四选镀区（34），所述第一选镀区（31）和第二选镀区（32）之间的间距与所述第三选镀区（33）和第四选镀区（34）之间的间距匹配，所述第一选镀区（31）到所述第三选镀区（33）之间的间距等于所述第二选镀区（32）到第四选镀区（34）之间的间距。
6.根据权利要求1所述的一种用于CPU引线的产品预制件，其特征在于：所述金属料带（1）的厚度为2.5~7.5μm。
7.根据权利要求1所述的一种用于CPU引线的产品预制件，其特征在于：所述定位孔（2）到所述选镀区（3）间距为1.9mm~2.02mm。
8.根据权利要求1所述的一种用于CPU引线的产品预制件，其特征在于：所述选镀区的区域可为镀Ag区域。
9.根据权利要求1所述的一种用于CPU引线的产品预制件，其特征在于：所述选镀区（3）的宽度为1.5mm。
10.如权利要去1-9中任一所述的一种用于CPU引线的产品预制件的加工方法，其特征在于：包括如下步骤：
S1：选材步骤，首先根据所需制得的产品预制件选择合适的金属料带；
S2：第一冲压步骤，用与金属料带相匹配的模具在金属料带上冲出用于对产品预制件进行定位的定位孔；
S3：电镀步骤，在所述产品预制件上的指定位置进行连续选镀镀出选镀区，该选镀区为镀Ag的区域，所述选镀区为矩阵排布，相邻的两个选镀区横向间距为2mm，相邻的两个选镀区纵向间距为2mm；
S4：第二冲压步骤，当产品选镀完成后再由模具进行二次冲压成型最终制得所需的产品预制件；
S5：对经上述S1-S4步骤制得的产品预制件进行清洗或检验，然后放置于产品输送带上进行包装入库。
CN201611144761.XA 2016-12-13 2016-12-13 一种用于cpu引线的产品预制件及其加工方法 Active CN106783786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611144761.XA CN106783786B (zh) 2016-12-13 2016-12-13 一种用于cpu引线的产品预制件及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611144761.XA CN106783786B (zh) 2016-12-13 2016-12-13 一种用于cpu引线的产品预制件及其加工方法

Publications (2)

Publication Number Publication Date
CN106783786A true CN106783786A (zh) 2017-05-31
CN106783786B CN106783786B (zh) 2019-08-02

Family

ID=58880768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611144761.XA Active CN106783786B (zh) 2016-12-13 2016-12-13 一种用于cpu引线的产品预制件及其加工方法

Country Status (1)

Country Link
CN (1) CN106783786B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108637449A (zh) * 2018-04-12 2018-10-12 苏州和林微纳科技有限公司 一种Cu-Slug超声波焊接工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050056915A1 (en) * 2002-12-24 2005-03-17 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting electronic devices thereon
CN101707195A (zh) * 2009-11-13 2010-05-12 中电智能卡有限责任公司 一种用于生产接触式智能卡模块的引线框架及其制备方法
CN203277355U (zh) * 2013-04-16 2013-11-06 泰州东田电子有限公司 一种声控、光控塑封器件用的引线框架
CN103531671A (zh) * 2012-07-08 2014-01-22 深圳市蓝科电子有限公司 一种发光二极管生产工艺及发光二极管
CN206312892U (zh) * 2016-12-13 2017-07-07 苏州和林微纳科技有限公司 一种用于cpu引线的产品预制件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050056915A1 (en) * 2002-12-24 2005-03-17 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting electronic devices thereon
CN101707195A (zh) * 2009-11-13 2010-05-12 中电智能卡有限责任公司 一种用于生产接触式智能卡模块的引线框架及其制备方法
CN103531671A (zh) * 2012-07-08 2014-01-22 深圳市蓝科电子有限公司 一种发光二极管生产工艺及发光二极管
CN203277355U (zh) * 2013-04-16 2013-11-06 泰州东田电子有限公司 一种声控、光控塑封器件用的引线框架
CN206312892U (zh) * 2016-12-13 2017-07-07 苏州和林微纳科技有限公司 一种用于cpu引线的产品预制件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108637449A (zh) * 2018-04-12 2018-10-12 苏州和林微纳科技有限公司 一种Cu-Slug超声波焊接工艺

Also Published As

Publication number Publication date
CN106783786B (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
US9171788B1 (en) Semiconductor package with small gate clip and assembly method
CN103824834A (zh) 一种具有改进型封装结构的半导体器件及其制造方法
CN206312892U (zh) 一种用于cpu引线的产品预制件
CN106783786A (zh) 一种用于cpu引线的产品预制件及其加工方法
CN104505375A (zh) 半导体封装结构
CN108007631B (zh) 一种压力传感器生产成型工艺
CN205564734U (zh) 芯片级封装
CN210743964U (zh) 基于光伏模块的封装框架
US20120273931A1 (en) Integrated circuit chip package and manufacturing method thereof
CN106935518B (zh) 芯片封装方法
CN105957853A (zh) 一种整流桥焊装结构及其制作工艺
CN101894822A (zh) 半导体封装用导线架条构造
CN205303458U (zh) 一种对插型to220f封装引线框架
CN203826369U (zh) 一种半导体引线框架
CN105578707B (zh) 一种二次蚀刻双面电路板及其加工工艺
CN104573146B (zh) 时钟信号传输调整方法及相关集成电路结构
CN207009431U (zh) 交错引脚的引线框架
CN107497874B (zh) 一种利用曲面界面结构调控镁合金板材织构的挤压方法
CN201392831Y (zh) 用于制造引线框架的铜带
CN205159315U (zh) 导线框架条
CN205303451U (zh) 一种联合封装的功率半导体器件
CN104347588B (zh) 电熔丝结构
CN207624688U (zh) 一种引线一体半导体框架
CN203721955U (zh) 电连接器
US9142491B2 (en) Semiconductor package with corner pins

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215000 Emei Mountain Road, 80 hi tech Zone, Jiangsu, Suzhou

Patentee after: Suzhou Helin Micro Technology Co., Ltd

Address before: 215000 Emei road 80, hi tech Zone, Suzhou, Jiangsu, Suzhou

Patentee before: Suzhou Helin Micro-Nano Technology Co., Ltd.

CP03 Change of name, title or address