CN106783614A - 一种基于GaN HEMT结构的欧姆接触制备方法 - Google Patents

一种基于GaN HEMT结构的欧姆接触制备方法 Download PDF

Info

Publication number
CN106783614A
CN106783614A CN201710236738.1A CN201710236738A CN106783614A CN 106783614 A CN106783614 A CN 106783614A CN 201710236738 A CN201710236738 A CN 201710236738A CN 106783614 A CN106783614 A CN 106783614A
Authority
CN
China
Prior art keywords
gan hemt
ohmic contact
photoresist
potential barrier
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710236738.1A
Other languages
English (en)
Inventor
林书勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201710236738.1A priority Critical patent/CN106783614A/zh
Publication of CN106783614A publication Critical patent/CN106783614A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种基于GaN HEMT结构的欧姆接触制备方法,应用于GaN HEMT外延结构上,在AlN插入层与AlGaN势垒层之间形成二维电子气沟道,包括:采用光刻胶掩膜涂覆于GaN HEMT外延结构上,并采用干法刻蚀方法在所述光刻胶上进行刻蚀形成阵列开孔,去除光刻胶掩膜;采用低温长时间退火、湿法处理、等离子体表面处理中任意一种方式或者三者结合的方式,对GaN HEMT外延结构中的AlGaN势垒层进行修复和清洁;采用光刻胶涂覆于AlGaN势垒层顶上中部,采用电子束蒸发或磁控溅射法在AlGaN势垒层顶上中部两侧由下至上依次沉积TiN、Ni或Ti、Au,去除AlGaN势垒层顶上中部的光刻胶;将欧姆接触激活,使得TiN与沟道二维电子气形成良好接触,进而提高了GaN HEMT器件的性能。

Description

一种基于GaN HEMT结构的欧姆接触制备方法
技术领域
本发明涉及化合物半导体制造技术领域,尤其涉及一种基于GaN HEMT结构的欧姆接触制备方法。
背景技术
GaN HEMT器件以其高电子迁移率、高击穿电压、高电流密度是高频、高功率以及高恶环境应用的首选器件。要把氮化镓材料的本征优势完全发挥出来,GaN HEMT异质结结构生长质量非常关键,随着MOCVD、MBE等生长方式的不断进步,高质量低成本的GaN HEMT异质结结构轻易得到,器件制备工艺正逐渐成为GaN HEMT器件性能提升的瓶颈,优化的器件制备工艺亟待而出。
GaN HEMT器件为三端器件,其中源、漏极分别作为信号的接地、输出端,其欧姆接触的性能好坏,直接关系器件的饱和输出电流、导通电阻、击穿电压等关键指标,同时影响器件的高频性能和高温可靠性。良好欧姆接触的目标:对欧姆接触质量的要求主要有以下几点:(1)低接触电阻率(2)接触稳定性好(3)好的表面平整度和平整欧姆边缘(4)抗腐蚀能力(5)抗辐射能力(6)低残余应力(7)好的导热导电能力。业界在GaN HEMT结构上形成欧姆接触的方法主要有两种:1、使用电子束蒸发或者磁控溅射的方式,在GaN的表面依次淀积Ti、Al、Ni(Ti,Ni,Mo)、Au四层金属,在氮气气氛下,经过800~900摄氏度的高温环境持续退火30秒,经过金属合金反应形成欧姆接触。2、使用MOCVD或者MBE等生长方式,以SiO2作为掩膜,先移除欧姆电极区域的全部势垒层以及部分缓冲层,再重新生长一层n型重掺杂的GaN层,最后覆盖金属引出电极形成欧姆接触。
但是,由于上述两种形成欧姆接触的方法中基于合金反应欧姆接触中的高温过程,反应生成物都难以控制,直接会影响接触电阻率的好坏。
因此,现有技术中由于形成的欧姆接触的电阻率较差,从而影响所制备的GaNHEMT器件的性能。
发明内容
本发明主要解决的技术问题是现有形成欧姆接触的电阻率较差,从而影响了制备的GaN HEMT器件的性能,进而提供一种基于GaN HEMT结构的欧姆接触制备方法,提高了GaNHEMT器件的性能。
为解决上述技术问题,本发明采用的一个技术方案:提供一种基于GaN HEMT结构的欧姆接触制备方法,应用于由下至上依次排布衬底、SiC层、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层的GaN HEMT外延结构上,在AlN插入层与AlGaN势垒层之间形成二维电子气沟道,包括如下步骤:
采用光刻胶掩膜涂覆于所述GaN HEMT外延结构上,并采用干法刻蚀方法在所述光刻胶上进行刻蚀形成阵列开孔,刻蚀深度具体为到达沟道二维电子气沟道的深度或超过沟道二维电子气沟道的深度,去除光刻胶掩膜;
采用200-400摄氏度持续10-30分钟热处理、湿法处理、等离子体表面处理中任意一种方式或者三者结合的方式,对所述GaN HEMT外延结构中的AlGaN势垒层进行修复和清洁;
采用光刻胶涂覆于AlGaN势垒层顶上中部,采用电子束蒸发或磁控溅射法在所述AlGaN势垒层顶上中部两侧由下至上依次沉积TiN、Ni或Ti、Au,对金属进行剥离,去除AlGaN势垒层顶上中部的光刻负胶;
采用200-400摄氏度持续10-30分钟热处理或等离子体处理方式对欧姆接触激活,使得TiN与沟道二维电子气形成良好接触。
进一步地,所述阵列开孔的形状具体为圆形或多边形。
进一步地,所述阵列开孔面积总和占整个欧姆电极区域的比例为20%-50%。
进一步地,所述TiN的厚度为20-100nm。
进一步地,所述Au的厚度为50-500nm。。
区别于现有技术的情况,本发明的有益效果是:
本发明采用先在GaN HEMT外延结构的欧姆电极区域开孔,然后,在刻蚀区域进行损伤修护,接着,在该开孔的外延接收两侧沉积金属,最后,进行欧姆接触激活,从而完成GaN HEMT结构的欧姆接触制备,避免了常规基于高温合金反应的GaN HEMT合金欧姆接触方式:在高温退火过程中的不可控性,生成的贯通或接触沟道二维电子气的TiN通道分布无法精确控制,接触电阻率的高低受合金反应温度影响明显;同时通过高温合金反应生成的欧姆电极表面有合金凸起和裂纹,严重影响最终制备GaN HEMT器件的可靠性。采用本发明的制备方法制备的欧姆接触电极,无高温合金反应,对整个GaN HEMT异质结结构内部和表面无高温损伤,制备的电极表面无凸起和裂纹,在工业化应用时能大幅度节省高温能耗;用于连接二维电子气和表面电极的TiN位置及其分布可以精确控制,所得欧姆接触电阻率稳定,具有良好的产业化应用前景。
附图说明
图1-图5是本发明实施例中基于GaN HEMT结构的欧姆接触制备方法的步骤示意图。
图6是本发明实施例中基于GaN HEMT结构的欧姆接触制备方法的步骤流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供的一种基于GaN HEMT结构的欧姆接触制备方法,解决了现有技术中由于形成的欧姆接触的电阻率较差,影响制备的GaN HEMT器件的性能的技术问题。
本发明实施例提供的一种GaN HEMT结构的欧姆接触制备方法,应用于由下至上依次排布衬底、SiC层、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层的GaN HEMT外延结构上,在AlN插入层与AlGaN势垒层之间形成二维电子气沟道,如图6所示,包括如下步骤,S101,采用光刻胶掩膜涂覆于GaN HEMT外延结构上,并采用干法刻蚀方法在该光刻胶上进行刻蚀形成阵列开孔,刻蚀深度具体为由光刻胶顶部到达沟道二维电子气沟道的深度或者超过沟道二维电子气沟道的深度,去除光刻胶掩膜。
在具体的实施方式中,如图1-图3所示,具体采用AZ5214光刻胶作为掩膜涂覆于GaN HEMT外延结构上,采用干法刻蚀方法在该光刻胶上刻蚀形成阵列开孔,可以是圆形孔,或者是多边形孔,其中多边形包括了三角形,方形等等,当开孔图形为圆形孔时,直径为5μm,间距为5μm,开孔面积总和占整个欧姆电极区域的20%-50%,优选30%,当然,还可以采用ICP等离子刻蚀,刻蚀气体为氯气Cl2,稀有气体为三氯化硼BCl3,ICP刻蚀功率为20W,射频RF功率为100W,刻蚀速度约为5nm/min。其中由于,GaN HEMT外延结构中势垒层厚度为20nm,刻蚀时间为4分钟。在等离子体干法刻蚀后,使用丙酮去除光刻胶掩膜。
接着执行S102,采用200-400摄氏度持续10-30分钟热处理、湿法处理、等离子体表面处理中任意一种方式或者三者结合的方式,对该GaN HEMT外延结构中的AlGaN势垒层进行修复和清洁。该步骤就是为了对刻蚀后的AlGaN势垒层进行修复和清洁。具体地,可以采用湿法腐蚀方法,对前序刻蚀工艺产生的晶格缺陷,有机、无机沾污彻底修复和清洁,从而维持欧姆电极区域的高浓度二维电子气。具体地,可以放入50摄氏度饱和氢氧化氨溶液中,时间持续15min,然后再用离子水清洗该晶圆并烘干,从而达到修复和清洁的目的。
然后,执行S103,如图4-图5所示,采用光刻胶涂覆于AlGaN势垒层顶上中部,采用电子束蒸发或磁控溅射法在AlGaN势垒层顶上中部两侧由下至上依次沉积TiN、Ni或Ti、Au,对金属进行剥离,去除AlGaN势垒层顶上中部的光刻胶。具体地,采用光刻胶作为金属剥离掩膜,进行沉积欧姆金属,从而在中部的光刻胶掩膜周围的AlGaN势垒层顶上两侧采用磁控溅射法由下至上依次溅射TiN、Ni、Au,其中TiN的厚度为20-100nm,优选50nm,该层作为与二维电子气沟道直接接触的金属,中间一层可以是Ni,也可以是Ti,厚度可以是50nm,最上面一层为Au,厚度为50-500nm,优选是200nm,该层作为电极抗氧化层。
本发明采用接触或贯通二维电子器沟道的TiN金属作为欧姆电极连线,完全取代了高温合金反应过程。
该TiN欧姆电极连线通道由干法或湿法刻蚀形成,刻蚀深度为15-40nm,根据不同AlGaN势垒层厚度,刚好接触或贯穿沟道二维电子气。
最后,执行S104,采用200-400摄氏度持续10-30分钟热处理或等离子体处理方式对欧姆接触激活,使得TiN与沟道二维电子气形成良好接触。具体激活的方式为400摄氏度氮气退火10min。从而完成整个欧姆接触制备。
采用上述的技术方案,避免常规基于合金反应欧姆接触中的高温过程,反应生成物难以控制,直接影响接触电阻率的好坏;彻底改善了基于合金反应生成的欧姆接触电极表面形貌,提高所制备GaN HEMT器件的可靠性;该方法相比于基于再生长的欧姆接触结构,在工艺实现和效率上有非常明显的优势,特别适合于工业化生产。该方法从GaN HEMT结构欧姆接触形成机理出发,通过合金反应生成的金属化半导体TiN可以直接与GaN HEMT结构中的沟道二维电子气连通,降低接触电阻率。
本发明采用等离子刻蚀和金属淀积技术,直接制备刚好接触或贯穿二维电子气的TiN金属,保留部分区域的势垒层来维持沟道高浓度二维电子气,彻底避免了高温合金反应中的不可靠性,淀积表面的合金颗粒凸起,降低接触电阻率,同时大幅度降低了GaN HEMT欧姆接触工艺制备中的难度和耗能,提高了所制备GaN HEMT器件的性能,该发明有着非常广泛的工业化应用前景。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种基于GaN HEMT结构的欧姆接触制备方法,应用于由下至上依次排布衬底、SiC层、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层的GaN HEMT外延结构上,在AlN插入层与AlGaN势垒层之间形成二维电子气沟道,的其特征在于,包括如下步骤:
采用光刻胶掩膜涂覆于所述GaN HEMT外延结构上,并采用干法刻蚀方法在所述光刻胶上进行刻蚀形成阵列开孔,刻蚀深度具体为由光刻胶顶部到达沟道二维电子气沟道的深度或超过沟道二维电子气沟道的深度,去除光刻胶掩膜;
采用200-400摄氏度持续10-30分钟热处理、湿法处理、等离子体表面处理中任意一种方式或者三者结合的方式,对所述GaN HEMT外延结构中的AlGaN势垒层进行修复和清洁;
采用光刻胶涂覆于AlGaN势垒层顶上中部,采用电子束蒸发或磁控溅射法在所述AlGaN势垒层顶上中部两侧由下至上依次沉积TiN、Ni或Ti、Au,对金属进行剥离,去除AlGaN势垒层顶上中部的光刻胶;
采用200-400摄氏度持续10-30分钟热处理或等离子体处理方式对欧姆接触激活,使得TiN与沟道二维电子气形成良好接触。
2.根据权利要求1所述的基于GaN HEMT结构的欧姆接触制备方法,其特征在于,所述阵列开孔的形状具体为圆形或多边形。
3.根据权利要求1所述的基于GaN HEMT结构的欧姆接触制备方法,其特征在于,所述阵列开孔面积总和占整个欧姆电极区域的比例为20%-50%。
4.根据权利要求1所述的基于GaN HEMT结构的欧姆接触制备方法,其特征在于,所述TiN的厚度为20-100nm。
5.根据权利要求1所述的基于GaN HEMT结构的欧姆接触制备方法,其特征在于,所述Au的厚度为50-500nm。
CN201710236738.1A 2017-04-12 2017-04-12 一种基于GaN HEMT结构的欧姆接触制备方法 Pending CN106783614A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710236738.1A CN106783614A (zh) 2017-04-12 2017-04-12 一种基于GaN HEMT结构的欧姆接触制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710236738.1A CN106783614A (zh) 2017-04-12 2017-04-12 一种基于GaN HEMT结构的欧姆接触制备方法

Publications (1)

Publication Number Publication Date
CN106783614A true CN106783614A (zh) 2017-05-31

Family

ID=58965876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710236738.1A Pending CN106783614A (zh) 2017-04-12 2017-04-12 一种基于GaN HEMT结构的欧姆接触制备方法

Country Status (1)

Country Link
CN (1) CN106783614A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113866613A (zh) * 2021-12-01 2021-12-31 苏州长光华芯光电技术股份有限公司 一种用于霍尔效应测试的测试结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
CN105702734A (zh) * 2014-12-10 2016-06-22 瑞萨电子株式会社 半导体器件及制造半导体器件的方法
CN106504988A (zh) * 2016-11-30 2017-03-15 陕西科技大学 一种金刚石热沉衬底GaN HEMTs制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
CN105702734A (zh) * 2014-12-10 2016-06-22 瑞萨电子株式会社 半导体器件及制造半导体器件的方法
CN106504988A (zh) * 2016-11-30 2017-03-15 陕西科技大学 一种金刚石热沉衬底GaN HEMTs制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113866613A (zh) * 2021-12-01 2021-12-31 苏州长光华芯光电技术股份有限公司 一种用于霍尔效应测试的测试结构及其制备方法
CN113866613B (zh) * 2021-12-01 2022-02-22 苏州长光华芯光电技术股份有限公司 一种用于霍尔效应测试的测试结构及其制备方法

Similar Documents

Publication Publication Date Title
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN106887470B (zh) Ga2O3肖特基二极管器件结构及其制作方法
CN102938413B (zh) AlGaN/GaN异质结增强型器件及其制作方法
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN108155099A (zh) 一种包含介质层的p型栅HEMT器件及其制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN104091835A (zh) 一种氮化镓异质结肖特基二极管及其制备方法
CN110491932B (zh) 氮化镓肖特基二极管及其制作方法
CN112186034A (zh) 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法
CN112768505A (zh) 异质结功率器件及其制作方法
CN108417617A (zh) 碳化硅沟槽型MOSFETs及其制备方法
CN101252100B (zh) 一种A1GaN/GaN HEMT器件的隔离方法
CN104269469A (zh) 一种降低宽禁带半导体器件欧姆接触电阻的方法
CN103745992B (zh) 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
CN109950323A (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN106783614A (zh) 一种基于GaN HEMT结构的欧姆接触制备方法
CN104037217B (zh) 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法
CN116093143A (zh) 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法
WO2020192303A1 (zh) 半导体器件及制作方法
CN101673685A (zh) 一种掩膜数量减少的沟槽mosfet器件制造工艺
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN112736130A (zh) 氮化镓基高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication