CN106716661A - 磁阻元件和磁存储器 - Google Patents

磁阻元件和磁存储器 Download PDF

Info

Publication number
CN106716661A
CN106716661A CN201580045837.0A CN201580045837A CN106716661A CN 106716661 A CN106716661 A CN 106716661A CN 201580045837 A CN201580045837 A CN 201580045837A CN 106716661 A CN106716661 A CN 106716661A
Authority
CN
China
Prior art keywords
magnetosphere
layer
magnetization
magnetoresistive element
nonmagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580045837.0A
Other languages
English (en)
Other versions
CN106716661B (zh
Inventor
大岭俊平
大坊忠臣
加藤侑志
长谷直基
伊藤顺
伊藤顺一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106716661A publication Critical patent/CN106716661A/zh
Application granted granted Critical
Publication of CN106716661B publication Critical patent/CN106716661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

提供即使将存储层薄膜化，也能降低底基层中所含元素的扩散的影响的磁阻元件和磁存储器。根据本实施方案的磁阻元件具备：包含Ni和Co中的至少一种元素及Al的具有CsCl结构的第1层、第1磁性层、所述第1层和所述第1磁性层之间的第1非磁性层、以及所述第1层和所述第1非磁性层之间的包含Mn和Ga的第2磁性层。

Description

磁阻元件和磁存储器
技术领域
本发明的实施方案涉及磁阻元件和磁存储器。
背景技术
作为磁阻元件的MTJ(Magnetic Tunnel Junction)元件将具有磁化方向可变的存储层、磁化方向不变的参考层以及设于存储层和参考层之间的绝缘层的层叠结构作为基本结构。该MTJ元件已知显示隧穿磁阻(TMR(Tunneling Magnetoresistive))效应，用作磁随机存取存储器(MRAM(Magnetoresistive Random Access Memory))中的存储器基元的存储元件。
MRAM根据MTJ元件中所包含的磁性层的磁化的相对角度的变化来存储信息(“1”、“0”)，是非易失性的。另外，磁化反转速度为数纳秒，因此可进行数据的高度写入和高速读出。因此，MRAM期待作为下一代的高速非易失性存储器。另外，如果利用通过被自旋极化了的电流来控制磁化的被称作自旋注入磁化反转的方式，则通过减小MRAM的基元尺寸，电流密度增加。因此，能容易实现存储层的磁化反转，可构成高密度、低功耗的MRAM。
在考虑了非易失性存储器的高密度化的情况下，磁阻元件的高集成化是不可或缺的。另外，除了高集成化，从写入电流减小的观点考虑，近年来，尝试构建利用了磁性体的磁化垂直于膜表面的MTJ元件的MRAM。
通常，用于利用自旋注入磁化反转方式使磁化反转的反转电流依赖于存储层的饱和磁化和磁弛豫常数。因此，为了通过低电流的自旋注入使存储层的磁化反转，期望减小存储层的饱和磁化和磁弛豫常数。另外，从存储层和参考层产生的漏磁场的影响随着元件的小型化而更显著，需要各层的薄膜化。在减薄了膜厚的情况下，铁磁性层较大地受到其与底基层的界面处的粗糙度、底基层所含元素的扩散的影响，因此期望确立抑制这些的材料、成膜方法。
现有技术文献
专利文献
专利文献1：日本特开2010-232499号公报
专利文献2：日本特开2012-204683号公报
发明内容
发明所要解决的课题
本实施方案提供一种即使将存储层薄膜化，也能降低底基层所含元素的扩散的影响的磁阻元件和磁存储器。
用于解决课题的手段
根据本实施方案的磁阻元件具备：包含Ni和Co中的至少一种元素及Al的具有CsCl结构的第1层、第1磁性层、所述第1层和所述第1磁性层之间的第1非磁性层、以及所述第1层和所述第1非磁性层之间的包含Mn和Ga的第2磁性层。
附图说明
图1是示出根据第1实施方案的磁阻元件的截面图。
图2是示出在NiAl层上形成了MnGa层的试样的图。
图3是示出图2所示的试样的磁化特性的图。
图4是示出根据第1实施方案的变形例的磁阻元件的截面图。
图5是示出根据第2实施方案的磁阻元件的截面图。
图6是示出根据第2实施方案的变形例的磁阻元件的截面图。
图7是示出根据第3实施方案的磁阻元件的截面图。
图8是示出根据第3实施方案的变形例的磁阻元件的截面图。
图9(a)和9(b)是示出根据第4实施方案的磁阻元件的制造方法的图。
图10(a)至10(c)是示出第4实施方案的磁阻元件的制造方法的图。
图11是示出根据第5实施方案的磁存储器的存储器基元的截面图。
图12是示出根据第5实施方案的磁存储器的主要部分的电路图。
具体实施方式
以下，一边参照附图一边对根据实施方案的磁阻元件进行说明。
(第1实施方案)
图1中示出根据第1实施方案的磁阻元件的截面。第1实施方案的磁阻元件1为MTJ元件，具有在底基层100上将磁性层2、非磁性层4(以下也称作隧道势垒层4)、界面磁性层6和磁性层8按该顺序层叠了的结构。底基层100用于控制磁性层2之上的层的晶体取向性、结晶粒径等的结晶性，关于它们的详细情况在后面描述。作为底基层，可以为导电性和绝缘性中的任一者，但在使底基层通电的情况下，优选使用导电性材料。
MTJ元件的电阻值由经由隧道势垒层配置的两个磁性层的磁化方向的角度来决定。可通过外部磁场或元件中流过的电流来控制磁化方向的角度。此时，通过使两个磁性层的矫顽力、各向异性磁场Hk或磁摩擦常数(Gilbert damping constant)α的大小具有差别，可更稳定地控制磁化方向的角度。就磁性层2和磁性层8而言，它们的易磁化方向与膜表面垂直。即，就磁性层2和磁性层8而言，它们的磁化方向相对于膜表面朝向垂直方向(或具有垂直方向的成分)。在此，“膜表面”是指各层的上表面。例如，“与膜表面垂直的方向”是指包含磁性层2和磁性层8的层叠体的层叠方向。
磁性层2和磁性层8中的一者的磁性层在使写入电流流过MTJ元件1时，磁化的方向在写入前后不变，另一铁磁性层可变。将不变的磁性层称作参考层，将可变的磁性层称作存储层。在本实施方案中，例如将磁性层2作为存储层，将磁性层8作为参考层。予以说明，写入电流在磁性层2和磁性层8之间在与膜表面垂直的方向上流动。
在磁性层2为存储层、磁性层8为参考层且磁性层2的磁化方向和磁性层8的磁化方向为反平行(相反方向)的情况下，写入电流从磁性层2流向磁性层8。在该情况下，电子从磁性层8通过界面磁性层6、非磁性层4流向磁性层2。然后，通过磁性层8而被自旋极化了的电子流向磁性层2。具有与磁性层2的磁化相同方向的自旋的被自旋极化了的电子通过磁性层2，但具有与磁性层2的磁化相反方向的自旋的被自旋极化了的电子对磁性层2的磁化作用自旋扭矩，磁性层2的磁化方向以朝向与铁磁性层8的磁化相同方向的方式工作。由此，磁性层2的磁化方向反转，变得与磁性层8的磁化方向平行(相同方向)。
与此相对，在磁性层2的磁化方向与铁磁性层8的磁化方向平行的情况下，写入电流从磁性层8流向磁性层2。在该情况下，电子从磁性层2通过非磁性层4、界面磁性层6流向磁性层8。然后，通过磁性层2而被自旋极化了的电子流向铁磁性层8。具有与磁性层8的磁化相同方向的自旋的被自旋极化了的电子通过磁性层8，但具有与磁性层8的磁化相反方向的自旋的被自旋极化了的电子在界面磁性层6和磁性层8的界面被反射，通过非磁性层4流入磁性层2。由此，对磁性层2的磁化作用自旋扭矩，磁性层2的磁化方向以朝向与磁性层8的磁化相反方向的方式工作。由此，磁性层2的磁化方向反转，变得与磁性层8的磁化方向反平行。予以说明，界面磁性层6是为了增大自旋极化率而设的。
磁阻元件1的电阻值依赖于磁性层2和磁性层8的磁化的相对角度，将从相对角度为反平行状态下的电阻值减去平行状态下的电阻值的值除以平行状态下的电阻值而得到的值称作磁阻变化率。
通常，矫顽力、各向异性磁场Hk或磁摩擦常数α大的磁性层作为参考层使用，矫顽力、各向异性磁场Hk或磁摩擦常数α小的磁性层作为存储层使用。予以说明，由于底基层的表面的粗糙度或导电性对磁摩擦常数α和隧穿磁阻效应(TMR效应)影响较大，因此期望使用合适的底基层。
在本实施方案和后述的各实施方案中，作为成为存储层的磁性层，例如使用MnxGa100-x(45atm％≤x＜64atm％)合金，该MnGa合金的c轴为易磁化轴。因此，在使其结晶化时以c轴朝向与膜表面垂直的方向的方式进行取向控制，由此可制作垂直磁化型磁阻元件。
MnGa能使饱和磁化量相对于其组成变化。另外，MnGa为磁各向异性能的大小约10(Merg/cc)大的垂直磁化材料。进而，作为磁化反转容易度的指标之一的磁摩擦常数(Gilbert damping constant)的值取决于组成，有大约0.008～0.015的报道(例如，S.Mizukami,F.Wu,A.Sakuma,J.Walowski,D.Watanabe,T.Kubota,X.Zhang,H.Naganuma,M.Oogane,Y.Ando,and T.Miyazaki,“Long-Lived Ultrafast Spin Precession inManganese Alloys Films with a Large Perpendicular Magnetic Anisotropy”,Phys.Rev.Lett.106,117201(2011))。
通常，磁摩擦常数与材料的自旋轨道相互作用的大小相关，具有如下倾向：原子序数大的材料，自旋轨道相互作用大，磁摩擦常数也大。MnGa是由轻元素构成的材料，因此磁摩擦常数小。因此，需要较少的磁化反转所需的能量，因此能大幅降低用于通过自旋极化了的电子来使磁化反转的电流密度。
这样，MnGa为具有低饱和磁化、高磁各向异性能、低磁摩擦常数的垂直磁化材料，因此适于磁阻元件的存储层。
在该第1实施方案中，作为非磁性层4，优选使用氧化物绝缘体。在MTJ元件1具有例如将MnGa构成的磁性层、结晶质MgO构成的非磁性层、CoFe(B)构成的磁性层按该顺序层叠了的层叠结构的情况下，可形成MnGa(001)/MgO(001)/CoFe(B)(001)的取向关系。在此，MnGa(001)、MgO(001)是指以(001)面在各自的上表面露出的方式进行晶体取向。
磁性层2和磁性层8通过控制晶体取向的方向，可使它们的易磁化方向相对于膜表面垂直(即，具有垂直磁各向异性)。即，本实施方案的磁阻元件1中，磁性层2和磁性层8的磁化方向各自朝向与膜表面垂直的方向，形成所谓的垂直磁化MTJ元件。予以说明，在本说明书中，膜表面是指与磁性层被层叠的方向垂直的面。另外，易磁化方向是指假设某宏观尺寸的铁磁性体、在无外部磁场的状态下自发磁化朝向该方向时内部能量变得最低的方向。与此相对，难磁化方向是指假设某宏观尺寸的铁磁性体、在无外部磁场的状态下自发磁化朝向该方向时内部能量变得最大的方向。
接着，对各层的材料进行说明。
(底基层)
底基层100优选晶格常数与用于底基层上的存储层的具有L10相的MnGa合金相近、不易扩散的材料。另外，可以是没有与Mn及Ga形成化合物的相的材料，或在二元体系中元素间的键合强、不自扩散的材料。作为这样的底基层，具有在(001)面取向的CsCl结构，由Ni、Mn、Rh、Ru、Ir、Co、Al、Ag、Zn、Pd、Ga中的至少两种以上的元素的组合构成。作为例子，可举出NiMn、NiGa、NiAl、CoAl、RhAl、RuAl、AgGa等。或者，也可举出MnNiAl2、MnCoAl2、AlGaCo2等3元体系作为例子。这些底基层的材料中存在与Mn及Ga的化合物，其晶体结构为CsCl型。例如，如果为RhAl，则RhMn、RhGa各自形成CsCl结构。认为即使这些底基材料与MnGa混合，也与Mn及Ga键合，形成晶体结构，因此扩散被抑制。
予以说明，用于满足上述特性的底基层的材料中，NiAl或CoAl与设于底基层上的MnGa的晶格失配小，因而更优选。即，优选包含及Ni和Co中的至少一种元素及Al。另外，作为NiAl，优选使用NixAl100-x(59atm％＞x≥45amt％)，作为CoAl，优选使用CoxAl100-x(56atm％＞x≥46atm％)。
作为包含Ni和Co中的至少一种元素及Al的底基层100的一例，准备使用了厚度为40nm的NiAl、在该NiAl层100上制作了厚度为3nm的Mn55Ga45层16的试样(参照图2)。图3中示出该试样的磁化特性的测定结果。横轴表示外部磁场H，纵轴表示旋转角θ。根据MOKE(Magneto Optical Kerr Effect)评价，可得到垂直方向的矫顽力为约8kOe且矩形比良好的垂直磁特性。
(磁性层2)
用于磁性层2的MnGa合金的c轴成为易磁化轴。因此，通过在使其结晶化时以c轴朝向与膜表面垂直的方向的方式进行取向控制，可制作垂直磁化MTJ元件。予以说明，为了实现低电流的磁化反转，需要使磁性层2的膜厚尽可能薄。出于这样的观点，优选处于1nm～5nm的范围。但是，在与磁晶各向异性相比可得到更高的热扰动指数Δ的结晶系材料中，也出现因薄膜化而各向异性下降的问题。出于这样的观点，薄膜的膜厚优选为结晶化临界膜厚以上、10nm以下的膜厚。
(界面磁性层6)
为了提高磁阻元件的磁阻比，对于与MgO的隧道势垒层4邻接的界面磁性层，使用具有高自旋极化率的材料。界面磁性层6优选为包含选自Fe、Co的组的至少一种金属的合金。此时，例如在形成由CoFe构成的界面磁性层、由MgO构成的非磁性层、由CoFe构成的界面磁性层的情况下，可形成CoFe(001)/MgO(001)/CoFe(001)的外延关系。在该情况下，能改善隧道电子的波数选择性，因此可得到大的磁阻比。
(非磁性层4)
非磁性层4由绝缘材料构成，因此作为非磁性层4，使用隧道势垒层。作为隧道势垒层的材料，可举出包含选自由镁(Mg)、钙(Ca)、钡(Ba)、铝(Al)、铍(Be)、锶(Sr)、锌(Zn)和钛(Ti)组成的组的至少一种元素的氧化物。具体而言，可举出MgO、AlO、ZnO、SrO或TiO。隧道势垒层可以为选自上述氧化物的组的两种以上的材料的混晶物或它们的层叠结构。作为混晶物的例子，为MgAlO、MgZnO、MgTiO、MgCaO等。作为双层层叠结构的例子，可举出MgO/ZnO、MgO/AlO、TiO/AlO、MgAlO/MgO等。作为三层层叠结构的例子，可举出AlO/MgO/AlO、ZnO/MgO/ZnO等。予以说明，符号“/”的左侧表示上层，右侧表示下层。
(磁性层8)
另外，作为用于磁性层8的材料，可举出包含选自过渡金属Fe、Co、Ni的组的至少一种元素、选自稀土金属Tb、Dy、Gd的组的至少一种元素的合金。例如，可举出TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo等。另外，也可以是将这些合金交替层叠了的多层结构。具体而言，可举出TbFe/Co、TbCo/Fe、TbFeCo/CoFe或DyFe/Co、DyCo/Fe、DyFeCo/CoFe等的多层膜。这些合金可通过调节膜厚比、组成来调节磁各向异性能密度、饱和磁化。
磁性层8在与膜表面垂直的方向上具有易磁化轴，即具有垂直磁各向异性。作为用于磁性层8的材料，例如可使用在面心立方晶格(FCC)的(111)面或六方密堆积结构(HCP)的(001)面晶体取向的金属、或可形成人工晶格的金属。作为在FCC的(111)面或HCP的(001)面晶体取向的金属，可举出包含选自由Fe、Co、Ni和Cu组成的第1组的至少一种元素、以及选自由Pt、Pd、Rh和Au组成的第2组的至少一种元素的合金。具体而言，可举出CoPd、CoPt、NiCo或NiPt等铁磁性合金。
另外，作为用于磁性层8的人工晶格，可举出将由选自Fe、Co和Ni组成的组的一种元素构成的单质或包含该一种元素的合金(磁性膜)、与由选自Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au和Cu组成的组的一种元素构成的单质或包含该一种元素的合金(非磁性膜)交替层叠了的层叠结构。例如，可举出Co/Pt人工晶格、Co/Pd人工晶格、CoCr/Pt人工晶格、Co/Ru人工晶格、Co/Os、Co/Au、Ni/Cu人工晶格等。这些人工晶格可通过调节向磁性膜的元素的添加、磁性膜与非磁性层的膜厚比来调节磁各向异性能密度、饱和磁化。
如以上说明的那样，在本实施方案中，作为底基层，具有在(001)面取向的CsCl结构、且来自Ni、Mn、Rh、Ru、Ir、Co、Al、Ag、Zn、Pd、Ga中的至少两种以上的元素组合而成的材料由于自扩散系数小，因此即使在底基层上设置作为具有低饱和磁化、高磁各向异性能、低磁摩擦常数的垂直磁化材料的MnGa层，也可降低底基层中所含元素的扩散。
(变形例)
图4中示出根据第1实施方案的变形例的磁阻元件的截面。该变形例的磁阻元件1A中，形成于底基层100上的层的层叠顺序与图1中示出的第1实施方案的磁阻元件1相反。即，具有在底基层100上将磁性层8、界面磁性层6、非磁性层4和磁性层2按该顺序层叠了的结构。
如果在该变形例中使用MnGa作为磁性层8，则与第1实施方案同样，即使将存储层薄膜化，也能降低底基层中所含元素的扩散的影响。
(第2实施方案)
图5中示出根据第2实施方案的磁阻元件1B。该磁阻元件1B是在图1所示的第1实施方案的磁阻元件1中在非磁性层4和磁性层2之间设有界面磁性层3的结构。在第2实施方案中，具有在底基层100上将磁性层2、界面磁性层3、非磁性层4、界面磁性层6和磁性层8按该顺序层叠了的结构。
与第1实施方案同样，通过控制磁性层的晶体取向性，磁性层2和磁性层8可各自具有与膜表面垂直的方向的磁各向异性(垂直磁各向异性)，使它们的易磁化方向与膜表面垂直。即，本实施方案的磁阻元件1B中，磁性层2和磁性层8的磁化方向各自朝向与膜表面垂直的方向，成为所谓的垂直磁化MTJ元件。而且，磁性层2和磁性层8中的一者的磁性层在写入电流流过MTJ元件1B时，在写入前后磁化方向不变，另一者磁性层的磁化方向可变。在本实施方案中，例如将磁性层2作为存储层，将磁性层8作为参考层。予以说明，写入电流与第1实施方案同样，在磁性层2和磁性层8之间在与膜表面垂直的方向流动。
予以说明，界面磁性层3是为了增大自旋极化率而设的。该界面磁性层3也可使用第1实施方案中说明的界面磁性层6的材料。
该第2实施方案也与第1实施方案同样，即使将存储层薄膜化，也能降低底基层中所含元素的扩散的影响。
(变形例)
图6中示出根据第2实施方案的变形例的磁阻元件的截面。该变形例的磁阻元件1C中，形成于底基层100上的层的层叠顺序与图5所示的第2实施方案的磁阻元件1B相反。即，具有在底基层100上将磁性层8、界面磁性层6、非磁性层4、界面磁性层3和磁性层2按该顺序层叠了的结构。
如果在该变形例中使用MnGa作为磁性层8，则与第2实施方案同样，即使将存储层薄膜化，也能降低底基层中所含元素的扩散的影响。
(第3实施方案)
图7中示出根据第3实施方案的磁阻元件1D。该磁阻元件1D成为在图5所示的第2实施方案的磁阻元件1B中在磁性层8上层叠了非磁性层8、磁性层11的结构。予以说明，在本实施方案中，例如界面磁性层6和磁性层8成为参考层。磁性层11也称作势垒层或偏移调整层，具有磁化方向与磁性层8反平行(相反方向)的磁化。磁性层11也可以经由非磁性层10与磁性层8形成反铁磁性耦合(Synthetic Anti-Ferromagnetic耦合；SAF耦合)。由此，可缓和并调节使来自参考层(由界面磁性层6和磁性层8构成)的漏磁场引起的存储层(由界面磁性层3和磁性层2构成)的磁化进行反转的电流的偏移。非磁性层10期望具备如下功能：控制磁性层8及磁性层11不因热工序而混杂的耐热性、以及形成磁性层11时的晶体取向。
进而，非磁性层10的膜厚变厚时，磁性层11和存储层(在本实施方案中例如为磁性层2)的距离变远，因此导致由磁性层11向存储层施加的偏移调整磁场变小。因此，非磁性层10的膜厚优选为5nm以下。另外，如上述那样，磁性层11可以经由非磁性层10与磁性层8进行SAF耦合，在该情况下，如果非磁性层10的膜厚过厚，则磁耦合有可能断开。出于这样的观点，非磁性层10的膜厚优选为5nm以下。铁磁性层11由在与膜表面垂直的方向具有易磁化轴的铁磁性材料构成。与参考层相比，磁性层11更远离存储层，因此为了利用铁磁性层11调整施加于存储层的漏磁场，需要将磁性层11的膜厚或饱和磁化Ms的大小设定为大于参考层的膜厚或饱和磁化Ms。即，根据本发明人的研究结果，在将参考层的膜厚、饱和磁化分别设为t2、Ms2，将磁性层11的膜厚、饱和磁化分别设为t3、Ms3时，需要满足下述关系式：
Ms2×t2＜Ms3×t3。
予以说明，第3实施方案中说明的磁性层11也可应用于第1和第2实施方案及它们的变形例的任一者的磁阻元件。在该情况下，在作为参考层的磁性层上将非磁性层10夹在中间而层叠。
(变形例)
予以说明，在第3实施方案中，具有在底基层100上将磁性层2、界面磁性层3、非磁性层4、界面磁性层6、磁性层8、非磁性层10和磁性层11按该顺序层叠了的上势垒(上バイアス)结构。但是，磁性层11也可以层叠在底基层100下。即，如图8所示的根据第3实施方案的变形例的磁阻元件1E那样，为在磁性层11上将底基层100、磁性层2、中间层5、界面磁性层3、非磁性层4、界面磁性层6和磁性层8按该顺序层叠了的下势垒结构。在该情况下，优选将磁性层2用作参考层。
在上述变形例中，也如第3实施方案中记载的那样，需要将施加于存储层的磁性层11引起的漏磁场量与参考层引起漏磁场量设定为同程度。即，在存储层和偏移调整层的距离短于存储层和参考层的距离的情况下，需要满足偏移调整层的总磁化量＜参考层的总磁化量的关系式。另一方面，在存储层和偏移调整层的距离长于存储层和参考层的距离的情况下，需要满足偏移调整层的总磁化量＞参考层的总磁化量的关系式。
根据第3实施方案及其变形例，与第2实施方案同样，即使将存储层薄膜化，也能降低底基层中所含元素的扩散的影响。
(第4实施方案)
接着，参照图9(a)至图10(c)对根据第1至第3实施方案及其变形例的磁阻元件的制造方法进行说明。
该制造方法为：分别准备待形成磁阻元件的基板(例如单晶基板)和形成有晶体管的基板，将在上述单晶基板上形成的磁阻元件和制作了晶体管等的基板贴合，其后除去不需要的单晶基板，由此构建具备磁阻元件1B的MRAM。
具体而言，首先，在合适的成膜条件下在基板200上形成上述第1至第3实施方案及它们的变形例的任一者的磁阻元件。例如，以制造图5所示的第2实施方案的磁阻元件1B的情形为例进行说明。首先，如图9(a)所示，使用溅射法或MBE(Molecular Beam Epitaxy)法在Si单晶基板200上将底基层100、磁性层2、界面磁性层3、非磁性层4、界面磁性层6和磁性层8按该顺序形成，得到图5所示的磁阻元件1B。此时，Si单晶基板200的结晶性传递至底基层100、磁性层2，所形成的磁阻元件1B成为包含至少一个单晶层的单晶MTJ元件。其后，在磁性层8上形成金属接合层20a(图9(a))。同样地，准备形成有晶体管电路及配线的基板220，在该基板220上形成金属接合层20b(图9(a))。作为金属接合层20a、20b，可举出Al、Au、Cu、Ti、Ta等的金属层。
接着，以金属接合层20a、20b对置的方式配置形成有单晶MTJ元件1B的基板200、和形成有晶体管电路的基板220。其后，如图9(b)所示，使金属接合层20a、20b接触。此时，能通过加重使金属接合层20a、20b贴合。为了提高接合力，也可以在加重时进行加热。
接着，如图10(a)所示，除去形成有单晶MTJ元件1B的单晶基板200。该除去首先例如使用BSG(Back Side Grinder)法进行减薄。其后，如图10(b)所示，通过CMP(ChemicalMechanical Polishing)法等对减薄了的单晶基板200进行机械研磨，从而进行除去。由此，完成MTJ元件1(图10(c))。
这样，分别准备了在单晶基板200上形成有上述第1至第3实施方案及它们的变形例的任一者的单晶MTJ元件和形成有晶体管电路的基板220，在单晶MTJ元件1上贴合制作了晶体管等的基板，其后，使用除去不要的单晶基板200的一系列的制造方法，由此可制作上述第1至第3实施方案及它们的变形例的任一者的单晶MTJ元件。
通过上述制造方法制造的磁阻元件在磁性层2成为存储层的情况下，具有与成为参考层的磁性层8相比设于上方的无上部(アップフリー)结构。关于具有存储层与参考层相比位于下方的无底部(ボトムフリー)结构的磁阻元件的制造方法，进行简单说明。
首先，例如如图9(a)的右侧的图所示，准备形成了晶体管电路和配线的基板220。此时，在晶体管电路和配线上不形成金属接合层20b。在该基板220上形成底基层100。接着，在底基层100上，使用溅射法或MEB(Molecular Beam Epitaxy)法将磁性层2、界面磁性层3、非磁性层4、界面磁性层6和磁性层8按该顺序形成。这样，能制造具有无底部结构的磁阻元件。
(第5实施方案)
接着，对根据第5实施方案的自旋注入写入型的磁存储器(MRAM)进行说明。
该第5实施方案的MRAM具有多个磁存储器基元。图11中示出本实施方案的MRAM的一个磁存储器基元的主要部分的截面。各存储器基元具备第1至第3实施方案及它们的变形例的任一者的磁阻元件作为存储元件。在该第5实施方案中，以存储元件为第1实施方案的磁阻元件(MTJ元件)1的情形为例进行说明。
如图11所示，MTJ元件1的上表面经由上部电极31与位线32连接。另外，MTJ元件1的下表面经由下部电极33、引出电极34和插塞35与半导体基板36的表面的源极/漏极区域(第1和第2端子)中的漏极区域37a连接。漏极区域37a与源极区域37b、形成于基板36上的栅极绝缘膜38、形成于栅极绝缘膜38上的栅极电极(控制端子)39一起构成选择晶体管Tr。选择晶体管Tr和MTJ源极1构成MRAM的一个存储器基元。源极区域37b经由插塞41与另一位线42连接。予以说明，也可以不使用引出电极34，在下部电极33的下方设置插塞35，将下部电极33和插塞35直接连接。位线32、42、电极31、33、引出电极34、插塞35、41由W、Al、AlCu、Cu等形成。
在本实施方案的MRAM中，通过例如阵列状设置多个如图11所示的1个存储器基元，形成了MRAM的存储器基元阵列。图12为示出本实施方案的MRAM的主要部分的电路图。
如图12所示，MTJ元件1和选择晶体管Tr构成的多个存储器基元53被阵列状配置。属于相同列的存储器基元53的一端子与同一位线32连接，另一端子与同一位线42连接。属于相同行的存储器基元53的选择晶体管Tr的栅极电极(字线)39相互连接，进而与行解码器51连接。
位线32经由晶体管等的开关电路54与电流源/宿电路55连接。另外，位线42经由晶体管等的开关电路56与电流源/宿电路57连接。电流源/宿电路55、57向所连接的位线32、42供给写入电流，或者从所连接的位线32、42抽取(引き抜く)写入电流。
另外，位线42与读出电路52连接。读出电路52也可以与位线32连接。读出电路52包括读出电流电路、读出放大器等。
写入时，通过使与写入对象的存储器基元连接的开关电路54、56和选择晶体管Tr导通(ON)，形成了经由对象的存储器基元的电流通路。然后，在电流源/宿电路55、57中，根据待写入的信息，一者作为电流源起作用，另一者作为电流宿起作用。其结果，写入电流在根据待写入信息的方向上流动。
作为写入速度，可以以具有从数纳秒至数微妙的脉冲宽度的电流进行自旋注入写入。
读出时，与写入同样地操作，向被指定了的MTJ元件1供给不会因上述读出电流电路而引起磁化反转的程度的小的读出电流。然后，读出电路52的读出放大器通过将由基于MTJ元件1的磁化状态的电阻值引起的电流值或电压值与参照值相比较来判定其电阻状态。
予以说明，读出时，优选与写入时相比电流脉冲宽度短。由此，减少因读出时的电流的误写入。这基于：写入电流的脉冲宽度短的一方，写入电流值的绝对值变大。
如以上所说明的那样，根据本实施方案，与第1至第3实施方案及它们的变形例同样，即使将存储层薄膜化，也能将降低底基层所含元素的扩散的影响。另外，可得到具备具有低饱和磁化、高垂直磁各向异性且具有高磁阻比的磁阻元件的磁存储器。
虽然说明了本发明的几个实施方案，但这些实施方案作为例子提出，不意在限定发明的范围。这些实施方案可以以其它各种形式实施，可在不脱离本发明的主旨的范围内进行各种省略、置换、变更。这些实施方案及其变形与包含于发明的范围、主旨的同样地，包含于权利要求书所记载的发明及其均等的范围。

Claims (16)

1.磁阻元件，其具备：
包含Ni和Co中的至少一种元素及Al的具有CsCl结构的第1层、第1磁性层、
所述第1层和所述第1磁性层之间的第1非磁性层、以及
所述第1层和所述第1非磁性层之间的包含Mn和Ga的第2磁性层。
2.权利要求1所述的磁阻元件，其中，所述第1层的面向所述第2磁性层的面在(001)面取向。
3.权利要求1所述的磁阻元件，其中，所述第2磁性层的磁化方向因所述第1磁性层和所述第2磁性层之间流过的电流而可变。
4.权利要求1所述的磁阻元件，其还具备设于所述第1磁性层和所述第1非磁性层之间、以及所述第2磁性层和所述第1非磁性层之间中的至少一者的第3磁性层。
5.权利要求4所述的磁阻元件，其中，所述第3磁性层包含Co和Fe中的至少一种元素。
6.权利要求1所述的磁阻元件，其还具备第4磁性层和第2非磁性层，
所述第1磁性层设于所述第4磁性层和所述第1非磁性层之间，所述第2非磁性层设于所述第1磁性层和所述第4磁性层之间。
7.权利要求6所述的磁阻元件，其中，在将所述第1磁性层的厚度和饱和磁化分别设为t1、Ms1，将所述第4磁性层的厚度和饱和磁化分别设为t4、Ms4时，满足Ms1×t1＜Ms4×t4。
8.权利要求1所述的磁阻元件，其中，所述第1磁性层包含：
包含Fe、Co、Ni的组中的至少一种元素、和Tb、Dy、Gd的组中的至少一种元素的合金、
包含Fe、Co、Ni和Cu组成的第1组中的至少一种元素、和Pt、Pd、Rh和Au组成的第2组中的至少一种元素的合金、以及
将由Fe、Co和Ni组成的组中的一种元素构成的单质或包含该一种元素的合金、及由Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au和Cu组成的组中的一种元素构成的单质或包含该一种元素的合金交替层叠了的层叠结构
中的任一者。
9.磁存储器，其具备：
权利要求1所述的磁阻元件，
与所述磁阻元件的所述第1磁性层电连接的第1配线，和
与所述磁阻元件的所述第2磁性层电连接的第2配线。
10.权利要求9所述的磁存储器，其中，所述第1层的面向所述第2磁性层的面在(001)面取向。
11.权利要求9所述的磁存储器，其中，所述第2磁性层的磁化方向因所述第1磁性层和所述第2磁性层之间流过的电流而可变。
12.权利要求9所述的磁存储器，其还具备设于所述第1磁性层和所述第1非磁性层之间、以及所述第2磁性层和所述第1非磁性层之间中的至少一者的第3磁性层。
13.权利要求12所述的磁存储器，其中，所述第3磁性层包含Co和Fe中的至少一种元素。
14.权利要求9所述的磁存储器，其还具备第4磁性层和第2非磁性层，
所述第1磁性层设于所述第4磁性层和所述第1非磁性层之间，所述第2非磁性层设于所述第1磁性层和所述第4磁性层之间。
15.权利要求14所述的磁存储器，其中，在将所述第1磁性层的厚度和饱和磁化分别设为t1、Ms1，将所述第4磁性层的厚度和饱和磁化分别设为t4、Ms4时，满足Ms1×t1＜Ms4×t4。
16.权利要求9所述的磁存储器，其中，所述第1磁性层包含：
包含Fe、Co、Ni的组中的至少一种元素、和Tb、Dy、Gd的组中的至少一种元素的合金、
包含Fe、Co、Ni和Cu组成的第1组中的至少一种元素、和Pt、Pd、Rh和Au组成的第2组中的至少一种元素的合金、以及
将由Fe、Co和Ni组成的组中的一种元素构成的单质或包含该一种元素的合金、及由Cr、Pt、Pd、Ir、Rh、Ru、Os、Re、Au和Cu组成的组中的一种元素构成的单质或包含该一种元素的合金交替层叠了的层叠结构
中的任一者。
CN201580045837.0A 2014-11-19 2015-11-17 磁阻元件和磁存储器 Active CN106716661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-234949 2014-11-19
JP2014234949A JP6411186B2 (ja) 2014-11-19 2014-11-19 磁気抵抗素子および磁気メモリ
PCT/JP2015/082198 WO2016080373A1 (ja) 2014-11-19 2015-11-17 磁気抵抗素子および磁気メモリ

Publications (2)

Publication Number Publication Date
CN106716661A true CN106716661A (zh) 2017-05-24
CN106716661B CN106716661B (zh) 2019-07-09

Family

ID=56013909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580045837.0A Active CN106716661B (zh) 2014-11-19 2015-11-17 磁阻元件和磁存储器

Country Status (4)

Country Link
US (1) US10256394B2 (zh)
JP (1) JP6411186B2 (zh)
CN (1) CN106716661B (zh)
WO (1) WO2016080373A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289033A (zh) * 2018-03-19 2019-09-27 东芝存储器株式会社 磁存储装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018100837A1 (ja) * 2016-12-02 2019-10-17 Tdk株式会社 磁化反転素子、磁気抵抗効果素子、集積素子及び集積素子の製造方法
JP7127770B2 (ja) * 2017-04-28 2022-08-30 国立研究開発法人物質・材料研究機構 面直磁化強磁性半導体ヘテロ接合素子、およびこれを用いた磁気記憶装置並びにスピンロジック素子
US11107976B2 (en) * 2017-06-14 2021-08-31 National Institute For Materials Science Magnetic tunnel junction, spintronics device using same, and method for manufacturing magnetic tunnel junction
US10553642B2 (en) * 2017-08-28 2020-02-04 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing metal oxide layer(s)
JP7150317B2 (ja) * 2018-09-07 2022-10-11 国立研究開発法人産業技術総合研究所 電子素子及びその製造方法並びに磁気抵抗素子
CN113450851B (zh) * 2021-03-08 2022-08-12 北京航空航天大学 多比特存储单元、模数转换器、设备及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693426A (en) * 1994-09-29 1997-12-02 Carnegie Mellon University Magnetic recording medium with B2 structured underlayer and a cobalt-based magnetic layer
CN1442847A (zh) * 2002-03-06 2003-09-17 富士通株式会社 磁记录介质和磁存储装置
US6706426B1 (en) * 1999-03-18 2004-03-16 Hitachi, Ltd. Longitudinal magnetic recording media
US20060280972A1 (en) * 2005-06-08 2006-12-14 Fujitsu Limited Magnetic recording medium and magnetic storage
CN101399312A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁性存储器
US20120241881A1 (en) * 2011-03-25 2012-09-27 Tohoku University Magnetoresistive element and magnetic memory
JP2012221528A (ja) * 2011-04-08 2012-11-12 Showa Denko Kk 熱アシスト磁気記録媒体及び磁気記憶装置
CN103247303A (zh) * 2012-02-14 2013-08-14 昭和电工株式会社 磁记录介质和磁记录再生装置
US8520433B1 (en) * 2012-03-21 2013-08-27 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5491757B2 (ja) 2009-03-27 2014-05-14 株式会社東芝 磁気抵抗素子および磁気メモリ
JP5374589B2 (ja) * 2009-09-04 2013-12-25 株式会社日立製作所 磁気メモリ
JP5597899B2 (ja) 2012-09-21 2014-10-01 株式会社東芝 磁気抵抗素子および磁気メモリ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693426A (en) * 1994-09-29 1997-12-02 Carnegie Mellon University Magnetic recording medium with B2 structured underlayer and a cobalt-based magnetic layer
US6706426B1 (en) * 1999-03-18 2004-03-16 Hitachi, Ltd. Longitudinal magnetic recording media
CN1442847A (zh) * 2002-03-06 2003-09-17 富士通株式会社 磁记录介质和磁存储装置
US20060280972A1 (en) * 2005-06-08 2006-12-14 Fujitsu Limited Magnetic recording medium and magnetic storage
CN101399312A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁性存储器
US20120241881A1 (en) * 2011-03-25 2012-09-27 Tohoku University Magnetoresistive element and magnetic memory
JP2012221528A (ja) * 2011-04-08 2012-11-12 Showa Denko Kk 熱アシスト磁気記録媒体及び磁気記憶装置
CN103247303A (zh) * 2012-02-14 2013-08-14 昭和电工株式会社 磁记录介质和磁记录再生装置
US8520433B1 (en) * 2012-03-21 2013-08-27 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289033A (zh) * 2018-03-19 2019-09-27 东芝存储器株式会社 磁存储装置

Also Published As

Publication number Publication date
JP2016100415A (ja) 2016-05-30
CN106716661B (zh) 2019-07-09
JP6411186B2 (ja) 2018-10-24
US10256394B2 (en) 2019-04-09
US20170179374A1 (en) 2017-06-22
WO2016080373A1 (ja) 2016-05-26

Similar Documents

Publication Publication Date Title
CN106716661B (zh) 磁阻元件和磁存储器
US9219227B2 (en) Magnetoresistive element and magnetic memory
US8299552B2 (en) Magnetoresistive element and magnetic memory
US8520433B1 (en) Magnetoresistive element and magnetic memory
JP6135018B2 (ja) 磁気抵抗素子および磁気メモリ
JP6119051B2 (ja) 磁気抵抗素子および磁気メモリ
CN109560193A (zh) 基于人工反铁磁固定层的磁性结构及sot-mram
JP6054326B2 (ja) 磁気抵抗素子および磁気メモリ
JP6180972B2 (ja) 磁気抵抗素子および磁気メモリ
JP2007150265A (ja) 磁気抵抗効果素子および磁気記憶装置
CN101114694A (zh) 磁单元和磁存储器
CN102779939A (zh) 存储元件和存储装置
CN107078210A (zh) 磁阻元件和磁存储器
CN110224062A (zh) 磁性结、提供磁性结的方法以及磁存储器
KR101636492B1 (ko) 메모리 소자
WO2016042854A1 (ja) 磁気抵抗素子及び磁気メモリ
KR102274831B1 (ko) 전기장 제어 마그네틱램
CN102385923A (zh) 存储元件和存储设备
JP5724256B2 (ja) 記憶素子、メモリ装置
US10186656B2 (en) Magnetoresistive element and magnetic memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20200318

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Effective date of registration: 20200318

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right