CN107078210A - 磁阻元件和磁存储器 - Google Patents

磁阻元件和磁存储器 Download PDF

Info

Publication number
CN107078210A
CN107078210A CN201580045843.6A CN201580045843A CN107078210A CN 107078210 A CN107078210 A CN 107078210A CN 201580045843 A CN201580045843 A CN 201580045843A CN 107078210 A CN107078210 A CN 107078210A
Authority
CN
China
Prior art keywords
layer
magnetosphere
group
magnetoresistive element
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580045843.6A
Other languages
English (en)
Other versions
CN107078210B (zh
Inventor
长谷直基
落合隆夫
大坊忠臣
加藤侑志
大岭俊平
伊藤顺
伊藤顺一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN107078210A publication Critical patent/CN107078210A/zh
Application granted granted Critical
Publication of CN107078210B publication Critical patent/CN107078210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本实施方案提供能降低漏磁场的磁阻效应元件和使用其的磁存储器。根据本实施方案的磁阻元件具备第1磁性层、第2磁性层以及设置于所述第1磁性层和所述第2磁性层之间的第1非磁性层，所述第2磁性层具备包含选自由Mn、Fe、Co和Ni组成的第1组的至少一种元素、选自由Ru、Rh、Pd、Ag、Os、Ir、Pt和Au组成的第2组的至少一种元素、以及选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的第3组的至少一种元素的磁性体。

Description

磁阻元件和磁存储器
技术领域
本发明的实施方案涉及磁阻元件和磁存储器。
背景技术
作为磁阻元件(magnetoresistive element)的MTJ(Magnetic Tunnel Junction)元件具备具有磁化方向可变的存储层、磁化方向不变的参考层以及设于存储层和参考层之间的绝缘层的层叠结构。已知该MTJ元件显示隧穿磁阻(TMR：TunnelingMagnetoresistive)效应，被用作磁随机存取存储器(MRAM：Magnetic Random AccessMemory)中的存储器基元(cell)的存储元件。
MRAM根据MTJ元件中所包含的磁性层的磁化的相对角度的变化来存储信息(“1”、“0”)，是非易失性的。另外，磁化反转速度为数纳秒，因此可进行数据的高速写入、高速读出。因此，MRAM期待作为下一代的高速非易失性存储器。另外，如果利用通过自旋极化电流来控制磁化的被称作自旋注入磁化反转的方式，则能通过减小MRAM的基元尺寸(cell-size)来使电流密度增加。因此，可容易实现存储层的磁化反转，能实现高密度、低功耗的MRAM。
在考虑了非易失性存储器的高密度化的情况下，磁阻元件的高集成化是不可或缺的。但是，构成磁阻元件的磁性体随着元件尺寸的减小化而耐热扰动性劣化。因此，使磁性体的磁各向异性和耐热扰动性改善成为课题。
为了解决该问题，近年来，尝试构建利用了垂直MTJ元件(其磁性体的磁化向着与膜表面垂直的方向)的MRAM。构成垂直MTJ元件的磁性材料具有垂直磁各向异性。为了呈现垂直磁各向异性，选择具有磁晶各向异性、界面磁各向异性的材料。例如，FePt、CoPt、FePd等为具有强的磁晶各向异性的材料。其它作为将MgO用作隧道势垒层(tunnel barrierlayer)的MTJ元件，还报道了使用以CoFeB为代表的具有界面垂直磁各向异性的材料。
MTJ元件的存储层和参考层包含磁性体，对外部产生磁场。通常，在存储层和参考层具有垂直磁各向异性的垂直磁化型MTJ元件中，从参考层产生的漏磁场大于面内磁化型MTJ元件(其磁性体的磁化向着与膜表面平行的方向)的漏磁场。另外，与参考层相比矫顽力更小的存储层受到来自参考层的漏磁场的强烈影响。具体而言，由于来自参考层的漏磁场的影响，产生如下问题：发生存储层的磁化反转磁场的偏移，同时使热稳定性降低。
在垂直磁化型MTJ元件中，作为降低施加于存储层的来自参考层的漏磁场的措施之一，提出了降低参考层的饱和磁化量、设置具有抵消参考层的磁化那样的磁化方向的磁性层(偏移调整层)。
现有技术文献
专利文献
专利文献1：日本特开2012-064903号公报
专利文献2：日本特开2013-251336号公报
发明内容
发明所要解决的课题
本实施方案提供能降低漏磁场(杂散磁场(stray field))的磁阻效应元件，以及使用了该元件的磁存储器。
用于解决课题的手段
根据本实施方案的磁阻元件具备第1磁性层、第2磁性层以及设于所述第1磁性层和所述第2磁性层之间的第1非磁性层，所述第2磁性层具备包含选自由Mn、Fe、Co和Ni组成的第1组的至少一种元素、选自由Ru、Rh、Pd、Ag、Os、Ir、Pt和Au组成的第2组的至少一种元素、以及选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的第3组的至少一种元素的磁性体。
附图说明
图1是示出根据第1实施方案的磁阻效应元件的截面图。
图2是示出根据第1实施方案的变形例的磁阻效应元件的截面图。
图3是示出根据第2实施方案的磁阻效应元件的截面图。
图4是示出根据第3实施方案的磁阻效应元件的截面图。
图5是示出根据第4实施方案的磁阻效应元件的截面图。
图6是示出根据第5实施方案的磁阻效应元件的截面图。
图7A是示出在2个CoPt磁性层间插入了厚度为的Gd层的层叠结构的磁化曲线的图。
图7B是示出在2个CoPt磁性层间插入了厚度为的Gd层的层叠结构的磁化曲线的图。
图7C是示出在2个CoPt磁性层间插入了厚度为的Gd层的层叠结构的磁化曲线的图。
图8是示出层叠了3次“CoPt/Gd”的层叠结构中的Ms×T与Gd层的厚度的关系的图。
图9是示出层叠了3次“CoPt/Tb”的层叠结构中的Ms×T与Tb层的厚度依赖性的图。
图10是示出Gd/CoPt层叠膜中的CoPt层的Ms与Gd层的厚度的关系的图。
图11是示出SmCoCu/Gd/Ta层叠膜中的SmCoCu层的Ms与Gd层的厚度的关系的图。
图12是对根据实施例1的磁阻元件和根据参照例的磁阻元件的隧穿磁阻效应比进行了比较的图。
图13是示出使用了由SmCoCu构成的参考层的磁阻元件的由Ti构成的功能层的厚度与隧穿磁阻效应比的关系的图。
图14是示出根据第6实施方案的磁存储器的存储器基元的截面图。
图15是根据第6实施方案的磁存储器的电路图。
具体实施方式
以下，参照附图对实施方案进行说明。予以说明，在以下的说明中，关于具有同一功能和构成的要素赋予同样的附图标记，仅在必要时进行重复说明。
(第1实施方案)
图1中示出根据第1实施方案的磁阻元件的截面。第1实施方案的磁阻元件1为单一钉扎(single pinned)结构的MTJ元件。该磁阻元件1具备层叠结构，该层叠结构具有：包含磁性体的存储层2、包含磁性体的界面磁性层5、包含磁性体的参考层6、设于存储层2和界面磁性层5之间的非磁性层4、设于界面磁性层5和参考层6之间的功能层7、设于相对于参考层6的与功能层7相反一侧的包含磁性体的偏移调整层10、以及设于参考层6和偏移调整层10之间的反铁磁耦合层8。即，第1实施方案的磁阻元件1具有将存储层2、非磁性层4、界面磁性层5、功能层7、参考层6、反铁磁耦合层8和偏移调整层10按该顺序层叠了的层叠结构(在图1中，从存储层2向偏移调整层10依次层叠了的层叠结构)。
(变形例)
另外，如图2中示出的根据第1实施方案的变形例的磁阻元件1A那样，可以是将偏移调整层10、反铁磁耦合层8、参考层6、功能层7、界面磁性层5、非磁性层4和存储层2按该顺序层叠了的层叠结构。即，在图2中示出的变形例中，具有以与图1所示的层叠顺序相反的顺序层叠了的层叠结构。
而且，在第1实施方案的磁阻元件1及其变形例的磁阻元件1A中，存储层2、界面磁性层5、参考层6和偏移调整层10各自具有垂直磁各向异性。即，为包含磁性体的各层的磁化方向向着与膜表面垂直的方向(或具有垂直方向的成分)的垂直磁化型的MTJ元件。在此，“膜表面”是指各层的上表面。例如，“与膜表面垂直的方向”为包含存储层和参考层的层叠体的层叠方向。
存储层2为包含磁化的方向可通过自旋极化了的电子的作用而反转的磁性体的层。作为存储层2，可使用：由选自磁性过渡元素的组(由Mn、Fe、Co和Ni组成的组)的一种元素构成的单质、包含选自上述磁性过渡元素的组的至少一种元素的合金、或包含选自上述磁性过渡元素的组的至少一种元素及选自非磁性元素的组(例如由B、Al、Si、Ti、V、Cr、Ga、Ge和Bi组成的组)的至少一种元素的合金。
界面磁性体5可使用：由选自磁性过渡元素的组(由Mn、Fe、Co和Ni组成的组)的一种元素构成的单质、包含选自上述磁性过渡元素的组的至少一种元素的合金、选自上述磁性过渡元素的组的至少一种元素与硼B的化合物(例如FeB或CoFeB等)、或包含选自上述磁性过渡元素的组的至少一种元素及选自非磁性元素的组(由Al、Si、Ti、V、Cr、Ga和Ge组成的组)的至少一种非磁性元素的合金(例如MnGa、Mn3Ge等)、或霍斯勒合金(例如Co2FeMnSi等)等。
参考层6和功能层7为作为本实施方案的关键的层。作为用于降低施加于存储层2的漏磁场的对策，降低来自参考层6的漏磁场、或者一边通过处理功能层7来降低来自参考层6或界面磁性层5的漏磁场一边实现良好的隧穿磁阻效应比(TMR比)变得重要。后面说明关于这些的详细情况。
偏移调整层10可使用：包含选自磁性过渡元素的组(由Mn、Fe、Co和Ni组成的组)的至少一种元素及选自稀土元素的组(由Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组)的至少一种元素的合金(例如Sm2Co17等)、或者包含选自上述磁性过渡元素的组的至少一种元素及选自贵金属元素的组(由Ru、Rh、Pd、Os、Ir、Pt、Au和Ag组成的组)的至少一种元素的合金(例如FePt、CoPt、CoPd等)。另外，为了减小漏磁场对存储层2的影响，偏移调整层10具有在与上述参考层6的磁化彼此相反的方向上朝向的磁化取向、即反平行的磁化取向。
非磁性层4可使用包含选自金属元素的组(由Mg、Al、Ca、Ti、Cr、Fe、Cu、Zn、Nb和Sr组成的组)的至少一种金属元素的氧化物。
反铁磁耦合层8通过插入磁性层间，在这些磁性层间产生反铁磁性的层间交换耦合。作为反铁磁耦合层8，例如可使用：包含选自Ru、Rh和Ir等的组的一种金属元素的单质、包含选自由Mn、Cr和Fe组成的组的至少一种3d过渡元素的合金、或包含上述金属元素和上述3d过渡元素的合金。例如，作为包含3d过渡金属的合金，可使用IrMn、PtMn、FeMn、FeRh等的合金。另外，反铁磁耦合层8可包含选自稀土元素的组(由Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组)的一种元素。
(写入方法)
对于向第1实施方案和以下的实施方案中说明的磁阻元件写入信息(数据)的方法进行说明。
首先，在使存储层2的磁化方向相对于参考层6的磁化方向从反平行变为平行的情况下，与电流反方向地流动的电子流从偏移调整层10向存储层2流动。在该情况下，通过了参考层6和界面磁性层5的电子被自旋极化。该被自旋极化了的电子通过非磁性层4流入存储层2。流入了存储层2的电子向存储层2的磁化施予自旋扭矩，以使存储层2的磁化方向成为与界面磁性层5的磁化方向平行的方式起作用。由此，存储层2的磁化方向与界面磁性层5的磁化方向变得平行。
另外，在使存储层2的磁化方向相对于界面磁性层5的磁化方向从平行变为反平行的情况下，电子流从存储层2向偏移调整层10流动。在该情况下，通过了存储层2的电子被自旋极化。该被自旋极化了的电子通过非磁性层4而朝向界面磁性层5。被自旋极化了的电子中，具有与界面磁性层5的磁化方向相同方向的自旋的电子通过界面磁性层5。但是，具有与界面磁性层5的磁化方向相反方向的自旋的电子在非磁性层4与界面磁性层5的界面被反射，通过非磁性层4而流入存储层2。流入了存储层2的电子向存储层2的磁化施予自旋扭矩，以使存储层2的磁化方向成为与界面磁性层5的磁化方向反平行的方式起作用。由此，存储层2的磁化方向与界面磁性层5的磁化方向变得反平行。
(读出方法)
接着，对于从第1实施方案和以下的实施方案中说明的磁阻元件读出信息(数据)的方法进行说明。
就来自磁阻元件的信息的读出而言，通过读出电流从存储层2和偏移调整层10中的一者向另一者流动，测定磁阻元件1的两端的电压或电流，由此判定存储层2的磁化方向与界面磁性层5的磁化方向是平行还是反平行。在平行的情况下，磁阻元件1的两端的电阻低，在反平行的情况下，磁阻元件1的两端的电阻变高。
(第2实施方案)
图3中示出根据第2实施方案的磁阻元件的截面。该第2实施方案的磁阻元件1B具有在图1所示的第1实施方案的磁阻元件1中除去了设于界面磁性层5和参考层6之间的功能层7的结构。也就是说，具有界面磁性层5和参考层6直接相接的结构。
予以说明，在图3所示的第2实施方案的磁阻元件1B中，具有将存储层2、非磁性层4、界面磁性层5、参考层6、反铁磁耦合层8和偏移调整层10按该顺序层叠了的结构，但与第1实施方案的变形例同样，也可以为按相反顺序层叠了的结构。即，也可以为将偏移调整层10、反铁磁耦合层8、参考层6、界面磁性层5、非磁性层4和存储层2按该顺序层叠了的结构。
(第3实施方案)
图4中示出根据第3实施方案的磁阻元件的截面。该第3实施方案的磁阻元件1C具有如下结构：在图1所示的第1实施方案的磁阻元件1中，在界面磁性层5和参照层6之间设置反铁磁耦合层8a代替功能层7，界面磁性层5和参照层6的磁化方向通过该反铁磁耦合层8a被反平行地耦合。
通过利用反铁磁耦合层8a使界面磁性层5和参照层6的磁化方向反平行地耦合，用偏移调整层10消除来自界面磁性层5的漏磁场与来自参考层6的漏磁场之差即可。由此，可降低施加于存储层2的漏磁场。这样施加于存储层2的漏磁场降低时，具有如下优点：即使减薄偏移调整层10的膜厚也可消除施加于存储层2的漏磁场，导致制造磁阻元件时的加工膜厚的减小。另外，反铁磁耦合层8a可使用第1实施方案中说明的反铁磁耦合层8的材料。
予以说明，在图4所示的第3实施方案的磁阻元件1C中，具有将存储层2、非磁性层4、界面磁性层5、反铁磁耦合层8a、参考层6、反铁磁耦合层8和偏移调整层10按该顺序层叠了的结构，但与第1实施方案的变形例同样，也可以为按相反顺序层叠了的结构。即，也可以为将偏移调整层10、反铁磁耦合层8、参考层6、反铁磁耦合层8a、界面磁性层5、非磁性层4和存储层2按该顺序层叠了的结构。
(第4实施方案)
图5中示出根据第4实施方案的磁阻元件的截面。该第4实施方案的磁阻元件1D具有如下结构：在图4所示的第3实施方案的磁阻元件1C中，设置具有与参考层6相同的磁化方向的偏移调整层10a来代替偏移调整层10，同时在参考层6和偏移调整层10a之间设置界面层9来代替反铁磁耦合层8。通过这样的结构，偏移调整层10a和参考层6的磁化方向经由界面层9变得平行，并且偏移调整层10a和参考层6的磁化方向相对于界面磁性层5的磁化方向变得反平行。在该情况下，也与第3实施方案同样，用偏移调整层10a消除来自界面磁性层5的漏磁场与来自参考层6的漏磁场之差即可。在来自界面磁性层5的漏磁量大于来自参考层6的漏磁量的情况下，为了降低施加于存储层2的漏磁场，使偏移调整层10a和参考层6的磁化方向平行。在该情况下，在界面层9中使用不引起反铁磁耦合的非磁性材料(例如Al、Sc、V、Cr、Zn、Ag、Zr、Nb、Mo、Hf、Ta、W等)，或使用以不引起反铁磁耦合的方式调整了膜厚的金属材料(例如Ru、Ir、Pt等)，或使用氮化物材料(例如AlN、TiN、VN等)等。
予以说明，在图5所示的第4实施方案的磁阻元件1D中，具有将存储层2、非磁性层4、界面磁性层5、反铁磁耦合层8a、参考层6、界面层9和偏移调整层10a按该顺序层叠了的结构，但与第1实施方案的变形例同样，也可以为按相反顺序层叠了的结构。即，也可以为将偏移调整层10a、界面层9、参考层6、反铁磁耦合层8a、界面磁性层5、非磁性层4和存储层2按该顺序层叠了的结构。
(第5实施方案)
图6中示出根据第5实施方案的磁阻元件的截面。该第5实施方案的磁阻元件1E具有在图5所示的第4实施方案的磁阻元件1D中削除了界面层9和偏移调整层10a的结构。在该情况下，以磁化方向能反平行地耦合从而消除漏磁场的方式分别调整界面磁性层5和参考层6的饱和磁化。由此，不需要偏移调整层10a。与之相随也不需要界面层9。这样，不需要界面层9和偏移调整层10a时，能大幅减小制造磁阻元件时的加工膜厚，元件尺寸的小型化变得容易，可有助于大容量化。
予以说明，在图6所示的第5实施方案的磁阻元件1E中，具有将存储层2、非磁性层4、界面磁性层5、反铁磁耦合层8a和参考层6按该顺序层叠了的结构，但与第1实施方案的变形例同样，也可以为按相反顺序层叠了的结构。即，也可以为将参考层6、反铁磁耦合层8a、界面磁性层5、非磁性层4和存储层2按该顺序层叠了的结构。
(参考层6)
接着，以下对可用于上述第1至第5实施方案及它们的变形例的参考层6进行详细说明。
对于上述实施方案及其变形例中的磁阻元件的参考层，通常可使用选自磁性过渡元素的组(由Mn、Fe、Co和Ni组成的组)的至少一种元素与选自贵金属元素的组(由Ru、Rh、Pd、Ag、Os、Ir、Pt和Au组成的组)的至少一种元素的合金(例如CoPt等)等。
但是，为了降低施加于存储层的漏磁场，期望采用更低饱和磁化Ms。作为用于使参考层为低饱和磁化的通常已知的方法，使用为了使2个磁性层的磁化方向反平行耦合而在2个磁性层之间插入Ru等的反铁磁耦合层的方法。但是，由该方法得到的作用于2个磁性层的层间交换耦合力变得不那么大，2个磁性层的磁化会因数kOe左右的外部磁场而从反平行变为平行方向。因此，不适于以参考层的饱和磁化Ms的降低为目的的用途。因此，根据上述理由，需要使参考层低饱和磁化，同时充分确保参考层内的磁耦合的方法。因此，本发明人进行以下示出的各种实验。
首先，准备三种在厚度为的CoPt磁性层与厚度为的CoPt磁性层之间插入了厚度不同的重稀土元素Gd层的CoPt/Gd/CoPt的层叠结构。准备的三种层叠结构的Gd层的厚度为将这三种层叠结构的磁化曲线分别示于图7A、7B、7C。横轴表示Gd层的厚度，纵轴表示层叠结构的磁化M(emu/cc)。
如从图7A、7B、7C可知的那样，即使施加10kOe的外部磁场，与Gd层的膜厚无关，也没有产生表示在上下的CoPt层的磁化方向的关系变化时所出现的磁化M的增减的阶差。换言之，表示由CoPt/Gd/CoPt构成的层叠结构变现为一磁性膜，意味着2个CoPt层经由Gd层牢固地磁耦合。
接着，将厚度为的CoPt层和厚度为的Gd层的层叠膜作为一个单元，准备将其重复层叠了三次的层叠结构。予以说明，在各层叠结构中，Gd层的厚度t相同，准备了Gd层的厚度t＝0、2、3、的4种层叠结构。图8中示出对这4种层叠结构的饱和磁化Ms(emu/cc)和层叠结构的厚度的乘积(以下称作Ms×T)与Gd层的厚度t的关系进行了测定的结果。在此，Ms×T是表示磁性膜整体的磁化量的值。如从图8可知的那样，示出了随着Gd层的厚度t的增大，Ms×T下降。
如从这些图7A至图8的实验结果可知的那样，与在2个CoPt磁性层之间插入了Ru层的情形相比，在插入了Gd层的情况下，示出了磁耦合牢固、磁化也下降。
接着，将厚度为的CoPt层和厚度为的Tb层的层叠膜作为一个单元，准备将其重复层叠了三次的层叠结构。予以说明，在各层叠结构中，Tb层的厚度t相同，准备了Tb层的厚度t＝0、2、3、的4种层叠结构。图9中示出对这4种层叠结构的饱和磁化Ms(emu/cc)和层叠结构的厚度T的乘积(以下称作Ms×T)与Tb层的厚度的关系进行了测定的结果。如从图9可知的那样，在插入Tb层的情形下，也与插入Gd层的情形同样，随着Tb层的厚度t的增大，Ms×T下降。因此，表示在插入Tb层的情形下也得到与插入Gd层同样的效果。
认为图7A至图9中示出的实验结果表示的、Ms×T随着插入的Gd层或Tb层的厚度的增大而下降的原因如下。
认为Gd、Tb等重稀土元素(Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)具有易于与磁性过渡元素(Mn、Fe、Co、Ni)形成费里耦合(フェリ結合)的性质。因此，认为不限于上述Gd、Tb，使用了重稀土元素的情形能得到同样的结果。另外，认为Ms×T因Gd、Tb层的厚度t的增大而进一步降低是由于与CoPt进行费里耦合的部分变大。
如上所述，为了具有强的磁耦合、并且使上述第1至第5实施方案中使用的参考层6的饱和磁化Ms降低，参考层6使用包含选自磁性过渡元素的组(由Mn、Fe、Co和Ni组成的组)的至少一种元素、选自贵金属元素的组(由Ru、Rh、Pd、Ag、Os、Ir、Pt和Au组成的组)的至少一种元素、及选自重稀土元素的组(由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组)的至少一种元素的磁性体即可。
另外，如从后述的图10可知的那样，为了使参考层6的饱和磁化Ms降低，参考层6可以为第1层和第2层的层叠结构，该第1层包含选自磁性过渡元素的组(由Mn、Fe、Co和Ni组成的组)的至少一种元素及选自贵金属元素的组(由Ru、Rh、Pd、Ag、Os、Ir、Pt和Au组成的组)的至少一种元素，该第2层包含选自重稀土元素的组(由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组)的至少一种元素。予以说明，作为第2层，可使用由选自上述重稀土元素的组的至少一种元素构成的单一层。
(功能层7)
接着，以下对可用于上述第1实施方案的功能层7进行详细说明。
图10中示出对在CoPt层上分别成膜了具有不同厚度的Gd层(厚度为0、15、30、)时的CoPt层的饱和磁化Ms(emu/cc)与Gd层的厚度的关系进行了测定的结果。如从图10可知的那样，示出在增加Gd层的厚度时CoPt层的饱和磁化Ms下降。也就是说，在图7A至图8中，示出了通过在2个CoPt层之间插入Gd层来降低Ms×T的效果。但是，如图10所示，示出了即使仅使CoPt层和Gd层邻接，也得到了降低CoPt层的饱和磁化Ms的效果。
接着，图11中示出对在由厚度为的Ta构成的底基层上成膜了厚度不同的Gd层(厚度为0、5、)、在这些Gd层上分别成膜了厚度为的SmCoCu层时的SmCoCu层的饱和磁化Ms与Gd层的厚度的关系进行了测定的结果。在此，SmCoCu层与上述功能层7一起用作参考层用的磁性体。由SmCoCu构成的参考层为包含选自磁性过渡元素的组(由Mn、Fe、Co和Ni组成的组)的至少一种元素、选自稀土元素的组(由Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组)的至少一种元素元素、以及选自非磁性元素的组(由B、C、Mg、Al、Sc、Ti、Cu和Zn组成的组)的至少一种元素的磁性体的组的一例。作为参考层，可以是包含分别选自上述的磁性过渡元素的组、稀土元素的组及非磁性元素的组的元素的任一磁性材料(例如，参照本申请人申请的特愿2014-191669号)。
另外，关于上述由SmCoCu构成的参考层，关于在后述的图12和图13中示出的实施例中使用的SmCoCu参考层，同样的内容也合适。如图11可知的那样，随着Gd层的厚度的增大，SmCoCu层的饱和磁化Ms降低。也就是说，与图10所示的实验结果同样，显示了仅通过使其与Gd层邻接，也可降低SmCoCu层的饱和磁化Ms。作为其原因，认为上述的重稀土元素和磁性过渡元素容易引起费里耦合。因此，在图10和图11的实验中使用Gd层进行了验证，但认为在使包含选自重稀土元素的组(由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组)的至少一种元素的层邻接的情况下，也能得到与上述实验同样的效果。
实施例
(实施例1)
接着，在图12中示出对在存储层及界面磁性层中使用CoFeB、在非磁性层中使用MgO、使用SmCoCu作为参考层的图1所示的第1实施方案的实施例1的磁阻元件、以及在实施例1的磁阻元件中使用CoPt代替SmCoCu作为参考层的参照例的磁阻元件的隧穿磁阻效应比(以下称作TMR比)进行了测定的结果。
在使用了SmCoCu参考层的磁阻元件中，使用Ti、Ta、Ru、Pt作为插入SmCoCu参考层和界面磁性层之间的功能层的材料(厚度均为)来测定TMR比。如从图12可知的那样，在插入了Ti层作为功能层的情况(曲线g2)下，得到了与参照例(曲线g1)大致同等的TMR比。另外，使用了Ta和Ru分别作为功能层的情形(曲线g3和g4)与参照例、由Ti构成的功能层的情形(曲线g1和曲线g2)相比，可得到TMR比稍微降低的较良好的TMR比。与此相对，在使用了由Pt构成的功能层的情况(曲线g5)下，与上述情形相比，TMR比下降。
这样在使用了SmCoCu参考层的磁阻元件中，作为TMR比因功能层的材料而较大变化的原因，认为由稀土元素(在图12的实施例中为Sm)的扩散等引起的界面磁性层的自旋极化率等的劣化、氧化物隧道势垒层的氧脱去效应产生影响。也就是说，在使用了Ti作为功能层的情况下，Ti的晶体结构为六方晶结构，具有与由SmCoCu构成的参考层同样的晶体结构，因此促进并稳定由SmCoCu构成的参考层的结晶有序化，故进一步抑制了构成参考层的稀土元素等的扩散。由此，认为可得到与不使用由SmCoCu构成的参考层时的TMR比同等的TMR比。这样的效果不限于Ti，在使用了具有六方晶结构的材料、例如包含选自由Mg、Sc、Co、Zr、Hf和Zn组成的组的至少一种元素的材料的情况下，也能期待这样的效果。
如图12的实施例1所示，认为在使用了Ru作为功能层的情形(曲线g4)也得到了较良好的TMR比的原因也与上述的情形同样，是由于Ru的晶体结构为六方晶结构。
另外，作为在使用了Ta作为功能层的情形(曲线g3)下得到了较良好的TMR比的原因，认为是由于Ta为高熔点材料而难以结晶化、具有非晶或微晶结构，由此不阻碍由SmCoCu构成的参考层的结晶有序化，晶体结构易于稳定化，参考层的构成元素的扩散被抑制。认为这是基于能用Ta功能层重置(reset)由CoFeB构成的界面磁性层的立方晶结构带来的效果。这样的效果不限于Ta，在使用了高熔点材料、例如包含选自由Nb、Mo和W组成的组的至少一种元素的材料的情形下也能期待这样的效果。
(实施例2)
图13中示出对根据使用了由SmCoCu构成的参考层的第1实施方案的实施例2的磁阻元件的由Ti构成的功能层的膜厚与TMR比的关系进行了测定的结果。与图12的实施例1中使用的具有由SmCoCu构成的参考层的磁阻元件的不同点在于，将由CoFeB构成的界面磁性层的膜厚薄膜化。因此，图13的实施例2中得到的TMR比与图12所示的实施例1的情形相比，整体降低。如从图13可知的那样，由Ti构成的功能层的厚度变得越厚，TMR比越增大，在由Ti构成的功能层的厚度为时可得到与参照例的磁阻元件的TMR比大致同等的TMR比。因此，在使用Ti功能层作为单层的功能层的情况下，认为期望厚度为以上、且为参考层与界面磁性层的磁耦合不被切断的膜厚(例如大于以下)的范围。认为这不限于使用了Ti作为功能层的情形，与图12的实施例1相关而举出的具有六方晶结构的材料(例如包含选自由Mg、Sc、Co、Zr、Hf和Zn组成的组的至少一种元素的材料)或高熔点材料(例如包含选自由Nb、Mo、Ta和W组成的组的至少一种元素的材料)也是同样的。
对关于上述第1实施方案中使用的功能层7的上述内容进行综合时，得到以下内容。为了降低来自参考层的漏磁场、同时实现良好的TMR比，作为功能层7，优选使用：由选自有助于漏磁场降低的重稀土元素的组(由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组)的至少一种元素构成的单一层、包含选自有助于高TMR比的金属元素(具有六方晶结构的材料；选自由Mg、Ti、Sc、Co、Zr、Hf、Zn组成的组的至少一种元素)的单一层、或包含高熔点材料(例如选自由Nb、Mo、Ta和W组成的组的至少一种元素)的单一层。
另外，作为功能层7，优选使用具备第1层和第2层的层叠结构，该第1层包含选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组的至少一种元素，该第2层包含选自由Mg、Ti、Sc、Co、Zr、Hf、Zn组成的组的至少一种元素或选自由Nb、Mo、Ta和W组成的组的至少一种元素。予以说明，作为第1层，可使用由选自Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组的至少一种元素构成的单一层。
予以说明，在使用了上述功能层7的磁阻元件中，作为参考层，优选使用包含选自由Mn、Fe、Co和Ni组成的组的至少一种元素、选自由稀土元素组成的组的Sm、以及选自由B、C、Mg、Al、Sc、Ti、Cu和Zn组成的组的至少一种元素的磁性体。另外，作为上述参考层，可进一步包含选自由Y、La、Ce、Pr、Nd、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组的至少一种元素。
(第6实施方案)
参照图14和图15对根据第6实施方案的磁存储器进行说明。第6实施方案的磁存储器具有至少1个存储器基元，在图14中示出该存储器基元的截面图。存储器基元53具有第1至第5实施方案的磁阻元件(MTJ元件)作为存储元件。在以下的说明中，存储器基元53采用具有第1实施方案的磁阻元件1作为存储元件的存储器基元。
如图14所示，磁阻元件(MTJ元件)1的上表面经由上部电极31连接至位线32。另外，MTJ元件1的下表面经由下部电极33、引出电极34和插塞35连接至半导体基板36的表面的源极/漏极区域(第1和第2端子)中的漏极区域37a。漏极区域37a与源极区域37b、形成于基板36上的栅极绝缘膜38、形成于栅极绝缘膜38上的栅极电极39(控制端子)一起构成选择晶体管Tr。选择晶体管Tr和MTJ元件1构成MRAM的1个存储器基元。源极区域37b经由插塞41与另一位线42连接。予以说明，也可以不使用引出电极34，将插塞35设于下部电极33的下方，将下部电极33和插塞35直接连接。位线32、42、电极31、33、引出电极34和插塞35、41由W、Al、AlCu、Cu的任一者元素形成。
就作为本实施方案的磁存储器的MRAM而言，图14所示的1个存储器基元53例如以矩阵状设置多个，由此形成了MRAM的存储器基元阵列。
图15是根据第6实施方案的磁存储器100的电路图。如图15所示，具备了MTJ元件1和选择晶体管Tr的存储器基元53以矩阵状配置。属于相同列的存储器基元53的一方的端子连接至同一位线32，另一方端子连接至同一位线42。属于相同行的存储器基元53的选择晶体管Tr的栅极电极(字线)39相互连接，进而连接至行解码器51。
位线32经由晶体管等的开关电路54连接至电流源/宿电路55。另外，位线42经由晶体管等的开关电路56连接至电流源/宿电路57。电流源/宿电路55、57向所连接的位线32、42供给写入电流，或者从所连接的位线32、42抽取(引き抜く)写入电流。
另外，位线42与读出电路52连接。读出电路52也可以与位线32连接。读出电路52包含读出电流电路、读出放大器等。
写入时，通过使与写入对象的存储器基元连接的开关电路54、56和选择晶体管Tr导通(ON)，形成经由写入对象的存储器基元的电流通路。然后，在电流源/宿电路55、57中，根据待写入的信息，一者作为电流源起作用，另一者作为电流宿起作用。其结果，写入电流在根据待写入信息的方向上流动。
作为写入速度，可以以具有从数纳秒至数微妙的脉冲宽度的电流进行自旋注入写入。
读出时，与写入同样地操作，向被指定了的MTJ元件1供给不会因读出电流电路52而引起磁化反转的程度的小的读出电流。然后，读出电路52的读出放大器通过将由基于MTJ元件1的磁化状态的电阻值引起的电流值或电压值与参照值相比较来判定其电阻状态。
予以说明，读出时，优选与写入时相比电流脉冲宽度短。由此，减少因读出时的电流的误写入。这基于：写入电流的脉冲宽度短的一方，写入电流值的绝对值变大。
如以上所说明的那样，根据各实施方案，可提供能降低漏磁场的磁阻效应元件以及使用了该元件的磁存储器。
虽然说明了本发明的几个实施方案，但这些实施方案作为例子提出，不意在限定发明的范围。这些实施方案可以以其它各种形式实施，可在不脱离本发明的主旨的范围内进行各种省略、置换、变更。这些实施方案、其变形与包含于发明的范围、主旨的同样，包含在权利要求书所记载的发明及其等同的范围。

Claims (15)

1.磁阻元件，其具备第1磁性层、第2磁性层以及设于所述第1磁性层和所述第2磁性层之间的第1非磁性层，所述第2磁性层具备包含选自由Mn、Fe、Co和Ni组成的第1组的至少一种元素、选自由Ru、Rh、Pd、Ag、Os、Ir、Pt和Au组成的第2组的至少一种元素、以及选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的第3组的至少一种元素的磁性体。
2.权利要求1所述的磁阻元件，其中，所述磁性体包含Gd和Tb的至少一者、以及Co和Pt。
3.权利要求1所述的磁阻元件，其中，所述磁性体具有第1层和第2层的层叠结构，该第1层包含选自所述第1组的至少一种元素和选自所述第2组的至少一种元素，该第2层包含选自所述第3组的至少一种元素。
4.权利要求1所述的磁阻元件，其还具备设于所述第2磁性层和所述第1非磁性层之间的第3磁性层。
5.权利要求4所述的磁阻元件，其中，所述第2磁性层与所述第3磁性层相接。
6.权利要求4所述的磁阻元件，其还具备设于所述第2磁性层和所述第3磁性层之间、使所述第2磁性层的磁化和所述第3磁性层的磁化反平行地耦合的反铁磁耦合层。
7.权利要求1所述的磁阻元件，其还具备设于所述第2磁性层和所述第1非磁性层之间的第3磁性层、以及设于所述第2磁性层和所述第3磁性层之间的金属层。
8.权利要求7所述的磁阻元件，其中，所述金属层是由选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组的至少一种元素构成的单一层。
9.权利要求7所述的磁阻元件，其中，所述金属层具有具备第1层和第2层的层叠结构，该第1层包含选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组的元素，该第2层包含选自由Mg、Ti、Sc、Co、Zr、Hf、Zn、Nb、Mo、Ta和W组成的组的至少一种元素。
10.权利要求9所述的磁阻元件，其中，以所述第1层与所述第2磁性层相邻接的方式设置了所述金属层。
11.磁阻元件，其具备第1磁性层、第2磁性层、设于所述第1磁性层和所述第2磁性层之间的第1非磁性层、设于所述第1非磁性层和所述第2磁性层之间的第3磁性层、以及设于所述第2磁性层和所述第3磁性层之间的金属层，
所述第2磁性层具备包含选自由Mn、Fe、Co和Ni组成的第1组的至少一种元素、选自由Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的第2组的至少一种元素、以及选自由B、C、Mg、Al、Sc、Ti、Cu和Zn组成的第3组的至少一种元素的磁性体，
所述金属层包含选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Mg、Ti、Sc、Co、Zr、Hf、Zn、Nb、Mo、Ta和W组成的组中的至少一种元素。
12.权利要求11所述的磁阻元件，其中，所述金属层是由所述所选择的至少一种元素构成的单一层。
13.权利要求11所述的磁阻元件，其中，所述金属层具有具备第1层和第2层的层叠结构，该第1层包含选自由Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu组成的组的至少一种元素，该第2层包含选自由Mg、Ti、Sc、Co、Zr、Hf、Zn、Nb、Mo、Ta和W组成的组的至少一种元素。
14.磁存储器，其具备：
权利要求1所述的磁阻元件；
晶体管，具备第1和第2端子及控制端子，所述第1端子与所述磁阻元件的所述第1和第2磁性层中的一者电连接；
第1配线，与所述磁阻元件的所述第1和第2磁性层中的另一者电连接；
第2配线，与所述晶体管的所述第2端子电连接，以及
第3配线，与所述晶体管的控制端子电连接。
15.磁存储器，其具备：
权利要求11所述的磁阻元件，
晶体管，具备第1和第2端子及控制端子，所述第1端子与所述磁阻元件的所述第1和第2磁性层中的一者电连接；
第1配线，与所述磁阻元件的所述第1和第2磁性层中的另一者电连接；
第2配线，与所述晶体管的所述第2端子电连接，以及
第3配线，与所述晶体管的控制端子电连接。
CN201580045843.6A 2014-11-19 2015-11-12 磁阻元件和磁存储器 Active CN107078210B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014234956A JP6427396B2 (ja) 2014-11-19 2014-11-19 磁気抵抗素子及び磁気メモリ
JP2014-234956 2014-11-19
PCT/JP2015/081814 WO2016080273A1 (ja) 2014-11-19 2015-11-12 磁気抵抗素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
CN107078210A true CN107078210A (zh) 2017-08-18
CN107078210B CN107078210B (zh) 2020-06-05

Family

ID=56013815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580045843.6A Active CN107078210B (zh) 2014-11-19 2015-11-12 磁阻元件和磁存储器

Country Status (4)

Country Link
US (1) US10340442B2 (zh)
JP (1) JP6427396B2 (zh)
CN (1) CN107078210B (zh)
WO (1) WO2016080273A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108456849A (zh) * 2018-02-20 2018-08-28 深圳万佳互动科技有限公司 平面各向异性磁阻薄膜及其制备方法
CN109545818A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 磁性存储装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230042B2 (en) 2016-03-03 2019-03-12 Toshiba Memory Corporation Magnetoresistive element and method of manufacturing the same
JP7398770B2 (ja) * 2019-04-11 2023-12-15 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
US11152048B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
US11200934B2 (en) * 2020-04-20 2021-12-14 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
US20130001717A1 (en) * 2011-07-01 2013-01-03 Yuchen Zhou Perpendicular mram with mtj including laminated magnetic layers
US20130009259A1 (en) * 2011-07-04 2013-01-10 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory using the same
US20130056812A1 (en) * 2011-09-07 2013-03-07 Sua KIM Semiconductor memory devices including vertical transistor structures
JP2013197406A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗素子および磁気メモリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185391B2 (ja) * 2003-04-07 2008-11-26 昭和電工株式会社 磁気記録媒体、その製造方法および磁気記録再生装置
JP2010232447A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP5203871B2 (ja) * 2008-09-26 2013-06-05 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP5177585B2 (ja) 2010-09-17 2013-04-03 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US8790798B2 (en) 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US8623839B2 (en) * 2011-06-30 2014-01-07 Depuy Mitek, Llc Compositions and methods for stabilized polysaccharide formulations
JP5722137B2 (ja) 2011-06-30 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5701701B2 (ja) 2011-06-30 2015-04-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP2013251336A (ja) 2012-05-30 2013-12-12 Toshiba Corp 磁気記憶素子、及び磁気メモリの製造方法
JP6135018B2 (ja) * 2014-03-13 2017-05-31 株式会社東芝 磁気抵抗素子および磁気メモリ
JP6126565B2 (ja) 2014-09-19 2017-05-10 株式会社東芝 磁気抵抗素子及び磁気メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
US20130001717A1 (en) * 2011-07-01 2013-01-03 Yuchen Zhou Perpendicular mram with mtj including laminated magnetic layers
US20130009259A1 (en) * 2011-07-04 2013-01-10 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory using the same
US20130056812A1 (en) * 2011-09-07 2013-03-07 Sua KIM Semiconductor memory devices including vertical transistor structures
JP2013197406A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗素子および磁気メモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545818A (zh) * 2017-09-21 2019-03-29 东芝存储器株式会社 磁性存储装置
CN109545818B (zh) * 2017-09-21 2023-10-03 铠侠股份有限公司 磁性存储装置
CN108456849A (zh) * 2018-02-20 2018-08-28 深圳万佳互动科技有限公司 平面各向异性磁阻薄膜及其制备方法
CN108456849B (zh) * 2018-02-20 2020-06-23 泉州嘉德利电子材料有限公司 平面各向异性磁阻薄膜及其制备方法

Also Published As

Publication number Publication date
US20170170389A1 (en) 2017-06-15
JP6427396B2 (ja) 2018-11-21
JP2016100417A (ja) 2016-05-30
WO2016080273A1 (ja) 2016-05-26
US10340442B2 (en) 2019-07-02
CN107078210B (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
US10734054B2 (en) Magnetic structure based on synthetic antiferromagnetic free layer and derivative SOT-MRAM
CN109244233B (zh) 基于人工反铁磁固定层的磁性隧道结器件及随机存储装置
CN109560193B (zh) 基于人工反铁磁固定层的磁性结构及sot-mram
CN102867538B (zh) 磁性结及其使用方法和磁存储器及系统
CN107078210A (zh) 磁阻元件和磁存储器
CN109037434A (zh) 基于人工反铁磁自由层的隧道结器件及磁性随机存储装置
CN106716661B (zh) 磁阻元件和磁存储器
CN108010549A (zh) 一种自旋极化电流发生器及其磁性装置
JP2018505555A (ja) 磁気メモリ素子
CN108987031B (zh) 一种磁性隧道结器件及其磁性随机存储装置
JP6434103B1 (ja) 磁気メモリ
US11631804B2 (en) Magnetoresistive effect element and magnetic memory
CN102779939A (zh) 存储元件和存储装置
US9991314B2 (en) Magnetoresistive element and magnetic memory
CN107195320A (zh) 存储设备
CN107845725A (zh) 磁阻元件和磁存储器
CN111384235A (zh) 一种磁性隧道结及基于磁性隧道结的nsot-mram装置
KR102274831B1 (ko) 전기장 제어 마그네틱램
JP7347799B2 (ja) 磁気抵抗効果素子及び磁気メモリ
US10186656B2 (en) Magnetoresistive element and magnetic memory
CN110379917A (zh) 一种磁多层结构、磁性结器件和磁性随机存储装置及其辅助写入和直接读取方法
US10453513B2 (en) Magnetic memory device
CN112652701A (zh) 一种反铁磁结构及基于反铁磁结构的磁随机存储器
KR20160085218A (ko) 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법
WO2011062005A1 (ja) 強磁性トンネル接合素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Japanese businessman Panjaya Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200207

Address after: Tokyo, Japan

Applicant after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

Effective date of registration: 20200207

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant