CN106711157A - Ltps阵列基板的制作方法 - Google Patents
Ltps阵列基板的制作方法 Download PDFInfo
- Publication number
- CN106711157A CN106711157A CN201710051016.9A CN201710051016A CN106711157A CN 106711157 A CN106711157 A CN 106711157A CN 201710051016 A CN201710051016 A CN 201710051016A CN 106711157 A CN106711157 A CN 106711157A
- Authority
- CN
- China
- Prior art keywords
- photoresistance
- shading
- preparation
- array base
- ltps array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 238000002360 preparation method Methods 0.000 claims description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 12
- 238000012545 processing Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种LTPS阵列基板的制作方法，该方法采用同一道光罩分别图案化遮光金属层以及用于进行N型重掺杂的光阻，形成数个平行间隔排列的遮光金属条、以及与所述数个遮光金属条一一空间交叠的数个光阻条，能够减少制作LTPS阵列基板所需的光罩数目，降低生产成本，减小膜层之间的位移误差，提升制程精度，保证产品质量。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种LTPS阵列基板的制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动集成电路(IC)与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
低温多晶硅(Low Temperature Poly Silicon，LTPS)是广泛用于中小电子产品中的一种液晶显示技术。传统的非晶硅材料的电子迁移率约0.5-1.0cm2/V·S，而低温多晶硅的电子迁移率可达30-300cm2/V·S。因此，低温多晶硅液晶显示器具有高解析度、反应速度快、高开口率等诸多优点。
在当前的LTPS阵列基板的制造中，遮光层和有源层的膜层结构的制作流程如下：首先对玻璃基板进行清洗，采用物理气相沉积方法(Physical Vapor Deposition，PVD)在所述玻璃基板上形成一金属层，采用一道光刻制程对所述金属层进行图形化处理，得到遮光层；接着在所述遮光层、及玻璃基板上形成缓冲层；然后采用化学气相沉积方法(Chemical Vapor Deposition，CVD)在所述缓冲层上形成一非晶硅层，采用准分子激光退火等方法将所述非晶硅层转化为多晶硅层，采用一道光刻制程对所述多晶硅层进行图形化处理，得到多晶硅岛；接着对多晶硅岛进行硼(B)掺杂，随后在有源层上涂布光阻，接着通过一道光罩图形化所述光阻，再利用所述光阻做遮挡对多晶硅岛的用于与源漏极接触的两端进行磷(P)掺杂，最后将光阻全部剥离，完成有源层的制作，在该过程中遮光层为阵列排布的块状，而进行磷(P)掺杂时光阻为平行间隔排列的长条状，二者在图形化时需要采用不同的光罩，生产成本高，且膜层之间的位移误差大，不利于制作低成本高品质的显示产品。
发明内容
本发明的目的在于提供一种LTPS阵列基板的制作方法，可节约成本，减少光罩数量，提高制程精度，保证产品品质。
为实现上述目的，本发明提供了一种LTPS阵列基板的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上沉积遮光金属层，通过第一光罩图案化所述遮光金属层，得到数个平行间隔排列的遮光金属条；
步骤2、在所述基板和遮光金属条上沉积缓冲层，在所述缓冲层上沉积非晶硅层，并通过低温结晶工艺将所述非晶硅层转化为多晶硅层，通过第二光罩图案化所述多晶硅层，得到数个位于所述遮光金属条上方的阵列排布的多晶硅岛，每一行多晶硅岛对应一遮光金属条；
步骤3、对所述多晶硅岛进行P型轻掺杂调整N型薄膜晶体管的阈值电压；
步骤4、在所述多晶硅岛以及缓冲层上覆盖光阻，通过第一光罩对所述光阻进行过曝，显影后得到数个与遮光金属条空间交叠的光阻条，所述光阻条与所述遮光金属条一一对应，且所述光阻条的宽度小于所述遮光金属条的宽度；
步骤5、利用所述光阻条做遮挡对所述多晶硅岛的两端进行N型重掺杂，去除所述光阻条，得到有源层；
步骤6、去除所述光阻条；
步骤7、在所述有源层和缓冲层上自下而上依次形成栅极绝缘层、栅极金属层、层间绝缘层、以及源漏极金属层。
所述步骤1中通过物理气相沉积方法沉积所述遮光金属层。
所述步骤2中的低温结晶工艺可以为准分子激光退火法或金属诱导横向晶化法。
所述步骤3中采用硼离子进行P型轻掺杂。
所述步骤4中对光阻进行曝光时的曝光时长大于所述步骤1中对遮光金属层进行图形化时的曝光时长。
所述步骤4中对光阻进行曝光时的曝光能量大于所述步骤1中对遮光金属层进行图形化时的曝光能量。
所述步骤5中采用磷离子进行N型重掺杂。
所述缓冲层的材料为氧化硅与氮化硅中的一种或多种的组合。
所述遮光金属层的材料为钼。
本发明的有益效果：本发明提供一种LTPS阵列基板的制作方法，该方法采用同一道光罩分别图案化遮光金属层以及用于进行N型重掺杂的光阻，形成数个平行间隔排列的遮光金属条、以及与所述数个遮光金属条一一空间交叠的数个光阻条，能够减少制作LTPS阵列基板所需的光罩数目，降低生产成本，减小膜层之间的位移误差，提升制程精度，保证产品质量。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的LTPS阵列基板的制作方法的步骤1的俯视示意图；
图2为图1沿A-A方向的剖视图；
图3为本发明的LTPS阵列基板的制作方法的步骤2的俯视示意图；
图4为图3沿A-A方向的剖视图；
图5为本发明的LTPS阵列基板的制作方法的步骤3的俯视示意图；
图6为图5沿A-A方向的剖视图；
图7为本发明的LTPS阵列基板的制作方法的步骤4的俯视示意图；
图8为图7沿A-A方向的剖视图；
图9为本发明的LTPS阵列基板的制作方法的步骤5的俯视示意图；
图10为图9沿A-A方向的剖视图；
图11为本发明的LTPS阵列基板的制作方法的步骤6的俯视示意图；
图12为图10沿A-A方向的剖视图；
图13为本发明的LTPS阵列基板的制作方法的步骤7的示意图；
图14为本发明的LTPS阵列基板的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图14，本发明提供一种LTPS阵列基板的制作方法，包括如下步骤：
步骤1、请参阅图1并结合图2，提供一基板10，在所述基板10上沉积遮光金属层，通过第一光罩图案化所述遮光金属层，得到数个平行间隔排列的遮光金属条20。
具体地，所述步骤1中通过物理气相沉积方法沉积所述遮光金属层。所述基板10为透明基板，优选玻璃基板，所述遮光金属层的材料为不透明金属材料，优选钼(Mo)，不同于现有技术，本发明遮光金属层图案化后得到数个平行间隔排列的遮光金属条20，而非现有技术中的阵列排布的数个遮光金属块，这种改变的目的是为了使得遮光金属层的图案化与后续的光阻图案化可以采用同一道光罩。
步骤2、请参阅图3并结合图4，在所述基板10和遮光金属条20上沉积缓冲层30，在所述缓冲层30上沉积非晶硅层，并通过低温结晶工艺将所述非晶硅层转化为多晶硅层，通过第二光罩图案化所述多晶硅层，得到数个位于所述遮光金属条20上方的阵列排布的多晶硅岛40，每一行多晶硅岛40对应一遮光金属条20。
具体地，所述步骤2中的低温结晶工艺可以为准分子激光退火法(Excimer LaserAnnealing，ELA)或金属诱导横向晶化法(Metal Induced lateral Crystallization，MILC)等。优选地，所述缓冲层30的材料为氧化硅与氮化硅中的一种或多种的组合。
步骤3、请参阅图5并结合图6，对所述多晶硅岛40进行P型轻掺杂调整N型薄膜晶体管的阈值电压。
具体地，所述步骤3中采用硼(B)离子进行P型轻掺杂，该步骤3的作用为对N型薄膜晶体管的阈值电压进行调整，避免N型薄膜晶体管与P型薄膜晶体管的开启电压相差较小，保证N型薄膜晶体管在低电压下能及时关闭。
步骤4、请参阅图7并结合图8，在所述多晶硅岛40以及缓冲层30上覆盖光阻，通过第一光罩对所述光阻进行过曝，显影后得到数个与遮光金属条20空间交叠的光阻条50，所述光阻条50与所述遮光金属条20一一对应，且所述光阻条50的宽度小于所述遮光金属条20的宽度。
具体地，所述步骤4中通过延长曝光时长或增加曝光能量的方式实现过曝，即步骤4中对光阻进行曝光时的曝光时长大于所述步骤1中对遮光金属层进行图形化时的曝光时长，或者步骤4中对光阻进行曝光时的曝光能量大于所述步骤1中对遮光金属层进行图形化时的曝光能量，从而使得在同一道光罩的作用下光阻被曝光的更多，得到所述光阻条50的宽度小于所述遮光金属条20的宽度，便于后续进行N型重掺杂。
需要说明的是，本发明通过同一道光罩分别使得遮光金属层形成数个遮光条20，所述光阻形成数个光阻条50，能够减少一道光罩，减小膜层之间的位移误差，并且各个相邻的多晶硅岛40被光阻条50很好的遮挡在N型重掺杂时不会互相影响，既可以节省光罩，又不会影响制程效果。
步骤5、请参阅图9并结合图10，利用所述光阻条50做遮挡对所述多晶硅岛40的两端进行N型重掺杂，得到有源层60。
具体地，所述步骤5中采用磷(P)离子进行N型重掺杂，使得所述多晶硅岛40的两端形成N型区域，以制作N型薄膜晶体管的有源层60。
步骤6、请参阅图11并结合图12，去除所述光阻条50。
步骤7、请参阅图13，在所述有源层60和缓冲层30上自下而上依次形成栅极绝缘层70、栅极金属层80、层间绝缘层90、以及源漏极金属层100。
具体地，如图13所示，所述栅极金属层80包括形成于所述有源层60上方的栅极，所述源漏极金属层100包括：间隔分布于所述层间绝缘层90上并分别通过两贯穿所述层间绝缘层90、以及栅极绝缘层70的过孔与所述有源层60的两端接触的源极与漏极。
综上所述，本发明提供一种LTPS阵列基板的制作方法，该方法采用同一道光罩分别图案化遮光金属层以及用于进行N型重掺杂的光阻，形成数个平行间隔排列的遮光金属条、以及与所述数个遮光金属条一一空间交叠的数个光阻条，能够减少制作LTPS阵列基板所需的光罩数目，降低生产成本，减小膜层之间的位移误差，提升制程精度，保证产品质量。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (9)
1.一种LTPS阵列基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上沉积遮光金属层，通过第一光罩图案化所述遮光金属层，得到数个平行间隔排列的遮光金属条(20)；
步骤2、在所述基板(10)和遮光金属条(20)上沉积缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，并通过低温结晶工艺将所述非晶硅层转化为多晶硅层，通过第二光罩图案化所述多晶硅层，得到数个位于所述遮光金属条(20)上方的阵列排布的多晶硅岛(40)，每一行多晶硅岛(40)对应一遮光金属条(20)；
步骤3、对所述多晶硅岛(40)进行P型轻掺杂调整N型薄膜晶体管的阈值电压；
步骤4、在所述多晶硅岛(40)以及缓冲层(30)上覆盖光阻，通过第一光罩对所述光阻进行过曝，显影后得到数个与遮光金属条(20)空间交叠的光阻条(50)，所述光阻条(50)与所述遮光金属条(20)一一对应，且所述光阻条(50)的宽度小于所述遮光金属条(20)的宽度；
步骤5、利用所述光阻条(50)做遮挡对所述多晶硅岛(40)的两端进行N型重掺杂，得到有源层(60)；
步骤6、去除所述光阻条(50)；
步骤7、在所述有源层(60)和缓冲层(30)上自下而上依次形成栅极绝缘层(70)、栅极金属层(80)、层间绝缘层(90)、以及源漏极金属层(100)。
2.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤1中通过物理气相沉积方法沉积所述遮光金属层。
3.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤2中的低温结晶工艺可以为准分子激光退火法或金属诱导横向晶化法。
4.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤3中采用硼离子进行P型轻掺杂。
5.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤4中对光阻进行曝光时的曝光时长大于所述步骤1中对遮光金属层进行图形化时的曝光时长。
6.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤4中对光阻进行曝光时的曝光能量大于所述步骤1中对遮光金属层进行图形化时的曝光能量。
7.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤5中采用磷离子进行N型重掺杂。
8.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述缓冲层(30)的材料为氧化硅与氮化硅中的一种或多种的组合。
9.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述遮光金属层的材料为钼。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710051016.9A CN106711157B (zh) | 2017-01-23 | 2017-01-23 | Ltps阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710051016.9A CN106711157B (zh) | 2017-01-23 | 2017-01-23 | Ltps阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106711157A true CN106711157A (zh) | 2017-05-24 |
| CN106711157B CN106711157B (zh) | 2019-07-02 |
Family
ID=58908898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710051016.9A Active CN106711157B (zh) | 2017-01-23 | 2017-01-23 | Ltps阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711157B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449118A (zh) * | 2018-10-30 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法及阵列基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617102A (zh) * | 2014-12-31 | 2015-05-13 | 深圳市华星光电技术有限公司 | 阵列基板及阵列基板制造方法 |
| US20150311351A1 (en) * | 2014-04-24 | 2015-10-29 | Nlt Technologies, Ltd. | Thin film transistor and display device |
| CN105514123A (zh) * | 2016-01-28 | 2016-04-20 | 武汉华星光电技术有限公司 | Ltps阵列基板的制作方法 |
| CN106292103A (zh) * | 2016-08-22 | 2017-01-04 | 厦门天马微电子有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
-
2017
- 2017-01-23 CN CN201710051016.9A patent/CN106711157B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150311351A1 (en) * | 2014-04-24 | 2015-10-29 | Nlt Technologies, Ltd. | Thin film transistor and display device |
| CN104617102A (zh) * | 2014-12-31 | 2015-05-13 | 深圳市华星光电技术有限公司 | 阵列基板及阵列基板制造方法 |
| CN105514123A (zh) * | 2016-01-28 | 2016-04-20 | 武汉华星光电技术有限公司 | Ltps阵列基板的制作方法 |
| CN106292103A (zh) * | 2016-08-22 | 2017-01-04 | 厦门天马微电子有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449118A (zh) * | 2018-10-30 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106711157B (zh) | 2019-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI432864B (zh) | 液晶顯示裝置 | |
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN105552027A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| US8377760B2 (en) | Thin film transistor | |
| JP5615605B2 (ja) | Ｆｆｓモード液晶装置 | |
| JP6995782B2 (ja) | 表示装置およびその作製方法 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| JP6867832B2 (ja) | アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法 | |
| CN104637950A (zh) | 薄膜晶体管驱动背板及其制造方法 | |
| CN104465669A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN100456089C (zh) | 一种液晶显示器阵列基板的像素结构及其制造方法 | |
| WO2018233395A1 (zh) | 一种阵列基板及其制作方法、显示面板、显示装置 | |
| CN105223741A (zh) | 一种半透半反液晶显示面板及其制造方法 | |
| CN105655352B (zh) | 低温多晶硅tft阵列基板的制作方法 | |
| KR20080063708A (ko) | 어레이 기판의 제조방법 | |
| CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN106252364A (zh) | 一种goa阵列基板的制作方法及goa阵列基板 | |
| CN105679772A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN105355593B (zh) | Tft基板的制作方法及tft基板 | |
| CN106711157A (zh) | Ltps阵列基板的制作方法 | |
| CN105047610B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JP2000275668A (ja) | レーザアニーリング装置、液晶表示装置及びその製造方法 | |
| CN105161458B (zh) | Tft基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |