CN106684001A - 双阈值vdmos器件的制作方法 - Google Patents
双阈值vdmos器件的制作方法 Download PDFInfo
- Publication number
- CN106684001A CN106684001A CN201611149370.7A CN201611149370A CN106684001A CN 106684001 A CN106684001 A CN 106684001A CN 201611149370 A CN201611149370 A CN 201611149370A CN 106684001 A CN106684001 A CN 106684001A
- Authority
- CN
- China
- Prior art keywords
- threshold
- voltage
- photoetching
- vdmos device
- bodies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000002347 injection Methods 0.000 claims abstract description 15
- 239000007924 injection Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 230000009977 dual effect Effects 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 241000894007 species Species 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 abstract 5
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000002513 implantation Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 241000486679 Antitype Species 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
Abstract
本发明公开了一种双阈值VDMOS器件的制作方法，属于分立器件技术领域。该方法通过对P体区的形成过程进行改进，获得具有两个阈值电压的VDMOS器件，P体区改进工艺：制备多晶硅栅极后，光刻P‑离子注入窗口，在栅极两侧形成两个p阱区Ⅰ；在两个p阱区Ⅰ内注入P型离子形成两个P体区Ⅰ；在其中一个P体区Ⅰ再次进行光刻，再次注入P型离子后具有不同掺杂浓度的P体区Ⅱ。本发明于实现了VDMOS器件的双阈值电压，实现了其多功能的应用，打开了器件多功能应用的大门，简化电路，更进一步推进产品小型化，推广器件的广泛使用。
Description
技术领域
本发明涉及分立器件技术领域，具体涉及一种双阈值VDMOS器件的制作方法。
背景技术
VDMOS器件是分立器件的中的一个重要功率器件，使用范围广泛，功率VDMOS器件由于在耐压、电流能力、导通电阻等方面固有的优点，是武器装备体系中不可或缺的关键基础元器件，它为电子设备提供所需形式的电源和电机设备提供驱动，无论机载、舰载、星用、导弹还是雷达、卫星等武器装备，几乎一切电子设备和电机设备都需要使用功率VDMOS器件。
常规的VDMOS器件是电压控制器件，在栅极施加一定的电压，使器件沟道表面反型，形成连接源区和漏区的导电沟道，其结构如图1。常规VDMOS器件为单阈值电压控制，而随着功率应用设备对多功能性的要求，制备具有双阈值的多功能VDMOS器件具有很大实际应用价值。
发明内容
本发明的目的在于提供一种双阈值VDMOS器件的制作方法，该方法打破常规器件单阈值控制，通过设计和工艺实现了VDMOS器件的双阈值电压控制，实现了其多功能的应用，打开了器件多功能应用的大门，简化电路，更进一步推进产品小型化，推广器件的广泛使用。
本发明所采用的技术方案如下：
一种双阈值VDMOS器件的制作方法，该方法首先在外延片上依次沉积栅氧化层和多晶硅，制备多晶硅栅极；然后形成P体区和N+源区，再在多晶硅上淀积绝缘层并在绝缘层两端形成接触孔，接触孔内贱射金属铝；其中：所述P体区的形成过程采用如下步骤后，获得具有两个阈值电压的VDMOS器件：
(1)第一次光刻：制备多晶硅栅极后，光刻P-离子注入窗口，在栅极两侧形成两个p阱区Ⅰ；
(2)第一次注入：在步骤(1)形成的两个p阱区Ⅰ内注入P型离子，退火后形成两个P体区Ⅰ；
(3)第二次光刻：对步骤(2)形成的一个P体区Ⅰ再次进行光刻，形成P-离子注入窗口；
(4)第二次注入：在步骤(3)形成的P-离子注入窗口中注入P型离子，退火后形成与另一侧具有不同掺杂浓度的P体区Ⅱ。
步骤(2)中，在两个p阱区Ⅰ内注入P型离子的种类和剂量相同，形成的两个P体区Ⅰ的掺杂浓度相同。
步骤(3)中形成的P-离子注入窗口与步骤(1)中同侧窗口区域相同。
步骤(4)中注入的P型离子与步骤(2)中注入的P型离子种类相同时，P体区Ⅰ电压VT1<P体区Ⅱ电压VT2，随着栅极电压VGS的增大，VT1先开启，此时半个器件开始导通，此时阈值电压为VT1，栅极电压VGS继续增大，当VGS>VT2时，整体器件开始导通，阈值电压为VT2。
步骤(4)中注入的P型离子与步骤(2)中注入的P型离子种类不同时，P体区Ⅰ电压VT1>P体区Ⅱ电压VT2，随着栅极电压VGS的增大，VT2先开启，此时半个器件开始导通，此时阈值电压为VT2，栅极电压VGS继续增大，当VGS>VT1时，整体器件开始导通，阈值电压为VT1。
本发明方法设计思路如下：
P-浓度即VDMOS的沟道浓度，直接决定阈值电压的大小。对VDMOS的P-区进行浓度调整，在不更改整体工艺流程的情况下，实现P-的浓度变化，达到两个自己设计的目标浓度，从而实现双阈值，实现多功能的VDMOS器件。
附图说明
图1为常规VDMOS器件结构示意图。
图2为本发明双阈值VDMOS的结构图。
图中：G为栅极电压，D为漏极电压，S为源电压。
具体实施方式
以下结合附图和实施例详述本发明。
常规VDMOS器件结构如图1，为单阈值控制器件，其制作工艺流程如下：
1、场氧：氧化层800nm，温度1000℃；
2、P+环光刻：第一次光刻，光刻P+环；
3、P+注入：硼注入，注入能量80kev，注入剂量5E13；
4、P+退火：温度1150℃，时间2小时，氧化层500nm；
5、Active光刻：第二次光刻，ACT光刻；
6、栅氧化：氧化层100nm，温度850℃；
7、多晶硅淀积：多晶厚度650nm；
8、磷扩散：温度870℃，通源30分钟；
9、p-well光刻：第三次光刻，光刻p-well；
10、p-well注入：硼注入，注入能量80kev，注入剂量8E13；
11、p-well退火：温度1150℃，时间2小时；
12、Source光刻：第四次光刻，源光刻；
13、Source注入：磷注入，注入能量65kev，注入剂量1E16；
14、退火：温度890℃，时间30分钟；
15、PSG淀积：厚度1000nm；
16、PSG退火：温度890℃，时间30分钟；
17、接触孔光刻：第五次光刻，光刻孔；
18、溅射：溅射Al-Si-Cu,厚度3.0μm；
19、金属光刻：第六次光刻，刻金属连线；
20、合金：合金温度420℃，时间30分钟
21、钝化：SIO2/Si3N4双层钝化；
22、钝化光刻：第七次光刻，刻出PAD点；
23、背面减薄：减薄厚度320μm；
24、背面蒸发：TI-NI-Ag三层金属。
在上述现有工艺的基础上，本发明对第9-11步形成P体区的工艺过程进行改进，通过增加一次光刻P-well和再一次的P-注入，根据自己的设计要求，选择注入剂量，最终获得具有两个阈值电压的VDMOS器件(图2)。具体工艺过程以VDMOS的单胞结构说明如下：
(a)第一次光刻：制备多晶硅栅极后，光刻P-离子注入窗口，在栅极两侧形成两个p阱区Ⅰ；
(b)第一次注入：在步骤(1)形成的两个p阱区Ⅰ内注入P型离子，退火后形成两个P体区Ⅰ；在两个p阱区Ⅰ内注入P型离子的种类和剂量相同，形成的两个P体区Ⅰ的掺杂浓度相同。
(c)第二次光刻：对步骤(2)形成的一个P体区Ⅰ再次进行光刻，形成P-离子注入窗口(形成p阱区Ⅱ)；该P-离子注入窗口与步骤(1)中同侧窗口区域相同。
(d)第二次注入：在步骤(3)形成的P-离子注入窗口中(p阱区Ⅱ中)注入P型离子(覆盖另一侧区域不注入)，退火后形成与另一侧具有不同掺杂浓度的P体区Ⅱ。
实施例1
步骤(b)中，注入P-的剂量为8E13，工艺全部结束后形成阈值电压3V；
步骤(d)中，注入P-的剂量为6E14，工艺结果后形成P体区Ⅱ的阈值电压为5V。这样就形成了双栅极电压3V和5V。
实施例2
步骤(b)中，注入P-的剂量为1E13，工艺全部结束后形成阈值电压2V；
步骤(d)中，注入P-的剂量为6E13，工艺结果后形成P体区Ⅱ的阈值电压为4V。这样就形成了双栅极电压2V和4V。
本发明器件形成后，会出现两个阈值电压VT1和VT2，关系如下：
(1)步骤(d)中注入的P型离子与步骤(b)中注入的P型离子种类相同时，P体区Ⅰ电压VT1<P体区Ⅱ电压VT2，随着栅极电压VGS的增大，VT1先开启，此时半个器件开始导通，此时阈值电压为VT1，栅极电压VGS继续增大，当VGS>VT2时，整体器件开始导通，阈值电压为VT2。
(2)步骤(d)中注入的P型离子与步骤(b)中注入的P型离子种类不同时，P体区Ⅰ电压VT1>P体区Ⅱ电压VT2，随着栅极电压VGS的增大，VT2先开启，此时半个器件开始导通，此时阈值电压为VT2，栅极电压VGS继续增大，当VGS>VT1时，整体器件开始导通，阈值电压为VT1。
为了器件控制方便，可以引出两个电极G1和G2进行器件的控制。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (5)
1.一种双阈值VDMOS器件的制作方法，其特征在于：该方法首先在外延片上依次沉积栅氧化层和多晶硅，制备多晶硅栅极；然后形成P体区和N+源区，再在多晶硅上淀积绝缘层并在绝缘层两端形成接触孔，接触孔内贱射金属铝；其中：所述P体区的形成过程采用如下步骤后，获得具有两个阈值电压的VDMOS器件：
(1)第一次光刻：制备多晶硅栅极后，光刻P-离子注入窗口，在栅极两侧形成两个p阱区Ⅰ；
(2)第一次注入：在步骤(1)形成的两个p阱区Ⅰ内注入P型离子，退火后形成两个P体区Ⅰ；
(3)第二次光刻：对步骤(2)形成的一个P体区Ⅰ再次进行光刻，形成P-离子注入窗口；
(4)第二次注入：在步骤(3)形成的P-离子注入窗口中注入P型离子，退火后形成与另一侧具有不同掺杂浓度的P体区Ⅱ。
2.根据权利要求1所述的双阈值VDMOS器件的制作方法，其特征在于：步骤(2)中，在两个p阱区Ⅰ内注入P型离子的种类和剂量相同，形成的两个P体区Ⅰ的掺杂浓度相同。
3.根据权利要求1或2所述的双阈值VDMOS器件的制作方法，其特征在于：步骤(3)中形成的P-离子注入窗口与步骤(1)中同侧窗口区域相同。
4.根据权利要求1或2所述的双阈值VDMOS器件的制作方法，其特征在于：步骤(4)中注入的P型离子与步骤(2)中注入的P型离子种类相同时，P体区Ⅰ电压VT1<P体区Ⅱ电压VT2，随着栅极电压VGS的增大，VT1先开启，此时半个器件开始导通，此时阈值电压为VT1，栅极电压VGS继续增大，当VGS>VT2时，整体器件开始导通，阈值电压为VT2。
5.根据权利要求1或2所述的双阈值VDMOS器件的制作方法，其特征在于：步骤(4)中注入的P型离子与步骤(2)中注入的P型离子种类不同时，P体区Ⅰ电压VT1>P体区Ⅱ电压VT2，随着栅极电压VGS的增大，VT2先开启，此时半个器件开始导通，此时阈值电压为VT2，栅极电压VGS继续增大，当VGS>VT1时，整体器件开始导通，阈值电压为VT1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611149370.7A CN106684001A (zh) | 2016-12-14 | 2016-12-14 | 双阈值vdmos器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611149370.7A CN106684001A (zh) | 2016-12-14 | 2016-12-14 | 双阈值vdmos器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106684001A true CN106684001A (zh) | 2017-05-17 |
Family
ID=58869569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611149370.7A Pending CN106684001A (zh) | 2016-12-14 | 2016-12-14 | 双阈值vdmos器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106684001A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881120A (en) * | 1984-05-30 | 1989-11-14 | Kabushiki Kaisha Toshiba | Conductive modulated MOSFET |
| US6137139A (en) * | 1999-06-03 | 2000-10-24 | Intersil Corporation | Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery |
| CN1496586A (zh) * | 2000-08-08 | 2004-05-12 | 具有非对称沟道结构的功率mos器件 | |
| CN105336612A (zh) * | 2014-06-23 | 2016-02-17 | 北大方正集团有限公司 | 一种平面型vdmos器件及其制作方法 |
-
2016
- 2016-12-14 CN CN201611149370.7A patent/CN106684001A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881120A (en) * | 1984-05-30 | 1989-11-14 | Kabushiki Kaisha Toshiba | Conductive modulated MOSFET |
| US6137139A (en) * | 1999-06-03 | 2000-10-24 | Intersil Corporation | Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery |
| CN1496586A (zh) * | 2000-08-08 | 2004-05-12 | 具有非对称沟道结构的功率mos器件 | |
| CN105336612A (zh) * | 2014-06-23 | 2016-02-17 | 北大方正集团有限公司 | 一种平面型vdmos器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103946983B (zh) | 半导体装置和半导体装置的制造方法 | |
| CN101515547B (zh) | 制备超结vdmos器件的方法 | |
| US20070166905A1 (en) | Method of manufacturing semiconductor device with trench | |
| CN101789375B (zh) | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 | |
| US9024381B2 (en) | Semiconductor device and fabricating method thereof | |
| DE102012205742B4 (de) | Vertikale Halbleiteranordnung und Verfahren zur Herstellung | |
| CN101383287A (zh) | 一种垂直双扩散金属氧化物半导体器件的制造方法 | |
| CN101952968A (zh) | 反向导通半导体器件及用于制造这样的反向导通半导体器件的方法 | |
| CN104282696B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2017058004A8 (en) | Method of manufacturing a solar cell | |
| DE102013225320A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| US9502497B2 (en) | Method for preparing power diode | |
| CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
| CN104576361B (zh) | 功率二极管的制备方法 | |
| CN103035694A (zh) | 一种具有终端保护结构的igbt芯片及其制造方法 | |
| CN109887936A (zh) | 阵列基板及其制作方法 | |
| CN102709184A (zh) | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 | |
| CN103779414A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN106684001A (zh) | 双阈值vdmos器件的制作方法 | |
| CN106098782B (zh) | 一种p沟道vdmos器件生产方法 | |
| CN116613215A (zh) | 一种线性平面功率vdmos结构及其制备方法 | |
| CN106783606A (zh) | 功率半导体器件及其制备方法 | |
| CN205789992U (zh) | 一种低功耗4H‑SiC电压控制型功率半导体器件 | |
| CN104124283A (zh) | 一种掺杂的肖特基势垒器件及其制备方法 | |
| CN114429904A (zh) | 一种形成igbt电场终止层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170517 |