CN106683698B - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN106683698B
CN106683698B CN201610289220.XA CN201610289220A CN106683698B CN 106683698 B CN106683698 B CN 106683698B CN 201610289220 A CN201610289220 A CN 201610289220A CN 106683698 B CN106683698 B CN 106683698B
Authority
CN
China
Prior art keywords
sub
data
memory
block
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610289220.XA
Other languages
English (en)
Other versions
CN106683698A (zh
Inventor
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106683698A publication Critical patent/CN106683698A/zh
Application granted granted Critical
Publication of CN106683698B publication Critical patent/CN106683698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本文中公开了一种存储器件及操作存储器件的方法。该存储器件可以包括存储单元阵列、外围电路和控制逻辑。存储单元阵列可以包括多个主存储块和包括在每个主存储块中的多个子存储块。外围电路可以对主存储块或子存储块执行编程操作，检测被加载用于编程操作的数据的量，以及输出数据量信息。控制逻辑可以控制外围电路，使得在编程操作期间根据数据量信息而从主存储块或从子存储块选择至少一个存储块，以及对选中存储块执行编程操作。

Description

存储器件及其操作方法
相关申请的交叉引用
本申请要求2015年11月6日提交给韩国知识产权局的申请号为10-2015-0156078的韩国专利申请的优先权，其全部公开内容通过引用合并于此。
技术领域
本公开的各种实施例总体涉及一种集成电路及操作该集成电路的方法，更具体地，涉及一种能够执行编程操作的存储器件及操作该存储器件的方法。
背景技术
存储系统可以包括用于储存数据的存储器件和用于控制存储器件的总体操作的存储器控制器。
存储器件可以包括用于在其中储存信息的存储单元阵列、用于对选中存储块执行编程操作、读取操作和擦除操作的外围电路以及用于控制外围电路的控制电路。
存储单元阵列可以包括多个主存储块，且在执行编程操作时，可以选择主存储块。例如，响应于编程命令，控制逻辑可以从主存储块之中选择要被执行编程操作的主存储块，并控制外围电路使得对选中主存储块执行编程操作。
在编程操作期间，加载至存储器件中的数据的量可以变化。然而，不管主存储块储存的数据大小如何，主存储块的大小都彼此相同。如果数据大小小，则选中主存储块仅使用其储存空间的一小部分。结果，存储器件的数据储存效率可能降低。
总体而言，擦除操作基于存储块来执行。因此，为了再利用在其一些储存空间中已经具有数据的主存储块，必须对主存储块的整个储存空间执行擦除操作。通过重复的擦除循环，主存储块的整个储存空间可能被降低。
发明内容
本公开的各种实施例针对一种存储器件及操作该存储器件的方法，其能够在编程操作期间根据加载的数据的量而有效地管理存储块。
本公开的一个实施例提供了一种存储器件，该存储器件包括：存储单元阵列，包括多个主存储块和包括在每个主存储块中的多个子存储块；外围电路，被配置成：对主存储块或子存储块执行编程操作，检测被加载用于编程操作的数据的量，以及输出数据量信息；以及控制逻辑，被配置成控制外围电路，使得在编程操作期间根据数据量信息来从主存储块或从子存储块选择至少一个存储块，以及对选中存储块执行编程操作。
本公开的另一实施例提供了一种存储器件，该存储器件包括：主存储块，每个主存储块包括多个页；外围电路，被配置成对从所述多个页选择的页执行编程操作；以及控制逻辑，被配置成控制外围电路，使得所述页的一部分根据被加载用于编程操作的数据的量而被分组并被设置为子存储块，以及对子存储块中包括的页执行编程操作。
本公开的又一实施例提供了一种操作存储器件的方法，该方法包括：储存关于具有各种储存容量的存储块的地址的信息；加载用于编程操作的数据；根据与加载的数据的量相对应的数据量信息以及地址信息二者来选择存储块；以及对选中存储块执行编程操作。
本公开的又一实施例提供了一种操作存储器件的方法，该方法包括：设置具有第一至第N不同容量的第一存储块至第N存储块；加载用于编程操作的数据；将加载的数据的量与第一容量至第N容量进行比较，并基于比较的结果来从第一存储块至第N存储块选择任意一个存储块；以及对从第一存储块至第N存储块选择的存储块执行编程操作。
本公开的又一实施例提供了一种操作存储器件的方法，该方法包括：将程序数据加载至存储器件中；根据加载的程序数据的量而将主存储块中包括的页的一部分设置为子存储块；以及对子存储块中包括的页执行编程操作。
附图说明
图1是图示根据本公开的一个实施例的存储系统的示例的示图。
图2是详细图示图1的存储器件的示例的示图。
图3是图示图2的控制逻辑的示例的示图。
图4是图示根据本公开的一个实施例的设置子存储块的方法的示例的示图。
图5至图8是更详细地图示图4的主存储块和子存储块的示例的示图。
图9是图示根据本公开的一个实施例的编程操作的示例的流程图。
图10是详细图示图9的编程操作的示例的流程图。
图11是详细图示图9的编程操作的示例的流程图。
图12是详细图示图9的编程操作的示例的流程图。
图13是图示根据本公开的一个实施例的编程操作的示例的流程图。
图14是图示根据图13的实施例的设置子存储块的方法的示例的示图。
图15是图示根据本公开的一个实施例的包括存储器件的存储系统的示例的示图。
图16是图示根据本公开的一个实施例的包括存储器件的计算系统的示例的示图。
具体实施方式
在下文中将参照附图来更充分地描述示例性实施例；然而，它们可以以不同的形式实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供使得本公开将是彻底且完整的，且这些实施例将把示例性实施例的范围充分传达给本领域技术人员。
在附图中，可以为了图示清楚而夸大尺寸。将理解的是，当一个元件被称作在两个元件“之间”时，其可以为这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终指代相同的元件。
在下文中，将参照附图来描述本公开的实施例。本公开的实施例不局限于下面的实施例，而可以以各种不同的形式来实施。当前实施例意在使本公开的描述完整，且当前实施例被提供以向具有本发明所属领域的普通知识的人员充分地描述本公开。
图1是图示根据本公开的一个实施例的存储系统的示例的示图。
参见图1，存储系统1100可以包括用于储存数据的存储器件1110和用于在主机1200的控制下控制存储器件1110的存储器控制器1120。
主机1200可以使用诸如外围组件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议与存储系统1100通信。此外，主机1200与存储系统1100之间的接口协议不局限于上述的示例，而可以为其他接口协议(诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小盘接口(ESDI)以及集成驱动电路(IDE))中的一种。
存储器控制器1120可以控制存储系统1100的总体操作，且也可以控制主机1200与存储器件1110之间的数据交换。例如，存储器控制器1120可以通过在主机1200的请求下控制存储器件1110来对数据编程或读取数据。此外，存储器控制器1120可以基于关于存储器件1110的主存储块和子存储块的信息来执行各种操作。在一个实施例中，存储器控制器1120可以选择存储器件1110的主存储块和子存储块以根据被加载用于编程操作的数据的量来对主存储块或子存储块执行编程操作。根据一个实施例，存储器件1110可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)存储器、Rambus动态随机存取存储器(RDRAM)或快闪存储器。
存储器件1110可以在存储器控制器1120的控制下执行编程操作、读取操作或擦除操作。在一个实施例中，存储器件1110的每个主存储块可以划分成具有不同储存容量的多个子存储块。在执行编程操作时，存储器件1110可以根据输入数据的量来选择主存储块或子存储块，且可以对选中的主存储块或子存储块执行编程操作。
图2是详细图示图1的存储器件的示例的示图。
在一个示例性实施例中，存储器件1110可以包括诸如快闪存储器的非易失性存储器。
存储器件1110可以包括存储单元阵列100、外围电路200和控制逻辑300。外围电路200可以将数据写入至存储单元阵列100、从存储单元阵列100读取数据或者从存储单元阵列100擦除数据。控制逻辑300可以控制外围电路200。
存储单元阵列100可以包括多个主存储块MB1至MBk(其中，k是正整数)。字线WL和位线BL可以耦接至主存储块。字线WL可以耦接到各个主存储块MB1至MBk，而位线BL可以共同耦接到主存储块MB1至MBk。
外围电路200可以包括电压发生电路210、行解码器220、页缓冲器230、列解码器240、输入/输出(I/O)电路250和数据量确定电路260。
电压发生电路210可以响应于操作信号OP_CMD而产生用于编程操作、读取操作和擦除操作的具有各种电平的操作电压Vop。在编程操作的情况下，电压发生电路210可以产生编程操作所需的具有各种电平的编程电压和具有各种电平的操作电压Vop。此外，电压发生电路210可以产生可以施加给同一主存储块中包括的各个子存储块的不同的电压。
行解码器220可以响应于行地址RADD而将操作电压Vop传送给选中的主存储块或子存储块。
页缓冲器230可以包括耦接至位线BL的多个页缓冲器PB。在编程操作期间，可以将从外部接收到的程序数据加载至页缓冲器PB中，且在该编程操作期间可以使用加载至PB中的程序数据来验证位线BL的电压。
列解码器240可以响应于列地址CADD而与页缓冲器PB交换数据。
I/O电路250可以将从存储器控制器(例如，图1的存储器控制器1120)接收到的命令CMD传送给控制逻辑300，或者与列解码器240或存储器控制器交换数据DATA。
数据量确定电路260可以确定在编程操作期间输入至存储器件1110的数据的量，然后可以输出数据量信息DCP。为了确定数据的量，可以使用从列解码器240传输给页缓冲器230的数据DATA。可替换地，也可以使用输入至I/O电路250的数据DATA或从I/O电路250传输给列解码器240的数据。在一个实施例中，可以根据从列解码器240传输给页缓冲器230的数据来确定数据的量。数据量确定电路260可以确定从列解码器240加载至页缓冲器230中的数据的量，且可以输出与数据的量相对应的数据量信息DCP。例如，在编程操作中加载至页缓冲器230中的数据的量可以为每页8KB。因此，当对10页编程时，加载的数据的量可以为80KB，而当对100页编程时，加载的数据的量可以为800KB。因此，数据量确定电路260可以根据加载至页缓冲器230中的数据的量而输出数据量信息DCP。
控制逻辑300可以响应于命令CMD和数据量信息DCP而通过将操作信号OP_CMD、行地址RADD和页缓冲器控制信号PBSIGNALS提供给外围电路200来控制外围电路200。具体地，响应于用于编程操作的命令CMD，控制逻辑300可以根据数据量信息DCP输出行地址RADD。例如，当程序数据的量小时，控制逻辑300可以输出与具有小储存容量的子存储块相对应的行地址，而当程序数据的量大时，控制逻辑300可以输出与具有大储存容量的主存储块或子存储块相对应的行地址RADD。
为了根据用于编程操作的加载至存储器件1110中的数据的量而输出主存储块或子存储块的地址，控制逻辑300可以包括储存电路以用于储存关于具有各种储存容量的主存储块或子存储块的地址的信息。可替换地，控制逻辑300可以使用从单独的存储器件取出的信息。下面将详细地描述控制逻辑300。
图3是图示图2的控制逻辑的示例的示图。
参见图3，控制逻辑300可以包括地址确定电路320和控制信号输出电路330，地址确定电路320可以输出根据数据量信息DCP而选择的地址信息ADD_S，控制信号输出电路330可以响应于命令CMD和地址信息ADD_S而输出控制信号OP_CMD、RADD、PBSIGNALS和CADD。
地址确定电路320可以包括用于储存具有不同储存容量的主存储块和子存储块的地址信息ADD_S的地址储存电路321。地址储存电路321可以分开储存关于具有不同储存容量的主存储块和子存储块之中的空闲块(例如，擦除过的块)的地址的信息和关于具有不同储存容量的主存储块和子存储块之中的编程过的块的地址的信息。表1示出了地址储存电路321的示例。
表1
Figure BDA0000981378310000061
参见表1，CP1至CP3表示不同的储存容量，MB1表示第一主存储块，S_MB1至S_MB9表示第一子存储块至第九子存储块。假定CP1是最大储存容量，CP2是比CP1小的储存容量，CP3是比CP2小的储存容量。
根据表1中储存的地址信息，在具有储存容量CP1的存储块之中，空闲块(例如，擦除过的块)是第一存储块MB1；在具有储存容量CP2的存储块之中，空闲块是第一子存储块S_MB1和第三子存储块S_MB3，以及编程过的块是第二子存储块S_MB2；在具有储存容量CP3的存储块之中，空闲块是第六子存储块S_MB6和第七子存储块S_MB7，以及编程过的块是第五子存储块S_MB5、第八子存储块S_MB8和第九子存储块S_MB9。
地址确定电路320可以将数据量信息DCP与储存在地址储存电路321中的关于储存容量CP1至CP3的信息进行比较，以及可以输出具有选中储存容量的空闲块中的任意一个空闲块的地址信息ADD_S。
响应于用于编程操作的命令CMD，控制信号输出电路330可以输出用于编程操作的操作信号OP_CMD、页缓冲器控制信号PBSIGNALS和列地址CADD，以及可以根据从地址确定电路320输出的地址信息ADD_S来输出行地址RADD以控制外围电路(例如，图2的外围电路200)。主存储块可以被划分为如下的具有不同储存容量的子存储块。
图4是图示根据本公开的一个实施例的设置子存储块的方法的示例的示图。
图4中所示的4个主存储块MB1至MB4被提供作为示例性主存储块。
假定第一主存储块MB1至第四主存储块MB4中的每个的数据储存容量都为第一容量CP1。即，第一主存储块MB1至第四主存储块MB4可以具有相同的储存容量。
例如，第一主存储块MB1可以不包括子存储块。
第二主存储块MB2可以包括彼此具有相同储存容量的第一子存储块S_MB1和第二子存储块S_MB2。第一子存储块S_MB1和第二子存储块S_MB2中的每个可以具有比第一容量CP1小的第二容量CP2。例如，第二容量CP2可以是第一容量CP1的一半。因此，第一子存储块S_MB1的容量与第二子存储块S_MB2的容量之和可以为第一容量CP1，其是第二主存储块MB2的储存容量。
第三主存储块MB3可以包括第三子存储块S_MB3至第五子存储块S_MB5。第三子存储块S_MB3可以具有第二容量CP2，而第四子存储块S_MB4和第五子存储块S_MB5中的每个可以具有比第二容量CP2小的第三容量CP3。例如，第三容量CP3可以为第二容量CP2的一半。因此，第三子存储块S_MB3至第五子存储块S_MB5的容量之和可以为第一容量CP1，其是第三主存储块MB3的储存容量。
第四主存储块MB4可以包括第六子存储块S_MB6至第九子存储块S_MB9。第六子存储块S_MB6至第九子存储块S_MB9中的每个可以具有第三容量CP3。因此，第六子存储块S_MB6至第九子存储块S_MB9的容量之和可以为第一容量CP1，其是第四主存储块MB4的储存容量。
如上所述，根据一个实施例的编程操作可以通过设置具有各种储存容量的子存储块以及通过根据被加载用于编程操作的数据的量选择子存储块来执行。此外，还可以基于子存储块来执行擦除操作。因此，通过防止对未选中子存储块进行编程和擦除，可以使编程/擦除循环最小。因此，可以防止未选中子存储块因重复的编程/擦除循环而劣化。
虽然图4图示了基于页划分子存储块的示例，但是根据一个实施例可以基于串或列来划分子存储块。
在以上讨论的实施例之中，下面将详细描述基于页来划分子存储块的实施例。
图5至图8是图示图4的主存储块和子存储块的示例的示图。图5是图示图4的第一主存储块MB1的示例的示图。图6是图示图4的第二主存储块MB2的示例的示图。图7是图示图4的第三主存储块MB3的示例的示图。图8是图示图4的第四主存储块MB4的示例的示图。
参见图5，第一存储块MB1可以包括耦接在位线BL1至BLi(其中，i是正整数)与源极线SL之间的多个串ST。位线BL1至BLi可以耦接至各个串ST，以及源极线SL可以共同耦接至串ST。串ST可以具有相同的结构，从而将描述耦接至第一位线BL1的串ST作为示例。
串ST可以包括串联耦接在源极线SL与第一位线BL1之间的源极选择晶体管SST、第一存储单元F1至第16存储单元F16以及漏极选择晶体管DST。源极选择晶体管SST的源极可以耦接至源极线SL，漏极选择晶体管DST的漏极可以耦接至第一位线BL1，以及第一存储单元F1至第16存储单元F16可以耦接在源极选择晶体管SST与漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可以耦接至源极选择线SSL，漏极选择晶体管DST的栅极可以耦接至漏极选择线DSL，以及第一存储单元F1至第16存储单元F16的栅极可以分别耦接到第一字线WL1至第16字线WL16。单个串ST中包括的源极选择晶体管SST、漏极选择晶体管DST以及第一存储单元F1至第16存储单元F16的数量可以根据存储器件而不同。
参见图6，第二存储块MB2可以包括每个都具有第二容量CP2的第一子存储块S_MB1和第二子存储块S_MB2，但是可以按照与第一存储块MB1相同的方式来配置。为了将第一子存储块S_MB1与第二子存储块S_MB2彼此区分为不同的块，可以给各个子存储块分配不同的行地址。
参见图7，第三存储块MB3可以包括具有第二容量CP2的第三子存储块S_MB3以及每个都具有第三容量CP3的第四子存储块S_MB4和第五子存储块S_MB5，但是可以按照与第一存储块MB1相同的方式来配置。为了将第三子存储块S_MB3至第五子存储块S_MB5彼此区分为不同的块，可以给各个子存储块分配不同的行地址。
参见图8，第四存储块MB4可以包括每个都具有第三容量CP3的第六子存储块S_MB6至第九子存储块S_MB9，但是可以按照与第一存储块MB1相同的方式来配置。为了将第六子存储块S_MB6至第九子存储块S_MB9彼此区分为不同的块，可以给各个子存储块分配不同的行地址。
关于分别分配给第一主存储块MB1以及第一子存储块S_MB1至第九子存储块S_MB9的地址的信息可以储存在地址储存电路(例如，图3的地址储存电路321)中。
图9是图示根据本公开的一个实施例的编程操作的示例的流程图。
参见图9，在已经设置了具有各种容量的主存储块和子存储块之后，在步骤S91处可以将数据加载至存储器件(例如，图2的存储器件1110)中。例如，可以将数据加载至存储器件的页缓冲器(例如，图2的页缓冲器230)中。在数据被加载至页缓冲器中时，在步骤S92处可以根据加载的数据的量来选择要执行编程操作的存储块。具体地，可以鉴于加载的数据的量和各个存储块的储存容量来选择存储块。当要执行编程操作的存储块可以被选中时，在步骤S93处对选中的存储块执行编程操作。
图10是详细图示图9的编程操作的示例的流程图。
参见图10，在步骤S101处可以将用于编程操作的数据加载至存储器件(例如，图2的存储器件1110)中。此时，可以通过数据量确定电路(例如，图2的数据量确定电路260)来检测关于加载至存储器件中的数据的量的信息(例如，数据的数据量信息DCP)。
在步骤S102处，将主存储块和子存储块的储存容量之中的与最小储存容量相对应的第三容量CP3与数据量信息DCP进行比较。例如，判断加载的数据的量(其为数据的数据量信息DCP)是否小于或等于第三容量CP3。
当数据量信息DCP小于或等于第三容量CP3时，可以在步骤S103处选择具有为第三容量CP3的储存容量的子存储块中的任意一个。即，由于被加载用于编程操作的数据的量小于第三容量CP3，因此可以将该数据编程至具有第三容量CP3的子存储块中。因此，可以选择具有第三容量CP3的子存储块中的一个子存储块。
当数据量信息DCP大于第三容量CP3时，可以在步骤S104处将第二容量CP2与数据量信息DCP进行比较，第二容量CP2是大于第三容量CP3的储存容量。
当数据量信息DCP小于或等于第二容量CP2时，可以在步骤S105处选择具有为第二容量CP2的储存容量的子存储块中的任意一个。即，由于被加载用于编程操作的数据的量小于第二容量CP2，因此可以将数据编程至具有第二容量CP2的选中子存储块中。
当数据量信息DCP大于第二容量CP2时，可以在步骤S106处选择具有与最大储存容量相对应的第一容量CP1的主存储块中的任意一个。
然后，在步骤S107处，可以对在步骤S103、S105或S106处选中的主存储块或子存储块执行编程操作。
图11是详细图示图9的编程操作的示例的流程图。
参见图11，在步骤S111处将用于编程操作的数据加载至存储器件(例如，图2的存储器件1110)中。此时，可以通过数据量确定电路(例如，图2的数据量确定电路260)来检测关于加载至存储器件中的数据的量的信息(例如，数据量信息DCP)。
在步骤S112处，将主存储块和子存储块的储存容量之中的与中值储存容量相对应的第二容量CP2与数据量信息DCP进行比较。例如，判断加载的数据的量(其为数据量信息DCP)是否等于或大于第二容量CP2。
当数据量信息DCP等于或大于第二容量CP2时，可以在步骤S113处选择具有与最大储存容量相对应的第一容量CP1的主存储块中的任意一个。即，由于被加载用于编程操作的数据的量大于第二容量CP2，因此可以将数据编程至具有比第二容量CP2大的第一容量CP1的主存储块中。因此，可以选择具有第一容量CP1的主存储块中的任意一个作为要被编程的块。
当数据量信息DCP小于第二容量CP2时，可以在步骤S114处将第三容量CP3与数据量信息DCP进行比较。例如，判断加载的数据的量DCP是否等于或大于第三容量CP3。
当数据量信息DCP等于或大于第三容量CP3时，可以在步骤S115处选择具有为第二容量CP2的储存容量的子存储块中的任意一个。即，由于被加载用于编程操作的数据的量小于第二容量CP2而大于第三容量CP3，因此可以将加载的数据编程至具有第二容量CP2的选中子存储块中。
当数据量信息DCP小于第三容量CP3时，可以在步骤S116处选择具有与最小储存容量相对应的第三容量CP3的子存储块中的任意一个。
然后，在步骤S117处，可以对在步骤S113、S115或S116处选中的主存储块或子存储块执行编程操作。
图12是详细图示图9的编程操作的示例的流程图。
参见图12，在步骤S121处可以将用于编程操作的数据加载至存储器件(例如，图2的存储器件1110)中。这里，可以通过数据量确定电路(例如，图2的数据量确定电路260)来检测关于加载至存储器件1110中的数据的量的信息(例如，数据的数据量信息DCP)。
在步骤S122处，判断在空闲存储块(例如，擦除过的存储块)之中是否存在具有比加载的数据的量(例如，数据量信息DCP)大的储存容量的存储块。
当存在具有比加载的数据的量(例如，数据量信息DCP)大的储存容量的存储块时，可以在步骤S123处选择具有比加载的数据的量(例如，数据量信息DCP)大的储存容量的空闲存储块(例如，擦除过的存储块)中的任意一个。
当不存在具有比加载的数据的量(例如，数据量信息DCP)大的储存容量的存储块时，可以在步骤S124处选择多个空闲存储块(例如，擦除过的存储块)。这里，选择存储块使得多个存储块的储存容量之和大于加载的数据的量。
此后，在步骤S125处可以对选中存储块执行编程操作。当选中多个存储块时，可以从具有较低地址的选中存储块开始对存储块顺序地执行编程操作。
在以上参照图9至图12描述的编程方法中，在加载数据之前，可以预设具有各种容量的子存储块，以及可以基于将预设的子存储块或主存储块的容量与加载的数据的量进行比较的结果来选择子存储块或主存储块。
在一个实施例中，可以在已经加载数据之后根据加载的数据的量来可变地设置子存储块，而不预设子存储块。
图13是图示根据本公开的一个实施例的编程操作的示例的流程图。
参见图13，在步骤S131处，可以将用于编程操作的数据加载至存储器件(例如，图2的存储器件1110)中。此时，可以通过数据量确定电路(例如，图2的数据量确定电路260)来检测加载至存储器件1110中的数据的量(例如，数据量信息DCP)。
在步骤S132处，根据从数据量确定电路260接收到的关于数据量的信息，存储器件1110的控制逻辑300可以将空闲主存储块(例如，擦除过的存储块)中的一个划分为多个子存储块。例如，可以将选中主存储块中包括的一些存储单元设置为子存储块。该子存储块的储存容量可以被设置为大于加载的数据的量。设定的子存储块可以是为编程操作选择的子存储块。在包括在选中主存储块中的存储单元之中，未包括在选中子存储块中的剩余存储单元可以被额外地设置为具有各种容量的其它子存储块。可以省略将剩余存储单元设置为其它子存储块的步骤。
然后，在步骤S133处，可以对选中子存储块执行编程操作。
在以上讨论的编程操作中，可以根据数据的量来设置子存储块的容量。下面将详细描述以此方式来改变子存储块的容量的方法。
图14是图示根据图13的实施例设置子存储块的方法的示图。
参见图14，假定处于擦除状态的主存储块141的储存容量是第一容量CP1。
可以将用于第一编程操作的数据加载至(图2的)存储器件1110中(141a)。这里，假定加载的数据的量为第一数据量DCP1。
可以将主存储块141中包括的一些存储单元设置为第一子存储块142。例如，可以基于页来划分第一子存储块142中包括的存储单元。一页意思是耦接至同一字线的一组存储单元，且在主存储块中包括多个页。第一子存储块142的储存容量大于第一数据量DCP1。即，第一子存储块142被指定为包括至少第一数据量DCP1。因此，第二子存储块143的储存容量是通过从第一容量CP1减去第一数据量CDP1而得到的值。
一旦设置了第一子存储块142，就可以对第一子存储块142执行第一编程操作。
在执行第二编程操作时，可以将用于第二编程操作的数据加载至存储器件1110中(143a)，第二编程操作是在已经完成第一编程操作之后执行的编程操作。这里，假定加载的数据的量为第二数据量DCP2。
由于第一子存储块142处于已经完成了第一编程操作的状态，因此可以将第二子存储块143中包括的一些存储单元设置为第三子存储块144。这里，第三子存储块144的储存容量大于第二数据量DCP2。即，第三子存储块144被指定为包括至少第二数据量DCP2。一旦设置了第三子存储块144，就可以对第三子存储块144执行第二编程操作。
当第三子存储块144被指定为具有第二数据量DCP2时，可以将主存储块141中包括的存储单元之中的除第一子存储块142和第三子存储块144之外的剩余储存单元设置为第四子存储块145。因此，第四子存储块145的储存容量可以为通过从第一容量CP1减去第一数据量DCP1和第二数据量DCP2而得到的值。第四子存储块145可以在执行后续的编程操作时被使用，或者可以在对大量加载数据执行编程操作时被选择且与多个子存储块一起使用。控制逻辑(例如，图2的控制逻辑300)可以储存新设置的子存储块的地址，以及可以控制外围电路200，使得在编程操作期间根据对应的地址来选择子存储块。
在图14中，可以基于页来划分子存储块，但是根据一个实施例可以基于串或列来划分子存储块。
图15是图示根据本公开的一个实施例的包括存储器件的存储系统的示图。
存储器控制器3100可以包括SRAM 3110、CPU 3120、主机接口(主机I/F)3130、错误校正电路(ECC)3140和半导体接口(半导体I/F)350，且可以控制存储器件1110。SRAM 3110可以用作CPU 3120的工作存储器。主机接口3130可以具有用于主机与存储系统3000接口的数据交换协议。设置在存储器控制器3100中的错误校正电路3140可以检测并校正从存储器件1110读取的数据中包含的错误。半导体接口3150可以与存储器件1110接口。CPU 3120可以执行用于存储器控制器3100中的数据交换的控制操作。虽然在图15中未示出，但存储系统3000还可以设置有ROM等以用于储存与主机接口所需的编码数据。
存储器控制器3100可以控制存储器件1110，使得在编程操作期间根据加载的数据的量来选择存储器件1110中包括的主存储块或子存储块，以及使得对选中存储块执行编程操作。例如，关于根据储存容量划分的主存储块和子存储块的信息可以被储存在SRAM3110中。在编程操作期间，CPU 3120可以控制存储器件1110，使得根据从主机加载的数据的量以及储存在SRAM 3110中的关于存储块的信息来选择主存储块或子存储块。可替换地，CPU3120可以控制存储器件1110，使得根据加载的数据来设置子存储块的储存容量，且对设置的子存储块执行编程操作。
根据本公开的一个实施例的存储系统3000可以应用至计算机、超移动PC(UMPF)、工作站、上网本、PDA、便携式计算机、网络平板、无线电话、移动电话、智能电话、数字相机、数字录音机、数字音频播放器、数字图片记录仪、数字图片播放器、数字录像机、数字视频播放器、能够在无线环境中发送/接收信息的设备或构成家用网络的各种设备之一。
图16是图示根据本公开的一个实施例的包括存储器件的计算机系统的示图。
参见图16，根据本公开的一个实施例的计算系统4000可以包括电连接至总线4300的存储器件1110、存储器控制器4100、调制解调器4200、微处理器4400和用户接口4500。当根据本公开的一个实施例的计算系统4000是移动设备时，还可以包括用于供应操作电压给计算系统4000的电池4600。虽然在附图中未示出，但根据本公开的一个实施例的计算系统4000还可以包括应用芯片组、相机图像处理器(CIS)、移动DRAM等。
由于存储器件1110可以具有与图2的配置相同或基本上相同的配置，因此将省略对其的详细描述。
存储器控制器4100和存储器件1110可以构成固态驱动器/盘(SSD)。
可以使用各种类型的封装来制造根据本公开的实施例的系统。例如，本公开的系统可以使用层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫包式裸片、晶片形式裸片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)和晶片级处理层叠封装(WSP)来制造。
本公开的各种实施例可以在编程操作期间根据加载的数据的量来有效地管理存储块。此外，由于通过防止对未选中子存储块进行编程和擦除可以使编程/擦除循环最小，因此可以降低存储单元上的应力，以及可以改善存储器件的可靠性。
本文中已经公开了示例性实施例，虽然采用了特定术语，但是仅在一般意义和描述性的意义上使用和解释它们，而非用于限制的目的。在一些情况下，对于本领域技术人员将明显的是，在提交本申请时，除非另外特别指出，否则关于特定实施例描述的特征、特性和/或元件可以单独地使用，或者可以与关于其他实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上作出各种改变。

Claims (21)

1.一种存储器件，包括：
存储单元阵列，包括多个主存储块和包括在每个主存储块中的多个子存储块，其中所述子存储块根据储存容量而被设置；
外围电路，被配置成：对主存储块或子存储块执行编程操作，检测被加载用于编程操作的数据的量，以及输出与被加载用于编程操作的数据相对应的数据量信息；以及
控制逻辑，被配置成控制外围电路，使得在编程操作期间根据数据量信息来选择至少一个主存储块或子存储块，以及对选中存储块执行编程操作，
其中，编程操作执行之后，控制逻辑将处于擦除状态的子存储块再划分为多个子存储块。
2.如权利要求1所述的存储器件，其中，外围电路包括：
页缓冲器，被配置成在编程操作期间响应于页缓冲器控制信号而加载从外部接收到的数据，以及基于加载的数据来控制耦接至存储单元阵列的位线的电压；以及
数据量确定电路，被配置成检测加载的数据的量，以及输出数据量信息。
3.如权利要求2所述的存储器件，其中，数据量确定电路被配置成检测加载至页缓冲器中的数据，然后输出数据量信息。
4.如权利要求1所述的存储器件，其中，控制逻辑包括：
地址确定电路，被配置成通过将主存储块的储存容量和子存储块的储存容量与数据量信息进行比较来输出选中地址信息；以及
控制信号输出电路，被配置成响应于选中地址信息以及命令而输出操作信号、行地址、页缓冲器控制信号和列地址。
5.如权利要求4所述的存储器件，其中，地址确定电路包括地址储存电路，所述地址储存电路被配置成储存关于具有不同储存容量的主存储块和子存储块的地址的地址信息。
6.如权利要求5所述的存储器件，其中，地址信息根据储存容量以及存储块是空闲存储块还是编程过的存储块而被分类。
7.如权利要求6所述的存储器件，其中，地址确定电路输出所述地址信息之中的所述选中地址信息，所述选中地址信息对应于空闲主存储块或空闲子存储块之中具有等于或大于所述数据量的储存容量的存储块。
8.一种存储器件，包括：
主存储块，每个主存储块包括多个页；
外围电路，被配置成对从所述多个页选择的页执行编程操作；以及
控制逻辑，被配置成控制外围电路，使得所述页的一部分根据被加载用于编程操作的数据的量而被分组并被设置为子存储块，以及对子存储块中包括的页执行编程操作，
其中，编程操作执行之后，控制逻辑将处于擦除状态的子存储块再分组为多个子存储块。
9.如权利要求8所述的存储器件，其中，控制逻辑包括：
地址确定电路，被配置成输出关于根据数据量而设置的子存储块的地址的信息；以及
控制信号输出电路，被配置成响应于地址和命令而输出控制外围电路所需的操作信号、行地址、页缓冲器控制信号和列地址。
10.如权利要求9所述的存储器件，其中，地址确定电路包括地址储存电路，所述地址储存电路被配置成储存关于子存储块的地址的信息。
11.一种操作存储器件的方法，包括：
储存关于存储块中所包括的具有各种储存容量的子存储块的地址的信息；
加载用于编程操作的数据；
根据与加载的数据的量相对应的数据量信息以及地址信息二者来选择子存储块；
对选中子存储块执行编程操作；以及
编程操作执行之后将存储块中处于擦除状态的子存储块再分组为多个子存储块。
12.如权利要求11所述的方法，其中，根据子存储块的储存容量以及子存储块是空闲存储块还是编程过的存储块来对地址信息进行分类。
13.如权利要求11所述的方法，还包括：在加载数据之后，通过确定加载的数据的量来产生数据量信息。
14.如权利要求13所述的方法，其中，选择子存储块包括：选择具有等于或大于加载的数据的量的储存容量的子存储块。
15.一种操作存储器件的方法，包括：
设置存储块中具有第一至第N不同容量的第一子存储块至第N子存储块；
加载用于编程操作的数据；
将加载的数据的量与第一容量至第N容量进行比较，并基于比较的结果来从第一子存储块至第N子存储块选择任意一个子存储块；以及
对从第一子存储块至第N子存储块选择的子存储块执行编程操作；以及
编程操作执行之后将存储块中处于擦除状态的子存储块再分组为多个子存储块。
16.如权利要求15所述的方法，其中，从第一子存储块至第N子存储块选择任意一个子存储块包括：
将加载的数据的量与第一容量至第N容量中的最小容量进行比较；
当加载的数据的量小于最小容量时，从第一子存储块至第N子存储块选择具有最小容量的子存储块，而当加载的数据的量大于最小容量时，将加载的数据的量与大于最小容量的容量进行比较；以及
当加载的数据的量存在于最小容量与大于最小容量的容量之间时，选择具有比具有最小容量的子存储块的容量大的容量的子存储块。
17.如权利要求15所述的方法，其中，从第一子存储块至第N子存储块选择任意一个子存储块包括：
将加载的数据的量与第一容量至第N容量中的最大容量进行比较；
当加载的数据的量大于第一容量至第N容量的中值容量时，从包括在第一子存储块至第N子存储块之中的从储存容量为中值容量的子存储块至储存容量为最大容量的子存储块中选择任意一个子存储块；以及
当加载的数据的量小于第一容量至第N容量的中值容量时，从包括在第一子存储块至第N子存储块之中的从储存容量为最小容量的子存储块至储存容量为中值容量的子存储块中选择任意一个子存储块。
18.如权利要求15所述的方法，还包括：在执行编程操作之前，当作为比较的结果而第一子存储块的储存容量至第N子存储块的储存容量小于加载的数据的量时，选择第一子存储块至第N子存储块中的两个或更多个子存储块。
19.如权利要求18所述的方法，其中，选中的两个或更多个子存储块的储存容量之和等于或大于加载的数据的量。
20.一种操作存储器件的方法，包括：
将程序数据加载至存储器件中；
根据加载的程序数据的量来将主存储块中包括的页的一部分设置为子存储块；
对子存储块中包括的页执行编程操作；以及
编程操作执行之后将主存储块中处于擦除状态的剩余页再分组为多个子存储块。
21.如权利要求20所述的方法，其中，根据加载的程序数据的量来将页的一部分设置为子存储块包括：储存关于与设置的子存储块相对应的地址的信息。
CN201610289220.XA 2015-11-06 2016-05-04 存储器件及其操作方法 Active CN106683698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150156078A KR102468992B1 (ko) 2015-11-06 2015-11-06 메모리 장치 및 이의 동작 방법
KR10-2015-0156078 2015-11-06

Publications (2)

Publication Number Publication Date
CN106683698A CN106683698A (zh) 2017-05-17
CN106683698B true CN106683698B (zh) 2020-11-03

Family

ID=58667771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610289220.XA Active CN106683698B (zh) 2015-11-06 2016-05-04 存储器件及其操作方法

Country Status (3)

Country Link
US (2) US10572152B2 (zh)
KR (1) KR102468992B1 (zh)
CN (1) CN106683698B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710173B (zh) * 2017-10-26 2021-12-03 旺宏电子股份有限公司 存储器装置及应用于其上的数据管理方法
KR102586768B1 (ko) 2018-03-27 2023-10-16 에스케이하이닉스 주식회사 컴퓨팅 시스템 및 그것의 동작방법
KR20210027980A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US20230418491A1 (en) * 2022-06-22 2023-12-28 Micron Technology, Inc. Memory block utilization in memory systems

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW231343B (zh) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US6711595B1 (en) * 2000-05-09 2004-03-23 Openwave Systems Inc. Method and apparatus for sharing standard template library objects among processes
JP2005092659A (ja) * 2003-09-19 2005-04-07 Nec Electronics Corp データ書込・読出制御装置、及びデータ書込・読出制御方法
JP2005135126A (ja) * 2003-10-30 2005-05-26 Hitachi Ltd フラグメント防止ファイルシステム
US7409489B2 (en) * 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
KR100687424B1 (ko) 2005-08-29 2007-02-26 주식회사 하이닉스반도체 비휘발성 메모리 장치
KR101274950B1 (ko) * 2006-05-12 2013-06-17 애플 인크. 조절가능한 용량을 가진 메모리 디바이스
US7594093B1 (en) * 2006-10-12 2009-09-22 Foundry Networks, Inc. Virtual memory mapping for efficient memory usage
JP4356782B2 (ja) * 2007-09-12 2009-11-04 ソニー株式会社 メモリ装置、メモリ制御方法、およびプログラム
CN101201800B (zh) * 2007-12-21 2010-06-09 福建星网锐捷网络有限公司 数据处理方法和装置
CN102341865B (zh) * 2009-04-30 2014-07-16 力晶股份有限公司 Nand闪存装置的编程方法
JP2010267341A (ja) * 2009-05-15 2010-11-25 Renesas Electronics Corp 半導体装置
US8489804B1 (en) * 2009-09-14 2013-07-16 Marvell International Ltd. System for using dynamic random access memory to reduce the effect of write amplification in flash memory
US8570828B2 (en) 2010-04-12 2013-10-29 Mosaid Technologies Incorporated Memory programming using variable data width
TWI563383B (en) * 2012-04-25 2016-12-21 Phison Electronics Corp Memory formatting method, memory controller and memory storage apparatus
KR101988434B1 (ko) * 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
CN103778149A (zh) * 2012-10-23 2014-05-07 腾讯科技（深圳）有限公司 文件系统及其对文件进行存储管理的方法
CN103605478B (zh) * 2013-05-17 2016-12-28 华为技术有限公司 存储地址标示、配置方法和数据存取方法及系统
US9202578B2 (en) * 2013-10-02 2015-12-01 Conversant Intellectual Property Management Inc. Vertical gate stacked NAND and row decoder for erase operation
US9520901B2 (en) * 2014-03-06 2016-12-13 Kabushiki Kaisha Toshiba Memory controller, memory system, and memory control method
US9430156B1 (en) * 2014-06-12 2016-08-30 Emc Corporation Method to increase random I/O performance with low memory overheads
KR102287760B1 (ko) * 2014-10-29 2021-08-09 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US9811462B2 (en) * 2015-04-30 2017-11-07 Toshiba Memory Corporation Memory system executing garbage collection
US9922039B1 (en) * 2016-03-31 2018-03-20 EMC IP Holding Company LLC Techniques for mitigating effects of small unaligned writes

Also Published As

Publication number Publication date
KR102468992B1 (ko) 2022-11-22
KR20170053487A (ko) 2017-05-16
US10572152B2 (en) 2020-02-25
US20170131916A1 (en) 2017-05-11
CN106683698A (zh) 2017-05-17
US20200142606A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
TWI674581B (zh) 半導體記憶體裝置及其之操作方法
US7596021B2 (en) Memory system including MLC flash memory
TWI610170B (zh) 半導體記憶體裝置、其讀取方法以及具有該半導體記憶體裝置的資料儲存裝置
US20200142606A1 (en) Memory device and method of operating the same
US9679638B2 (en) Semiconductor device and method of operating the same
CN110970074B (zh) 存储器系统及其操作方法
US9741440B2 (en) Memory device and read method of memory device
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
KR102593178B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
TW201707006A (zh) 包括多個記憶體區域的記憶體系統和操作該記憶體系統的方法
US9570178B2 (en) Semiconductor memory device and operating method thereof
KR20160110774A (ko) 메모리 장치 및 이를 포함하는 시스템
US20170277454A1 (en) Memory device and operating method thereof
CN106205695B (zh) 半导体器件及其操作方法
US11586379B2 (en) Memory system and method of operating the same
US20220206893A1 (en) Storage controller and storage system including the same
KR101360133B1 (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
CN112447234A (zh) 存储器控制器及其操作方法
KR20160075175A (ko) 반도체 장치
TW201618097A (zh) 半導體裝置及其操作方法
US11782644B2 (en) Memory system and method of operating the same
US11961574B2 (en) Memory device and method of operating the same
US20240118813A1 (en) Semiconductor memory device and operating method of the semiconductor memory device
US20230350576A1 (en) Memory device and program speed control method thereof
US20240036730A1 (en) Memory controller, memory system including the memory controller, and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant