CN106612118A - 时钟产生器及产生方法 - Google Patents

时钟产生器及产生方法 Download PDF

Info

Publication number
CN106612118A
CN106612118A CN201610905511.7A CN201610905511A CN106612118A CN 106612118 A CN106612118 A CN 106612118A CN 201610905511 A CN201610905511 A CN 201610905511A CN 106612118 A CN106612118 A CN 106612118A
Authority
CN
China
Prior art keywords
phase
node
clock signal
mode voltage
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610905511.7A
Other languages
English (en)
Other versions
CN106612118B (zh
Inventor
黄逸杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN202011073099.XA priority Critical patent/CN112468144A/zh
Publication of CN106612118A publication Critical patent/CN106612118A/zh
Application granted granted Critical
Publication of CN106612118B publication Critical patent/CN106612118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种时钟产生器及产生方法。其中时钟产生器包括多相可控振荡器，具有多个相位节点，在该多个相位节点处分别产生具有不同相位的时钟信号，该多相可控振荡器包括多个振荡核心电路，且每个振荡核心电路包括：电阻元件，耦接在该多相可控振荡器的第一相位节点和第二相位节点之间，其中该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有该多相可控振荡器的相邻相位；以及反相器，用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号，并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点；其中该多个振荡核心电路中的各电阻元件在环形结构中级联。本实施例，可以由电阻元件来实现次栅(sub‑gate)延迟。

Description

时钟产生器及产生方法
技术领域
本发明涉及产生具有不同相位的时钟信号，尤其涉及一种时钟产生器(如注入锁定(injection-locked)的相位旋转器)，该时钟产生器使用电阻元件以产生次栅(sub-gate)延迟，和/或，使用基于共模电压的锁频环(frequency-locked loop，FLL)电路来降低频率偏移。
背景技术
许多电子系统包括一个或多个同步元件，该一个或多个同步元件依靠大致同时接收到的相关信号来维持该电子系统的合适的操作特性。在一些情况中，可以由一个或多个源自公共源的时钟信号来使系统元件之间的数据转移同步。系统元件可以经由时钟网络接收时钟信号，该时钟网络可以包括时钟产生和分配电路。因此，为了各式电子应用中的准确的时序控制，本领域需要一种能够产生具有微小相位步长(phase step)的时钟信号的时钟产生器。
发明内容
有鉴于此，本发明实施例提供了一种时钟产生器及产生方法，可以使用电阻元件来产生次栅延迟，或者基于频率锁定环电路的共模电压来降低频率偏移。
本发明提供了一种时钟产生器，包括：
多相可控振荡器，具有多个相位节点，在该多个相位节点处分别产生具有不同相位的时钟信号，该多相可控振荡器包括：多个振荡核心电路，且每个振荡核心电路包括：
电阻元件，耦接在该多相可控振荡器的第一相位节点和第二相位节点之间，其中该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有该多相可控振荡器的相邻相位；以及
反相器，用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号，并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点；
其中，该多个振荡核心电路中的电阻元件在环形结构中级联。
其中，进一步包括：
时钟注入电路，用于接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器。
其中，进一步包括：
锁频环电路，用于监视该时钟注入电路的共模电压节点处的共模电压，并产生频率控制信号至该振荡核心电路。
其中，所述锁频环电路用于降低所述多相可控振荡器提供的时钟信号的频率与1/2的所述至少一个参考时钟信号的频率之间的偏移。
其中，该锁频环电路包括：
模数转换器，用于采样该共模电压以产生采样的共模电压值；
斜率侦测电路，用于分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；以及
数模转换器，用于将该频率控制值转换为该频率控制信号。
其中，所述时钟注入电路包括：
多个注入型金属氧化物半导体MOS电路，每个耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中该多个注入型MOS电路共享该共模电压，该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差，并且经由至少一个注入型MOS电路将该至少一个参考时钟信号注入该多相可控振荡器。
其中，每个注入型MOS电路包括：
第一MOS晶体管，具有控制节点、耦接至该第三相位节点的第一连接节点和耦接至该共模电压节点的第二连接节点；以及
第二MOS晶体管，具有控制节点、耦接至该共模电压节点的第一连接节点和耦接至该第四相位节点的第二连接节点；
其中，当将该至少一个参考时钟信号注入该注入型MOS电路时，该第一MOS晶体管和该第二MOS晶体管的控制节点接收至少一个参考时钟信号。
其中，该时钟注入电路包括：
多个注入型金属氧化物半导体MOS电路，每个耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中，该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差；以及
至少一个多工器，包括：多个开关，分别耦接至该多个注入型MOS电路，其中，该至少一个多工器用于接收该至少一个参考时钟信号，并传送该至少一个参考时钟信号给至少一个注入MOS电路。
本发明提供了一种时钟产生器，包括：
多相可控振荡器，具有多个相位节点，分别在该多个相位节点处产生具有不同相位的时钟信号；
时钟注入电路，用于接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器；以及
锁频环电路，用于监视该时钟注入电路的共模电压节点处的共模电压，并产生频率控制信号至该多相可控振荡器。
其中，所述锁频环电路用于降低所述多相可控振荡器提供的时钟信号的频率与1/2的所述至少一个参考时钟信号的频率之间的偏移。
其中，所述锁频环电路，包括：
模数转换器，用于采样该共模电压以产生采样的共模电压值；
斜率侦测电路，用于分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；以及
数模转换器，用于将该频率控制值转换为该频率控制信号。
其中，所述时钟注入电路包括：
多个注入型金属氧化物半导体MOS电路，每个耦接至该多相可控振荡器的第一相位节点和第二相位节点，其中该多个注入型MOS电路共享该共模电压，该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有180°的相位差，并且经由至少一个注入型MOS电路将该至少一个参考时钟信号注入该多相可控振荡器。
其中，每个注入型MOS电路包括：
第一MOS晶体管，具有控制节点、耦接至该第一相位节点的第一连接节点和耦接至该共模电压节点的第二连接节点；以及
第二MOS晶体管，具有控制节点、耦接至该共模电压节点的第一连接节点和耦接至该第二相位节点的第二连接节点；
其中，当将该至少一个参考时钟信号注入该注入型MOS电路时，该第一MOS晶体管和该第二MOS晶体管的控制节点接收至少一个参考时钟信号。
本发明提供了一种时钟产生方法，包括：
配置多相可控振荡器为具有多个振荡核心电路，其中每个振荡核心电路包括：电阻元件和反相器；该电阻元件耦接在该多相可控振荡器的第一相位节点和第二相位节点之间，其中该第一相位节点处产生的时钟信号和该第二相节点处产生的时钟信号具有该多相可控振荡器的相邻相位；其中，该反相器用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号，并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点；以及
使用该多相可控振荡器来分别在多个相位节点提供具有不同相位的时钟信号；
其中，该多个振荡核心电路中的电阻元件在环形结构中级联。
其中，进一步包括：
使用时钟注入电路来接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器。
其中，进一步包括：
监视该时钟注入电路的共模电压节点处的共模电压；以及
产生频率控制信号至该振荡核心电路，以降低该至少一个参考时钟信号和该多相可控振荡器提供的时钟信号之间的频率偏移。
其中，所述监视所述共模电压的步骤包括：
执行模数转换以采样该共模电压，从而产生采样的共模电压值；以及
分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；
所述产生所述频率控制信号的步骤包括：
执行数模转换以将该频率控制值转换为该频率控制信号。
其中，将该至少一个参考时钟信号注入该多相可控振荡器的步骤包括：
配置该时钟注入电路为具有多个注入型金属氧化物半导体MOS电路，且每个注入型MOS电路耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中该多个注入型MOS电路共享该共模电压，在该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差；以及
经由至少一个注入型MOS电路将该至少一个参考时钟信号注入该多相可控振荡器。
其中，每个注入型MOS电路包括：
第一MOS晶体管，具有控制节点、耦接至该第三相位节点的第一连接节点和耦接至该共模电压节点的第二连接节点；以及
第二MOS晶体管，具有控制节点、耦接至该共模电压节点的第一连接节点和耦接至该第四相位节点的第二连接节点；
其中，当该至少一个参考时钟信号注入该注入型MOS电路时，该第一MOS晶体管和该第二MOS晶体管的控制节点接收至少一个参考时钟信号。
其中，将该至少一个参考时钟信号注入该多相可控振荡器的步骤包括：
使用多个注入型金属氧化物半导体MOS电路，每个注入型MOS电路耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中，在该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差；以及
控制多个分别耦接至该多个注入型MOS电路的开关，以传送该至少一个参考时钟信号给至少一个注入型MOS电路。
本发明提供了一种时钟产生方法，包括：
使用多相可控振荡器来在多个相位节点处分别提供具有不同相位的时钟信号；
使用时钟注入电路来接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器；以及
监视该时钟注入电路的共模电压节点处的共模电压，并产生频率控制信号至该多相可控振荡器，以降低该至少一个参考时钟信号和该多相可控振荡器提供的时钟信号之间的频率偏移。
其中，所述监视所述共模电压的步骤包括：
执行模数转换以采样该共模电压，从而产生采样的共模电压值；以及
分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；
所述产生所述频率控制信号的步骤包括：
执行数模转换以将该频率控制值转换为该频率控制信号。
本发明实施例的有益效果是：
本发明实施例的时钟产生器，其多相可控振荡器中的振荡核心电路包括电阻元件，由于电阻元件耦接在两个相位节点之间且多相可控振荡器中的各电阻元件在环形结构中级联，因此该时钟产生器可以使用电阻元件来产生两个相位节点之间的相位延迟。
另外，本发明实施例的时钟产生器，通过锁频环电路来监视时钟注入电路的共模电压，并基于该共模电压来产生频率控制信号以控制多相可控振荡器，从而减少时钟信号之间的频率偏移，例如多相可控振荡器提供的时钟信号的频率与1/n的参考时钟信号的频率之间的偏移。
附图说明
图1是根据本发明实施例的注入锁定的相位旋转器的结构示意图；
图2是根据本发明实施例的振荡核心电路的结构示意图；
图3是根据本发明实施例的多相可控振荡器的结构示意图；
图4A至4D示意了注入型MOS电路的多个示范性设计；
图5是根据本发明实施例的多工器的结构示意图；
图6是根据本发明实施例的时钟注入电路和多相可控振荡器的第一电路设计的结构示意图；
图7是根据本发明实施例的时钟注入电路和多相可控振荡器的第二电路设计的结构示意图；
图8A和8B是根据本发明实施例的注入锁定的相位旋转器的第一注入场景的示意图；
图9A和9B是根据本发明实施例的注入锁定的相位旋转器的第二注入场景的示意图；
图10A和10B是根据本发明实施例的注入锁定的相位旋转器的第三注入场景的示意图；
图11是根据本发明实施例的频率偏移和共模电压之间的关系的示意图；
图12是根据本发明实施例的FLL(Frequency Locked Loop，锁频环)电路的结构示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。
图1是根据本发明实施例的注入锁定的相位旋转器(injection-locked phaserotator)的结构示意图。该注入锁定的相位旋转器100可以视为接收至少一个参考时钟信号CKIN[i]并且根据该至少一个参考时钟信号CKIN[i]产生具有不同相位的输出时钟信号CKOUT[i]的时钟产生器。例如，参考时钟信号CKIN[i]的数量可以为k，其中k为大于或等于1的整数。如图1所示，注入锁定的相位旋转器100包括：时钟注入电路(clock injectioncircuit)102，多相可控振荡器(multi-phase controllable oscillator)104，以及FLL(Frequency-Locked Loop，锁频环)电路106。多相可控振荡器104可以为多相VCO(Voltage-Controlled Oscillator，压控振荡器)，用于在多个相位节点处提供多个具有不同相位的时钟信号CKOUT[i]。例如，多相可控振荡器104提供的多相时钟信号CKOUT[i]的数量可以为M，其中M为大于1的整数。多相时钟信号CKOUT[i]中的至少部分(即部分或全部)可以由一个或多个应用设备使用。在本实施例中，将多相可控振荡器104配置为具有M个振荡核心电路122[0]～122[M–1]。图2是根据本发明实施例的振荡核心电路的结构示意图。振荡核心电路122[n]可以是M个振荡核心电路122[0]～122[M–1]中的任意一个，其中n是从0至(M–1)中选出的整数。振荡核心电路122[n]包括电阻元件202[n]和反相器204[n]。电阻元件202[n]耦接在多相可控振荡器104的两个相位节点P[n–1]和P[n]之间，其中分别在相位节点P[n–1]和P[n]处产生的时钟信号CKOUT[n–1]和CKOUT[n]具有多相可控振荡器104的相邻相位。也就是说，时钟信号CKOUT[n–1]和CKOUT[n]之间的相位差为多相可控振荡器的一个相位步长。举例而言但不是限制，电阻元件202[n]可以由金属电阻器、多晶硅电阻器或者MOS(Metal Oxide Semiconductor，金属氧化物半导体)电阻器来实现。
在本实施例中，振荡核心电路122[0]～122[M–1]以环形结构的方式级联。因此，当图2所示的相位节点P[n–1]为相位节点P[0]时，图2中所示的相位节点P[n]为相位节点P[1]，以及当图2中所示的相位节点P[n–1]为相位节点P[M–1]时，图2中所示的相位节点P[n]为相位节点P[0]。反相器204[n]用于从多相可控振荡器104的一个相位节点P[n–k]接收输入反馈时钟信号CKOUT[n–k]，并且根据该输入反馈时钟信号CKOUT[n–k]产生至相位节点P[n]的输出反馈时钟信号其中k为从1～(M–1)中选出的整数。在相位节点P[n–k]和P[n]处分别产生的时钟信号CKOUT[n–k]和CKOUT[n]之间的相位差具有k个多相可控振荡器104的相位步长。例如，当k＝2且图2所示的相位节点P[n]为相位节点P[2]时，则图2所示的相位节点P[n–k]为相位节点P[0]，如此在相位节点P[0]产生的时钟信号充当图2所示的输入反馈时钟信号CKOUT[n–k]。在另一个示例中，当k＝2且图2所示的相位节点P[n]为相位节点P[1]时，图2所示的相位节点P[n–k]为相位节点P[M–1]，如此在相位节点P[M–1]处产生的时钟信号充当图2所示的输入反馈时钟信号CKOUT[n–k]。图3是根据本发明实施例的多相可控振荡器的结构示意图。图1中所示的多相可控振荡器104可以由M＝64的多相可控振荡器300来实现。但是，这仅是说明的目的而不意味着对本发明的限制。
时钟注入电路102接收至少一个时钟源产生的至少一个参考时钟信号，其中每个参考时钟信号CKIN[i]具有固定的相位。例如，时钟注入电路102接收k个参考时钟信号CKIN[0]～CKIN[k–1]，其中k为大于或等于1的整数，这取决于实际的设计考量。在一个示范性设计中，时钟注入电路102可以接收单个参考时钟信号CKIN[0]，其中k＝1。在另一示范性设计中，时钟注入电路102可以接收一对差分参考时钟信号CKIN[0]和CKIN[1]，其中K＝2。在又另一示范性设计中，时钟注入电路102可以接收多相的参考时钟输入，包括：具有相同频率和不同相位的时钟信号CKIN[0]～CKIN[k–1]，其中K＞2。在本实施例中，每个参考时钟信号CKIN[i]的中心频率Freq_inj是多相可控振荡器104的不同相位节点提供的时钟信号CKOUT[i]的中心频率Freq_freerun的2倍，即Freq_inj＝2Freq_freerun。
至于时钟注入电路102，其包括：至少一个多工器(如k个多工器112[0]～112[k–1])以及多个注入型(injection)MOS电路(如M/2个注入型MOS电路114[0]～114[M/2–1])。在本实施例中，每个注入型MOS电路耦合至多相可控振荡器104的两个相位节点。因此，注入型MOS电路114[0]～114[M/2–1]的数量为多相可控振荡器104提供的时钟相位的数量的一半。
图4A～图4D为注入型MOS电路的不同实施例的结构示意图。注入型MOS电路114[n]可以用来实现注入型MOS电路114[0]～114[M/2–1]中的任意一个。如图4A所示，注入型MOS电路114[n]包括：一个第一MOS晶体管M1和一个第二MOS晶体管M2，其中第一MOS晶体管M1和第二MOS晶体管M2均为N沟道MOS(NMOS)晶体管。注入型MOS电路114[n]耦接至多相可控振荡器104的两个相位节点P[n]和P[n–M/2]，其中相位节点P[n]和P[n–M/2]处产生的时钟信号具有180°的相位差。第一MOS晶体管M1具有控制点、第一连接节点和第二连接节点，其中第一连接节点耦接至相位节点P[n]，第二连接节点耦接至时钟注入电路102的共模电压(common–mode voltage，VCM)节点。第二MOS晶体管M2具有控制节点，第一连接节点和第二连接节点，其中第一连接节点耦接至时钟注入电路102的共模电压(VCM)节点，第二连接节点耦接至相位节点P[n–M/2]。在参考时钟信号CKIN[i](可以表示时钟注入电路102接收到的单个参考时钟信号，或者表示时钟注入电路102接收的多个参考时钟信号之一)被选择并且被注入至注入型MOS电路114[n]的情形中，第一MOS晶体管M1和第二MOS晶体管M2的控制节点接收参考时钟信号CKIN[i]。可替换地，可以修改注入型MOS电路114[n]以使用P沟道MOS(PMOS)晶体管M1′和M2′来替换NMOS晶体管M1和M2，如图4B所示。
在一些实施例中，可以使用大于1个的第一MOS晶体管和大于1个的第二MOS晶体管来实现注入型MOS电路114[n]。如图4C所示，注入型MOS电路114[n]包括：多个第一MOS晶体管M11，M12和多个第二MOS晶体管M21，M22，其中第一MOS晶体管M11，M12和第二MOS晶体管M21，M22均为NMOS晶体管。第一MOS晶体管M11具有控制节点，第一连接节点和第二连接节点，其中第一连接节点通过第一MOS晶体管M12耦接至相位节点P[n]，第二连接节点耦接至时钟注入电路102的VCM节点。第一MOS晶体管M12具有控制节点，第一连接节点和第二连接节点，其中第一连接节点耦接至相位节点P[n]，第二连接节点通过第一MOS晶体管M11耦接至时钟注入电路102的VCM节点。第二MOS晶体管M21具有控制节点，第一连接节点和第二连接节点，其中第一连接节点通过第二MOS晶体管M22耦接至相位节点P[n–M/2]，第二连接节点耦接至时钟注入电路102的VCM节点。第二MOS晶体管M22具有控制节点，第一连接节点和第二连接节点，其中第一连接节点通过第二MOS晶体管M21耦接至时钟注入电路102的VCM节点，第二连接节点耦接至相位节点P[n–M/2]。在参考时钟信号CKIN[i](可以表示时钟注入电路102接收到的单个参考时钟信号，或者可以表示时钟注入电路102接收到的多个参考时钟信号之一)被选择并被注入至注入型MOS电路114[n]的情形中，第一MOS晶体管M11，M12和第二MOS晶体管M21，M22的控制节点接收参考时钟信号CKIN[i]。可替换地，可以修改注入型MOS电路114[n]，以使用PMOS晶体管M11′，M12′，M21′和M22′来替换NMOS晶体管M11，M12，M21和M22，如图4D所示。
需要注意的是，图4A～4D所示的这些注入型MOS电路设计仅是出于说明目的，并不意味着对本发明的限制。例如，任何具有共模电压提取能力的注入型MOS电路均可以由时钟注入电路102使用。
时钟注入电路102进一步包括：多工器112[0]～112[k–1]，用于控制参考时钟信号CKIN[0]～CKIN[K–1]的传输。多工器112[0]～112[k–1]的数量取决于参考时钟信号CKIN[0]～CKIN[K–1]的数量。例如，当时钟注入电路102用于接收单个参考时钟信号时，将时钟注入电路102配置为具有单个多工器。对于另一示例，当时钟注入电路102用于接收一对差分参考时钟信号时，将时钟注入电路102配置为具有两个多工器。在本实施例中，将一个多工器配置为接收一个参考时钟信号，并且控制该多工器将该参考时钟信号传送至一个或多个注入型MOS电路。也就是说，多工器充当相位选择器，以将进入的参考时钟信号传送至被选择的注入型MOS电路，以用于在多相可控振荡器104的被选择的相位处进行时钟注入。图5是根据本发明实施例的多工器的结构示意图。多工器112[i]可以为图1所示的多工器112[0]～112[k–1]中的任意一个。多工器112[i]包括：多个开关SW[0]～SW[M/2–1]，耦接至注入型MOS电路114[0]～114[M/2–1]，其中开关SW[0]～SW[M/2–1]分别受开关控制信号S[0]～S[M/2–1]的控制。在一个示范性设计中，开关SW[0]～SW[M/2–1]中的每一个均可以由传输门来实现。在另一示范性设计中，开关SW[0]～SW[M/2–1]中的每一个均可以由三态缓冲器(tri-state buffer)来实现。
如图5所示，参考时钟信号CKIN[i]通过AC(Alternating Current，交流)耦合缓冲器(其可以使用电容C来实现)，并且由经过电阻R传输的偏置电压VB对其进行电平移动(level-shift)。如果需要将参考时钟信号CKIN[i]供给至注入型MOS电路114[n]，则将开关控制信号S[n]设置为“1”以接通相关的开关SW[n]，其中n为从0～(M/2–1)中选出的整数。在仅需要参考时钟信号CKIN[i]供给至一个注入型MOS电路的情形中，仅接通一个选择的开关，同时断开开关SW[0]～SW[M/2–1]中其余的开关。在另一需要参考时钟信号CKIN[i]供给至多个注入型MOS电路的情形中，仅接通多个被选择的开关，同时断开开关SW[0]～SW[M/2–1]中其余的(未被选择的)开关。
图6是根据本发明实施例的多相可控振荡器的时钟注入电路的第一电路设计的结构示意图。在本实施例中，M＝64且K＝1。因此，时钟源产生具有固定频率的单个参考时钟信号CKIN[0]，并提供给时钟注入电路，并且将该时钟注入电路配置为具有单个多工器(由MUX[0]来表示)和64个注入型MOS电路(统一用INJ_MOS来表示)。举例而言，多工器MUX[0]可以使用图5所示的示范性的多工器设计来实现，和/或，每个注入型MOS电路可以使用图4A～4D所示的示范性的注入型MOS电路设计来实现。进一步地，多相可控振荡器(由VCO来表示)可以用于在64个相位节点P[0]～P[63]提供64个时钟信号。举例而言，多相可控振荡器VCO中的每个振荡核心电路可以使用图2所示的示范性的振荡核心电路设计来实现，和/或，多相可控振荡器可以具有图3所示的示范性的配置。
在可选设计中，参考时钟信号的数量可以大于1。图7为根据本发明实施例的时钟注入电路和多相可控振荡器的第二电路设计的结构示意图。在本实施例中，M＝64且k＝2。例如，两个参考时钟信号CKIN[0]和CKIN[1]可以形成一对彼此具有180°相位差的差分时钟信号，并且可以将参考时钟信号CKIN[0]和CKIN[1]中的一个或者两个注入多相可控振荡器以设置相位旋转。在时钟注入电路中实现的多工器的数量可以等于参考时钟信号的数量。因此，时钟注入电路接收参考时钟信号CKIN[0]和CKIN[1]，并且时钟注入电路具有两个多工器(由MUX[0]和MUX[1]来表示)和64个注入型MOS电路(统一由INJ_MOS来表示)。多工器MUX[0]用于传送参考时钟信号CKIN[0]至一个或多个注入型MOS电路，以及多工器MUX[1]用于传送另一参考时钟信号CKIN[1]至一个或多个注入型MOS电路。举例而言，每个多工器可以使用图5所示的示范性的多工器设计来实现，和/或，每个注入型MOS电路可以使用图4A～4D所示的示范性的注入型MOS电路设计来实现。进一步地，多相可控振荡器(由VCO来表示)可以用于在64个相位节点P[0]～P[63]处提供64个时钟信号。举例而言，多相可控振荡器中的每个振荡核心电路可以使用图2所示的示范性的振荡核心电路设计来实现，和/或，多相可控振荡器VCO可以具有图3所示的示范性的配置。
总之，时钟注入电路中实现的多工器数量取决于参考时钟信号的数量。如果，参考时钟信号的数量为k，则将时钟注入电路配置为具有k个多工器，其中每个多工器具有多个开关，并且每个开关耦接至一个注入型MOS电路。因此，注入型MOS电路具有k个候选的注入时钟输入，并且当耦接在该注入型MOS电路和注入时钟输入之间的一个开关接通时，该注入型MOS电路接收注入时钟输入。
通过控制至少一个参考时钟信号(如CKIN[0]和CKIN[1])的注入，可以恰当地旋转在多相可控振荡器的不同相位节点处产生的时钟信号的相位。图8A和图8B示出了根据本发明实施例的注入锁定的相位旋转器的第一注入场景的示意图。假设具有两个参考时钟信号CKIN[0]和CKIN[1]的注入锁定的相位旋转器具有32个相位节点P[0]～P[31]，在该32个相位节点P[0]～P[31]处分别产生具有不同相位但是频率相同的32个时钟信号。例如，可以将图7所示的电路设计修改为仅具有32个相位节点P[0]～P[31]和仅具有16个开关控制信号S[0]～S[15]，并且注入锁定的相位旋转器可以由此修改后的电路设计来实现。在第一注入场景中，将开关控制信号S[0]设置为具有逻辑高电平“1”，而将其余开关控制信号S[1]～S[15]设置为具有逻辑低电平“0”。因此，仅接通受开关控制信号S[0]控制的开关，以传送参考时钟信号CKIN[0]至注入型MOS电路，并且该注入型MOS电路连接至接通的开关的输出口以及连接至多相可控振荡器的两个相位节点P[0]和P[16]。换句话说，仅将参考时钟信号CKIN[0]注入多相可控振荡器。如图8A和8B所示，在相位节点P[0]和P[16]处产生的时钟具有180°的相位差，并且在相位节点P[0]和P[16]处的时钟的零交点(zero-crossing)的时间与注入的参考时钟信号CKIN[0]具有最大幅度的时间对齐。根据多相可控振荡器的设计，相位节点P[0]和P[8]处产生的时钟具有90°的相位差，并且相位节点P[16]和P[24]处产生的时钟具有90°的相位差。由于参考时钟信号CKIN[0]和CKIN[1]中的每一个的中心频率均为多相可控振荡器的每个相位节点P[0]～P[31]提供的时钟信号的中心频率的2倍，因此相位节点P[8]和P[24]处的时钟的零交点的时间与参考时钟信号CKIN[1]具有最大幅度的时间对齐。
当调整参考时钟信号CKIN[0]的注入点时，在相位节点P[0]～P[31]处产生的时钟信号的相位相应地旋转。图9A和9B为根据本发明实施例的注入锁定的相位旋转器的第二注入方案的示意图。在第二注入方案中，将开关控制信号S[1]设置为具有逻辑高电平“1”，以及将其余的开关控制信号S[0]和S[2]～S[15]设置为具有逻辑低电平“0”。因此，仅接通受开关控制信号S[1]控制的开关，以传送参考时钟信号CKIN[0]至注入型MOS电路，并且该注入型MOS电路连接至接通的开关的输出口并且连接至多相可控振荡器的两个相位节点P[1]和P[17]。如图9A和9B所示，在相位节点P[1]和P[17]处产生的时钟具有180°的相位差，并且在相位节点P[1]和P[17]处的时钟的零交点(zero-crossing)的时间与注入的参考时钟信号CKIN[0]具有最大幅度的时间对齐。根据多相可控振荡器的设计，在相位节点P[1]和P[9]处产生的时钟具有90°的相位差，并且在相位节点P[17]和P[25]处产生的时钟具有90°的相位差。由于参考时钟信号CKIN[0]和CKIN[1]中的每一个的中心频率均为多相可控振荡器的每个相位节点P[0]～P[31]处提供的时钟信号的中心频率的2倍，因此在相位节点P[9]和P[25]处的时钟的零交点的时间与参考时钟信号CKIN[1]具有最大幅度的时间对齐。由于通过调整时钟注入来使得相位旋转，因此在图8A和8B所示的第一注入场景下，相位节点P[0]处产生的时钟的相位不同于在图9A和9B所示的第二注入场景下相位节点P[0]处产生的时钟的相位，并且等于在图9A和9B所示的第二注入场景下相位节点P[1]处产生的时钟的相位。
图10A和10B为根据本发明实施例的注入锁定的相位旋转器的第三注入场景的示意图。在第三注入场景中，将开关控制信号S[2]设置为具有逻辑高电平“1”，并且将其余开关控制信号S[0]、S[1]、S[3]～S[15]设置为具有逻辑低电平“0”。因此，仅接通受开关控制信号S[2]控制的开关，以传输参考时钟信号CKIN[0]至注入型MOS电路，并且该注入型MOS电路连接至接通的开关的输出口并且连接至多相可控振荡器的两个相位节点P[2]和P[18]。如图10A和10B所示，在相位节点P[2]和P[18]处产生的时钟具有180°的相位差，并且在相位节点P[2]和P[18]处的时钟的零交点(zero-crossing)的时间与注入的参考时钟信号CKIN[0]具有最大幅度的时间对齐。根据多相可控振荡器的设计，在相位节点P[2]和P[10]处产生的时钟具有90°的相位差，并且在相位节点P[18]和P[26]处产生的时钟具有90°的相位差。由于参考时钟信号CKIN[0]和CKIN[1]中的每一个的中心频率均为在多相可控振荡器的每个相位节点P[0]～P[31]处提供的时钟信号的中心频率的2倍，因此在相位节点P[10]和P[26]处的时钟的零交点的时间与参考时钟信号CKIN[1]具有最大幅度的时间对齐。由于通过调整时钟注入来使得相位旋转，因此在图8A和8B所示的第一注入场景下相位节点P[0]处产生的时钟的相位不同于在图10A和10B所示的第三注入场景下相位节点P[0]处产生的时钟的相位，而等于在图10A和10B所示的第三注入场景下相位节点P[2]处产生的时钟的相位。
从图8～10所示的示例可见，通过改变参考时钟信号的注入点来旋转多相可控振荡器的相位节点处的时钟相位。理想地，时钟注入电路102接收的每个参考时钟信号CKIN[i]的中心频率Freq_inj均为多相可控振荡器104的每个相位节点P[i]处提供的时钟信号CKOUT[i]的中心频率Freq_freerun的两倍，其中，Freq_inj/2＝Freq_freerun。但是，由于特定因素，可能在至少一个参考时钟信号CKIN[i]和多相可控振荡器104提供的时钟信号CKOUT[i]之间存在频率偏移Freq_offset，其中Freq_offset＝Freq_inj/2–Freq_freerun。本发明提出使用具有共模电压提取能力的注入型MOS电路，使得FLL电路106可以参考提取的共模电压VCM来调整多相可控振荡器，从而降低频率偏移。
图11是根据本发明实施例的频率偏移和共模电压之间的关系的示意图。如图11所示，当频率偏移Freq_offset为零偏移值时，在时钟注入电路102的共模电压节点处的共模电压VCM具有最大的电平。当频率偏移Freq_offset为负偏移值并且逐渐地向零偏移值增加时，时钟注入电路102的共模电压节点处的共模电压VCM逐渐地向最大电平增加。当频率偏移Freq_offset为正偏移值时且逐渐地向零偏移值减小时，时钟注入电路102的共模电压节点处的共模电压VCM逐渐地向最大电平增加。因此，根据关于共模电压VCM的斜率值(即共模电压VCM的变化率)可以估计频率偏移Freq_offset。基于此观察，FLL电路106可以用于监视共模电压VCM以适应性地调整输出至多相可控振荡器104的频率控制信号FREQ_CTRL。例如，频率控制信号FREQ_CTRL可以是提供给图2所示的每个振荡核心电路122[n]的反相器204的偏置电流。对另一示例，频率控制信号FREQ_CTRL可以是提供给图2所示的每个振荡核心电路122[n]的反相器204的偏置电压。
图12是根据本发明实施例的FLL电路的结构示意图。图1所示的FLL电路106可以使用图12所示的FLL电路1200来实现。FLL电路1200包括：ADC(Analog-To-DigitalConverter，模数转换器)1202、斜率侦测电路1204和DAC(Digital-To-Analog Converter，数模转换器)1206。ADC1202用于根据采样时钟来执行模数转换，以及采集共模电压VCM以在每个采样期间产生一个采样的共模电压值DCM。在一个示范性设计中，斜率侦测电路1204由使用运行共模电压斜率侦测算法的数字信号处理器来实现。斜率侦测电路1204用于分析采样的共模电压值DCM以侦测关于共模电压VCM的斜率值，以及根据该斜率值来确定频率控制值D_CTRL。例如，斜率侦测电路1204可以参考由先前的采样操作得到的采样的共模电压值DCM和由当前的采样操作得到的采样的共模电压值DCM来估计斜率值。DAC用于根据频率控制信号D_CTRL执行数模转换，从而将频率控制值D_CTRL转换为频率控制信号FREQ_CTRL，其中频率控制信号FREQ_CTRL可以为多相可控振荡器104的偏置电流或偏置电压，这取决于实际的设计考量。
图1所示的注入锁定的相位旋转器100的配置仅是本发明的一个实施例。任何使用了提供的注入锁定的相位旋转器100所拥有的一个或多个技术特征的时钟产生器将落入本发明的范围。例如，时钟产生器可以使用提出的使用电阻元件来产生次栅延迟(sub-gatedelay)的多相控制振荡器。对于另一示例，时钟产生器可以使用时钟注入电路，并且该时钟注入电路使用具有共模电压提取能力的注入型MOS电路和参考提取的共模电压来设置多相可控振荡器的频率控制信号的FLL电路，以降低频率偏移。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种时钟产生器，其特征在于，包括：
多相可控振荡器，具有多个相位节点，在该多个相位节点处分别产生具有不同相位的时钟信号，该多相可控振荡器包括：多个振荡核心电路，且每个振荡核心电路包括：
电阻元件，耦接在该多相可控振荡器的第一相位节点和第二相位节点之间，其中该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有该多相可控振荡器的相邻相位；以及
反相器，用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号，并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点；
其中，该多个振荡核心电路中的各电阻元件在环形结构中级联。
2.如权利要求1所述的时钟产生器，其特征在于，进一步包括：
时钟注入电路，用于接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器。
3.如权利要求2所述的时钟产生器，其特征在于，进一步包括：
锁频环电路，用于监视该时钟注入电路的共模电压节点处的共模电压，并产生频率控制信号至该振荡核心电路。
4.如权利要求3所述的时钟产生器，其特征在于，所述锁频环电路用于降低所述多相可控振荡器提供的时钟信号的频率与1/2的所述至少一个参考时钟信号的频率之间的偏移。
5.如权利要求3所述的时钟产生器，其特征在于，该锁频环电路包括：
模数转换器，用于采样该共模电压以产生采样的共模电压值；
斜率侦测电路，用于分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；以及
数模转换器，用于将该频率控制值转换为该频率控制信号。
6.如权利要求3所述的时钟产生器，其特征在于，所述时钟注入电路包括：
多个注入型金属氧化物半导体MOS电路，每个耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中该多个注入型MOS电路共享该共模电压，该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差，并且经由至少一个注入型MOS电路将该至少一个参考时钟信号注入该多相可控振荡器。
7.如权利要求6所述的时钟产生器，其特征在于，每个注入型MOS电路包括：
第一MOS晶体管，具有控制节点、耦接至该第三相位节点的第一连接节点和耦接至该共模电压节点的第二连接节点；以及
第二MOS晶体管，具有控制节点、耦接至该共模电压节点的第一连接节点和耦接至该第四相位节点的第二连接节点；
其中，当将该至少一个参考时钟信号注入该注入型MOS电路时，该第一MOS晶体管和该第二MOS晶体管的控制节点接收至少一个参考时钟信号。
8.如权利要求2所述的时钟产生器，其特征在于，该时钟注入电路包括：
多个注入型金属氧化物半导体MOS电路，每个耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中，该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差；以及
至少一个多工器，包括：多个开关，分别耦接至该多个注入型MOS电路，其中，该至少一个多工器用于接收该至少一个参考时钟信号，并传送该至少一个参考时钟信号给至少一个注入MOS电路。
9.一种时钟产生器，其特征在于，包括：
多相可控振荡器，具有多个相位节点，分别在该多个相位节点处产生具有不同相位的时钟信号；
时钟注入电路，用于接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器；以及
锁频环电路，用于监视该时钟注入电路的共模电压节点处的共模电压，并产生频率控制信号至该多相可控振荡器。
10.如权利要求9所述的时钟产生器，其特征在于，所述锁频环电路用于降低所述多相可控振荡器提供的时钟信号的频率与1/2的所述至少一个参考时钟信号的频率之间的偏移。
11.如权利要求9所述的时钟产生器，其特征在于，所述锁频环电路，包括：
模数转换器，用于采样该共模电压以产生采样的共模电压值；
斜率侦测电路，用于分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；以及
数模转换器，用于将该频率控制值转换为该频率控制信号。
12.如权利要求9所述的时钟产生器，其特征在于，所述时钟注入电路包括：
多个注入型金属氧化物半导体MOS电路，每个耦接至该多相可控振荡器的第一相位节点和第二相位节点，其中该多个注入型MOS电路共享该共模电压，该第一相位节点处产生的时钟信号和该第二相位节点处产生的时钟信号具有180°的相位差，并且经由至少一个注入型MOS电路将该至少一个参考时钟信号注入该多相可控振荡器。
13.如权利要求12所述的时钟产生器，其特征在于，每个注入型MOS电路包括：
第一MOS晶体管，具有控制节点、耦接至该第一相位节点的第一连接节点和耦接至该共模电压节点的第二连接节点；以及
第二MOS晶体管，具有控制节点、耦接至该共模电压节点的第一连接节点和耦接至该第二相位节点的第二连接节点；
其中，当将该至少一个参考时钟信号注入该注入型MOS电路时，该第一MOS晶体管和该第二MOS晶体管的控制节点接收至少一个参考时钟信号。
14.一种时钟产生方法，其特征在于，包括：
配置多相可控振荡器为具有多个振荡核心电路，其中每个振荡核心电路包括：电阻元件和反相器；该电阻元件耦接在该多相可控振荡器的第一相位节点和第二相位节点之间，其中该第一相位节点处产生的时钟信号和该第二相节点处产生的时钟信号具有该多相可控振荡器的相邻相位；其中，该反相器用于从该多相可控振荡器的一个相位节点接收输入反馈时钟信号，并根据该输入反馈时钟信号产生输出反馈时钟信号至该第二相位节点；以及
使用该多相可控振荡器来分别在多个相位节点提供具有不同相位的时钟信号；
其中，该多个振荡核心电路中的各电阻元件在环形结构中级联。
15.如权利要求14所述的时钟产生方法，其特征在于，进一步包括：
使用时钟注入电路来接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器。
16.如权利要求15所述的时钟产生方法，其特征在于，进一步包括：
监视该时钟注入电路的共模电压节点处的共模电压；以及
产生频率控制信号至该振荡核心电路。
17.如权利要求16所述的时钟产生方法，其特征在于，所述监视所述共模电压的步骤包括：
执行模数转换以采样该共模电压，从而产生采样的共模电压值；以及
分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；
所述产生所述频率控制信号的步骤包括：
执行数模转换以将该频率控制值转换为该频率控制信号。
18.如权利要求16所述的时钟产生方法，其特征在于，将该至少一个参考时钟信号注入该多相可控振荡器的步骤包括：
配置该时钟注入电路为具有多个注入型金属氧化物半导体MOS电路，且每个注入型MOS电路耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中该多个注入型MOS电路共享该共模电压，在该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差；以及
经由至少一个注入型MOS电路将该至少一个参考时钟信号注入该多相可控振荡器。
19.如权利要求18所述的时钟产生方法，其特征在于，每个注入型MOS电路包括：
第一MOS晶体管，具有控制节点、耦接至该第三相位节点的第一连接节点和耦接至该共模电压节点的第二连接节点；以及
第二MOS晶体管，具有控制节点、耦接至该共模电压节点的第一连接节点和耦接至该第四相位节点的第二连接节点；
其中，当该至少一个参考时钟信号注入该注入型MOS电路时，该第一MOS晶体管和该第二MOS晶体管的控制节点接收至少一个参考时钟信号。
20.如权利要求15所述的时钟产生方法，其特征在于，将该至少一个参考时钟信号注入该多相可控振荡器的步骤包括：
使用多个注入型金属氧化物半导体MOS电路，每个注入型MOS电路耦接至该多相可控振荡器的第三相位节点和第四相位节点，其中，在该第三相位节点处产生的时钟信号和该第四相位节点处产生的时钟信号具有180°的相位差；以及
控制多个分别耦接至该多个注入型MOS电路的开关，以传送该至少一个参考时钟信号给至少一个注入型MOS电路。
21.一种时钟产生方法，其特征在于，包括：
使用多相可控振荡器来在多个相位节点处分别提供具有不同相位的时钟信号；
使用时钟注入电路来接收至少一个参考时钟信号，并且将该至少一个参考时钟信号注入该多相可控振荡器；以及
监视该时钟注入电路的共模电压节点处的共模电压，并产生频率控制信号至该多相可控振荡器。
22.如权利要求21的时钟产生方法，其特征在于，所述监视所述共模电压的步骤包括：
执行模数转换以采样该共模电压，从而产生采样的共模电压值；以及
分析该采样的共模电压值以侦测与该共模电压相关的斜率值，并且根据该斜率值确定频率控制值；
所述产生所述频率控制信号的步骤包括：
对该频率控制值执行数模转换，以得到该频率控制信号。
CN201610905511.7A 2015-10-27 2016-10-18 时钟产生器及产生方法 Active CN106612118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011073099.XA CN112468144A (zh) 2015-10-27 2016-10-18 时钟产生器及产生方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562246788P 2015-10-27 2015-10-27
US62/246,788 2015-10-27
US15/261,884 US9654116B1 (en) 2015-10-27 2016-09-10 Clock generator using resistive components to generate sub-gate delays and/or using common-mode voltage based frequency-locked loop circuit for frequency offset reduction
US15/261,884 2016-09-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011073099.XA Division CN112468144A (zh) 2015-10-27 2016-10-18 时钟产生器及产生方法

Publications (2)

Publication Number Publication Date
CN106612118A true CN106612118A (zh) 2017-05-03
CN106612118B CN106612118B (zh) 2020-11-06

Family

ID=56979492

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610905511.7A Active CN106612118B (zh) 2015-10-27 2016-10-18 时钟产生器及产生方法
CN202011073099.XA Pending CN112468144A (zh) 2015-10-27 2016-10-18 时钟产生器及产生方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011073099.XA Pending CN112468144A (zh) 2015-10-27 2016-10-18 时钟产生器及产生方法

Country Status (3)

Country Link
US (1) US9654116B1 (zh)
EP (1) EP3163750B1 (zh)
CN (2) CN106612118B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10326460B2 (en) 2017-01-19 2019-06-18 Samsung Electronics Co., Ltd. Wide-range local oscillator (LO) generators and apparatuses including the same
US11063595B1 (en) 2020-05-19 2021-07-13 Cisco Technology, Inc. Dynamic multiphase injection-locked phase rotator for electro-optical transceiver

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382921A (en) * 1992-11-23 1995-01-17 National Semiconductor Corporation Automatic selection of an operating frequency in a low-gain broadband phase lock loop system
TWI241763B (en) * 2004-09-07 2005-10-11 Realtek Semiconductor Corp Multiphase voltage controlled oscillator
CN1937410A (zh) * 2006-08-17 2007-03-28 复旦大学 一种自适应工艺和温度补偿的高频环振型锁相环电路
EP2312753A1 (en) * 2008-07-07 2011-04-20 Panasonic Corporation Coupled ring oscillator and method for initializing the same
CN102035506A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 时钟产生电路、收发器以及时钟产生方法
US20120146692A1 (en) * 2010-12-08 2012-06-14 Electronics And Telecommunications Research Institute Differential controlled phase locked loop circuit
WO2012132847A1 (ja) * 2011-03-31 2012-10-04 国立大学法人東京工業大学 注入同期型周波数同期発振器
CN103078611A (zh) * 2012-12-28 2013-05-01 香港中国模拟技术有限公司 时钟产生器以及包括其的开关电容电路
US8710929B1 (en) * 2012-05-15 2014-04-29 Cadence Design Systems, Inc. System and method for combined I/Q generation and selective phase interpolation
KR20140124589A (ko) * 2013-04-17 2014-10-27 고려대학교 산학협력단 차지 펌프 및 이를 이용한 위상 동기 루프 회로
US20150213873A1 (en) * 2014-01-28 2015-07-30 Samsung Electronics Co., Ltd. Injection-locked phase locked loop circuits using delay locked loops

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821503B1 (en) 1996-07-22 2007-01-03 Nippon Telegraph And Telephone Corporation Clock timing recovery circuit
US6393083B1 (en) 1998-07-31 2002-05-21 International Business Machines Corporation Apparatus and method for hardware implementation of a digital phase shifter
JP2000090589A (ja) 1998-09-11 2000-03-31 Matsushita Electric Ind Co Ltd クロックリカバリー装置
US6617936B2 (en) 2001-02-20 2003-09-09 Velio Communications, Inc. Phase controlled oscillator
US7076377B2 (en) 2003-02-11 2006-07-11 Rambus Inc. Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
US7251764B2 (en) 2003-05-27 2007-07-31 International Business Machines Corporation Serializer/deserializer circuit for jitter sensitivity characterization
US7760833B1 (en) 2005-02-17 2010-07-20 Analog Devices, Inc. Quadrature demodulation with phase shift
US8331512B2 (en) 2006-04-04 2012-12-11 Rambus Inc. Phase control block for managing multiple clock domains in systems with frequency offsets
US8072253B2 (en) 2006-09-13 2011-12-06 Nec Corporation Clock adjusting circuit and semiconductor integrated circuit device
JP5315988B2 (ja) * 2008-12-26 2013-10-16 株式会社リコー Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路
TWI493864B (zh) * 2010-03-31 2015-07-21 Silicon Motion Inc 振盪訊號產生裝置與其相關方法
US10530376B2 (en) 2013-12-31 2020-01-07 Futurewei Technologies, Inc. Phase interpolation and rotation apparatus and method
US9246480B2 (en) 2014-06-02 2016-01-26 Mediatek Inc. Method for performing phase shift control in an electronic device, and associated apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382921A (en) * 1992-11-23 1995-01-17 National Semiconductor Corporation Automatic selection of an operating frequency in a low-gain broadband phase lock loop system
TWI241763B (en) * 2004-09-07 2005-10-11 Realtek Semiconductor Corp Multiphase voltage controlled oscillator
CN1937410A (zh) * 2006-08-17 2007-03-28 复旦大学 一种自适应工艺和温度补偿的高频环振型锁相环电路
EP2312753A1 (en) * 2008-07-07 2011-04-20 Panasonic Corporation Coupled ring oscillator and method for initializing the same
CN102035506A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 时钟产生电路、收发器以及时钟产生方法
US20120146692A1 (en) * 2010-12-08 2012-06-14 Electronics And Telecommunications Research Institute Differential controlled phase locked loop circuit
WO2012132847A1 (ja) * 2011-03-31 2012-10-04 国立大学法人東京工業大学 注入同期型周波数同期発振器
US8710929B1 (en) * 2012-05-15 2014-04-29 Cadence Design Systems, Inc. System and method for combined I/Q generation and selective phase interpolation
CN103078611A (zh) * 2012-12-28 2013-05-01 香港中国模拟技术有限公司 时钟产生器以及包括其的开关电容电路
KR20140124589A (ko) * 2013-04-17 2014-10-27 고려대학교 산학협력단 차지 펌프 및 이를 이용한 위상 동기 루프 회로
US20150213873A1 (en) * 2014-01-28 2015-07-30 Samsung Electronics Co., Ltd. Injection-locked phase locked loop circuits using delay locked loops

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AKINORI MATSUMOTO: "A Design Method and Developments of a Low-Power and High-Resolution Multiphase Generation System", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS 》 *
陆泼: "应用于30GHz锁相环的高性能电荷泵设计", 《微电子学》 *

Also Published As

Publication number Publication date
EP3163750B1 (en) 2021-03-31
EP3163750A1 (en) 2017-05-03
US9654116B1 (en) 2017-05-16
CN106612118B (zh) 2020-11-06
US20170117904A1 (en) 2017-04-27
CN112468144A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
US7573967B2 (en) Input threshold adjustment in a synchronous data sampling circuit
US6041090A (en) Data sampling and recover in a phase-locked loop (PLL)
KR100625550B1 (ko) 분수 분주회로 및 이것을 사용한 데이터 전송장치
US7545188B1 (en) Multiphase clock generator
US6359486B1 (en) Modified phase interpolator and method to use same in high-speed, low power applications
US20020105386A1 (en) Multi-channel clock recovery circuit
US20010026179A1 (en) Clock control circuit and clock control method
JPH077397A (ja) 非反転タップを有するｃｍｏｓマルチタップディジタル遅延ライン
JP6446902B2 (ja) 信号アライメント回路、データ処理回路、システム及びｉｃチップ
KR20110028222A (ko) 동기 발진기, 클록 재생 장치, 클록 분배 회로, 및 멀티 모드 주입 회로
Hafez et al. A 32-to-48Gb/s serializing transmitter using multiphase sampling in 65nm CMOS
CN106160737B (zh) 一种相移控制方法及装置
JP2011097314A (ja) 多相クロック発生回路
JP3573661B2 (ja) クロック信号制御方法及び回路とこれを用いたデータ伝送装置
CN105874715A (zh) 相位内插和旋转装置和方法
CN106612118A (zh) 时钟产生器及产生方法
US20060284693A1 (en) Digitally controlled oscillator for reduced power over process variations
FI109853B (fi) Menetelmä kellogeneraattorin vaiheen säätämiseksi datasignaalin suhteen
CN208999990U (zh) 真随机数发生器
CN107565956A (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
US6040743A (en) Voltage controlled oscillator for recovering data pulses from a data input stream having digital data with an unknown phase
JPH09508775A (ja) 集積可能クロック再生回路
Yao Time to Digital Converter used in ALL digital PLL
KR100524165B1 (ko) 반도체 집적 회로
Krawczyk et al. SiGe HBT serial transmitter architecture for high speed variable bit rate intercomputer networking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant