CN106601755A - 一种避免像素电极open的结构设计及其制备工艺 - Google Patents

一种避免像素电极open的结构设计及其制备工艺 Download PDF

Info

Publication number
CN106601755A
CN106601755A CN201710017219.6A CN201710017219A CN106601755A CN 106601755 A CN106601755 A CN 106601755A CN 201710017219 A CN201710017219 A CN 201710017219A CN 106601755 A CN106601755 A CN 106601755A
Authority
CN
China
Prior art keywords
light shield
shield layers
drain electrode
structure design
pln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710017219.6A
Other languages
English (en)
Inventor
喻志农
闫伟
郭建
蒋玉蓉
薛唯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201710017219.6A priority Critical patent/CN106601755A/zh
Publication of CN106601755A publication Critical patent/CN106601755A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明提供了一种避免像素电极open的结构设计，所述结构设计中采用特殊LS遮光层，在LS层图案边界位置形成漏极刻蚀孔，形成漏极处凸起结构，在凸起处PLN层厚度明显小于周围其他位置。进一步在漏极凸起位置正上方完成PLN打孔，此时打孔深度将明显小于原有结构时孔洞深度，为像素电极线P‑ITO的淀积提供了更小的坡度角，能够避免因P‑ITO线断裂而产生的不良。

Description

一种避免像素电极open的结构设计及其制备工艺
技术领域
本发明属于半导体基板领域，具体涉及一种避免像素电极open的结构设计和制备工艺。
背景技术
目前，在半导体加工，特别是平板显示的驱动装置薄膜晶体管（Thin FilmTransistor，TFT）阵列中，由于 PLN层厚度远远高于其他薄膜层，在对PLN层的进行打孔时，孔的深度过大，坡度过陡，这严重影响像素电极线P-ITO的淀积，易造成其在孔洞处断裂。如图1所示即为现有工艺形成的TFT剖面图，P-ITO层厚度仅为40nm，如果PLN孔过深，极易因坡度过陡，在转角处断裂,产生不良。通过PVX孔与PLN孔位置相错，可以一定程度上减小P-ITO淀积时的坡度角，然而由于P-ITO断裂产生的不良仍有发生，这一问题没有得到根本上的解决，严重影响了产品良率。现有技术中传统的TFT结构关键位置剖面示意图如图1所示，在该结构中，PLN孔与漏极电极孔位置重合，形成的孔深度较大，坡度角较大，当进一步淀积像素电极线P-ITO时，易发生P-ITO断裂，产生电学不良。
发明内容
为了解决上述问题，本发明提供一种避免像素电极open的结构设计，所述结构设计为特殊LS结构，所述特殊LS结构半导体基板包括LS遮光层，所述LS遮光层构成凸起结构，所述凸起结构正上方设有漏极电极刻蚀孔和PLN孔，所述漏极电极刻蚀孔为ILD孔；
进一步地，所述特殊LS结构半导体基板还包括多晶硅层、漏极电极、有源层和栅控有源沟道，所述多晶硅层和栅控有源沟道均设置在所述LS遮光层上方，所述多晶硅层连接漏极电极，所述LS遮光层的遮光范围外形成有源层其余区域，所述漏极电极位于LS遮光层正上方；
进一步地，所述LS遮光层通过二次刻蚀形成；
进一步地，所述PLN孔与所述LS遮光层边界位置相对固定；
进一步地，所述LS遮光层覆盖整个栅控有源沟道；
进一步地，所述漏极电极位置高于所述漏极电极周侧区域；
进一步地，一种避免像素电极open的结构设计的制备工艺，所述制备工艺对所述结构设计通过设置LS遮光层，在LS遮光层边界位置形成漏极电极刻蚀孔，在漏极电极处形成凸起结构，在凸起结构正上方完成PLN打孔；
进一步地，所述制备工艺包括：
S1：设置加厚的LS遮光层；
S2：对LS遮光层进行第一次刻蚀工艺，设置LS遮光层边缘坡度相对较小；
S3：在LS遮光层之上设置栅控有源沟道和与漏极电极接触的多晶硅层，在LS遮光层的遮光范围外形成有源层其余区域，漏极电极位于LS遮光层正上方；
S4：再进行PLN层涂覆，再在漏极电极正上方完成PLN打孔，打孔位置与LS遮光层边界位置相对固定；
S5：完成像素电极线P-ITO在刻蚀孔处的淀积；
进一步地，所述LS遮光层材料为遮光材料。
本发明的有益效果如下：
1）打孔深度将明显小于现有技术中孔洞深度，为像素电极线P-ITO的淀积提供了更小的坡度角，能够避免因P-ITO线断裂而产生的不良；
2）特殊LS结构实现PLN层在漏极正上方位置厚度变小，使PLN孔深度减小，坡度角减小；
3）通过进行二次刻蚀，形成台阶状LS遮光层，不仅可以保证有源层完整连接，在此基础上，透过率也得到保证；
4）加厚LS遮光层的存在能够抬高漏极处膜层高度，形成凸起结构，PLN层涂覆后该处PLN层厚度明显小于其他位置，在该位置形成的孔深度较小，坡度角较小，像素电极线P-ITO淀积时不易断裂，避免产生不良，有效提高生产良率。
附图说明
图1为本发明中所述传统的TFT结构关键位置剖面示意图；
图2为本发明中实施例1制备的基板结构图；
图3为本发明中实施例2制备的基板结构图；
图4为本发明中实施例3制备的基板结构图。
附图标记说明：
1、基板；2、Poly；3、LS；4、Buffer；5、GI、6、ILD；7、Source；8、Gate；9、Drain；10、PLN；11、C-ITO；12、PVX；13、P-ITO。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细描述。应当理解，此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。相反，本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、修改、等效方法以及方案。进一步，为了使公众对本发明有更好的了解，在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。
下面结合附图和具体实施例对本发明作进一步说明，但不作为对本发明的限定。下面为本发明的举出最佳实施例：
一种避免像素电极open的结构设计一种避免像素电极open的结构设计，所述结构设计为特殊LS结构半导体基板，所述特殊LS结构半导体基板包括LS遮光层，所述LS遮光层构成凸起结构，所述凸起结构正上方设有漏极电极刻蚀孔和PLN孔，所述漏极电极刻蚀孔为ILD孔，所述特殊LS结构半导体基板还包括多晶硅层、漏极电极、有源层和栅控有源沟道，所述多晶硅层和栅控有源沟道均设置在所述LS遮光层上方，所述多晶硅层连接漏极电极，所述LS遮光层的遮光范围外形成有源层其余区域，所述漏极电极位于LS遮光层正上方，所述LS遮光层通过二次刻蚀形成，，所述PLN孔与所述LS遮光层边界位置相对固定，所述漏极电极位置高于所述漏极电极周侧区域。
一种避免像素电极open的结构设计的制备工艺，所述制备工艺对所述结构设计通过设置LS遮光层，在LS遮光层边界位置形成漏极电极刻蚀孔，在漏极电极处形成凸起结构，在凸起结构正上方完成PLN打孔，所述制备工艺包括：
S1：设置加厚的LS遮光层；
S2：对LS遮光层进行第一次刻蚀工艺，设置LS遮光层边缘坡度相对较小；
S3：在LS遮光层之上设置栅控有源沟道和与漏极电极接触的多晶硅层，在LS遮光层的遮光范围外形成有源层其余区域，漏极电极位于LS遮光层正上方；
S4：再进行PLN层涂覆，再在漏极电极正上方完成PLN打孔，打孔位置与LS遮光层边界位置相对固定；
S5：完成像素电极线P-ITO在刻蚀孔处的淀积。
所述LS遮光层材料为遮光材料。
传统的TFT结构关键位置剖面图如图1所示，在该结构中，PLN孔与漏极电极孔位置重合，形成的孔深度较大，坡度角较大，当进一步淀积像素电极线P-ITO时，易发生P-ITO断裂，产生电学不良。为此，我们提出了如下方案：在不改变原有工艺流程的基础上，通过改变LS厚度来调节PLN孔深度，降低孔的坡度角，如图2所示。
实施例1：
在阵列基板制备过程中，实际情况可形成如图2所示的结构，需要形成加厚的LS遮光层3，且需要在LS遮光层3之上形成栅控有源沟道和与漏极接触的多晶硅层，在LS遮光范围外形成有源层2其余区域，漏极电极9图案位于LS遮光层3正上方，在进行PLN层10涂覆后，再在漏极正上方完成PLN打孔，打孔位置与LS遮光层3边界位置相对固定，最终完成像素电极线P-ITO13在刻蚀孔处的淀积。
可见，由于厚度很大的LS遮光层3存在，漏极电极9相比于周围其他区域位置较高，在之后的PLN层10涂覆完成后，由于PLN层10特有的平坦化作用，在漏极电极9正上方的PLN层10相比于其他位置厚度较小。这样，在此位置形成的PLN孔，相比于原有结构，深度较小，坡度角也较小。因此，在像素电极线P-ITO13淀积时，将避免转角较大造成的P-ITO13断裂问题。
需要说明的是由于LS遮光层3厚度很大，有源层在LS遮光层3边界处的坡度角增大，容易发生断裂，因此，在对LS遮光层3进行刻蚀工艺时，应尽量保证LS遮光层3边缘坡度较小。
通常，LS材料可以为其他材质，只需保证遮光作用即可，如若发现其他材质，能够在保证遮光作用良好的情况下，确保LS遮光层3刻蚀坡度角更小，可以代替原有材料。
实施例2：
在实施例1中，虽然由于厚LS遮光层3的存在，使得凸起漏极上方PLN层10厚度得到减小，打孔深度减小，利于P-ITO13的淀积，但产生的问题是LS遮光层3边界处坡度角加大，有源层2在该位置可能会发生断裂。所以在此基础上，在实施例二中将LS遮光层3长度进一步加大，覆盖整个有源沟道，这样可以确保有源层2不会发生断裂情况，同时可以保证PLN孔的深度仍然得到减小，利于P-ITO13的淀积，避免因P-ITO13断裂产生不良，其结构如图3所示。
实施例3：
在实施例2中，LS遮光层3边界处有源层坡度角过大问题得到解决，但由于LS遮光层3长度加大，导致遮光区域扩大，这会在一定程度上减小开口率。为了避免这一情况发生，同时保证有源层2坡度角适当减小，本实施例中采用对LS遮光层3进行二次刻蚀，形成台阶状LS遮光层3的方法，其剖面结构如图4所示。通过第一次刻蚀形成实施例一中LS遮光层3，通过对该图案部分进行二次刻蚀，形成二阶LS遮光层3，不仅可以保证有源层2完整连接，在此基础上，透过率也得到保证。
本发明加厚LS遮光层的存在能够抬高漏极处膜层高度，形成凸起结构，PLN层涂覆后该处PLN层厚度明显小于其他位置，在该位置形成的孔深度较小，坡度角较小，像素电极线P-ITO淀积时不易断裂，避免产生不良，有效提高生产良率。
以上所述的实施例，只是本发明较优选的具体实施方式的几种，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。

Claims (9)

1.一种避免像素电极open的结构设计，其特征在于，所述结构设计为特殊LS结构半导体基板，所述特殊LS结构半导体基板包括LS遮光层，所述LS遮光层构成凸起结构，所述凸起结构正上方设有漏极电极刻蚀孔和 PLN孔，所述漏极电极刻蚀孔为ILD孔。
2.根据权利要求1所述的结构设计，其特征在于，所述特殊LS结构半导体基板还包括多晶硅层、漏极电极、有源层和栅控有源沟道，所述多晶硅层和栅控有源沟道均设置在所述LS遮光层上方，所述多晶硅层连接漏极电极，所述LS遮光层的遮光范围外形成有源层其余区域，所述漏极电极位于LS遮光层边界处正上方。
3.根据权利要求1所述的结构设计，其特征在于，所述LS遮光层通过二次刻蚀形成。
4.根据权利要求2所述的结构设计，其特征在于，所述PLN孔与所述LS遮光层边界位置相对固定。
5.根据权利要求2所述的结构设计，其特征在于，所述LS遮光层覆盖整个栅控有源沟道。
6.根据权利要求2所述的结构设计，其特征在于，所述漏极电极位置高于所述漏极电极周侧区域。
7.一种避免像素电极open的结构设计的制备工艺，基于上述权利要求1-6之一所述的结构设计，其特征在于，所述制备工艺对所述结构设计通过设置LS遮光层，在LS遮光层边界位置形成漏极电极刻蚀孔，在漏极电极处形成凸起结构，在凸起结构正上方完成PLN打孔。
8.根据权利要求7所述的制备工艺，其特征在于，所述制备工艺包括：
S1：设置加厚的LS遮光层；
S2：对LS遮光层进行第一次刻蚀工艺，设置LS遮光层边缘坡度相对较小；
S3：在LS遮光层之上设置栅控有源沟道和与漏极电极接触的多晶硅层，在LS遮光层的遮光范围外形成有源层其余区域，漏极电极位于LS遮光层正上方；
S4：再进行PLN层涂覆，再在漏极电极正上方完成PLN打孔，打孔位置与LS遮光层边界位置相对固定；
S5：完成像素电极线P-ITO在刻蚀孔处的淀积。
9.根据权利要求7所述的制备工艺，其特征在于，所述LS遮光层材料为遮光材料。
CN201710017219.6A 2017-01-10 2017-01-10 一种避免像素电极open的结构设计及其制备工艺 Pending CN106601755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710017219.6A CN106601755A (zh) 2017-01-10 2017-01-10 一种避免像素电极open的结构设计及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710017219.6A CN106601755A (zh) 2017-01-10 2017-01-10 一种避免像素电极open的结构设计及其制备工艺

Publications (1)

Publication Number Publication Date
CN106601755A true CN106601755A (zh) 2017-04-26

Family

ID=58583121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710017219.6A Pending CN106601755A (zh) 2017-01-10 2017-01-10 一种避免像素电极open的结构设计及其制备工艺

Country Status (1)

Country Link
CN (1) CN106601755A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071123A (zh) * 2019-04-19 2019-07-30 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101963729A (zh) * 2010-06-08 2011-02-02 友达光电股份有限公司 显示面板
CN102346340A (zh) * 2010-08-03 2012-02-08 胜华科技股份有限公司 液晶显示面板
CN104867939A (zh) * 2015-04-13 2015-08-26 合肥京东方光电科技有限公司 像素单元及其制备方法、阵列基板和显示装置
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN105702687A (zh) * 2016-04-13 2016-06-22 武汉华星光电技术有限公司 Tft基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101963729A (zh) * 2010-06-08 2011-02-02 友达光电股份有限公司 显示面板
CN102346340A (zh) * 2010-08-03 2012-02-08 胜华科技股份有限公司 液晶显示面板
CN104867939A (zh) * 2015-04-13 2015-08-26 合肥京东方光电科技有限公司 像素单元及其制备方法、阵列基板和显示装置
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN105702687A (zh) * 2016-04-13 2016-06-22 武汉华星光电技术有限公司 Tft基板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071123A (zh) * 2019-04-19 2019-07-30 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Similar Documents

Publication Publication Date Title
CN108288637B (zh) 柔性显示面板的制作方法及柔性显示面板
CN102655175B (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
CN104576761B (zh) 薄膜晶体管及其制造方法、显示基板和显示装置
CN103681488A (zh) 阵列基板及其制作方法，显示装置
WO2019037166A1 (zh) 柔性显示面板的制作方法及柔性显示面板
US9099404B2 (en) Array substrate and manufacturing method thereof, OLED display device
CN112038356B (zh) 柔性显示面板
CN102842601B (zh) 一种阵列基板及其制作方法
CN103489922A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
US20230098341A1 (en) Array substrate and display panel
CN105319792B (zh) 阵列基板及液晶显示面板
CN108198820B (zh) 一种阵列基板及其制备方法
CN101609236A (zh) 薄膜晶体管阵列基板制造方法
CN105702687A (zh) Tft基板及其制作方法
CN103000693A (zh) 薄膜晶体管、显示器件及其制造方法、显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN102033370A (zh) 液晶显示基板及其制造方法
CN104134672A (zh) 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置
CN101561602A (zh) 液晶显示装置的阵列基板
CN202735644U (zh) 一种阵列基板
CN102790056B (zh) 阵列基板及其制作方法、goa单元制作方法及显示装置
CN106601755A (zh) 一种避免像素电极open的结构设计及其制备工艺
WO2019104834A1 (zh) 一种tft阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426