CN106601666B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN106601666B
CN106601666B CN201610893808.6A CN201610893808A CN106601666B CN 106601666 B CN106601666 B CN 106601666B CN 201610893808 A CN201610893808 A CN 201610893808A CN 106601666 B CN106601666 B CN 106601666B
Authority
CN
China
Prior art keywords
contact plug
layer
gate structure
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610893808.6A
Other languages
English (en)
Other versions
CN106601666A (zh
Inventor
张锺光
吴怜默
安学润
刘庭均
朴起宽
成百民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106601666A publication Critical patent/CN106601666A/zh
Application granted granted Critical
Publication of CN106601666B publication Critical patent/CN106601666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种半导体装置及其制造方法。半导体装置包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的上表面；第二接触塞，接触栅极结构和第一接触塞的上表面。第二接触塞的底表面具有不接触第一接触塞的上表面的第一部，第一部高于栅极结构的上表面。

Description

半导体装置及其制造方法
该专利申请要求于2015年10月16日提交到韩国知识产权局(KIPO)的第10-2015-0144399号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
技术领域
本公开涉及半导体装置及其制造方法。更具体地，示例实施例涉及包括接触塞的半导体装置及其制造方法。
背景技术
通常接触第一接触塞(其可接触基底上的源极/漏极层的上表面)和基底上的栅极结构的第二接触塞可以形成为填充可通过对基底上的绝缘夹层进行两次蚀刻而形成的开口。因此，绝缘夹层可能被过蚀刻从而可以暴露基底的上表面，填充开口的第二接触塞可能接触基底的上表面以产生电气故障。
发明内容
示例实施例提供了一种具有良好的可靠性的半导体装置。
示例实施例提供了一种制造具有良好的可靠性的半导体装置的方法。
根据示例实施例，提供了一种半导体装置。半导体装置可以包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的上表面；第二接触塞，接触栅极结构和第一接触塞的上表面。第二接触塞的底表面可以具有不接触第一接触塞的上表面的第一部，第一部可以高于栅极结构的上表面。
在示例实施例中，第二接触塞的底表面的第一部可以既不与第一接触塞竖直地叠置也不与栅极结构竖直地叠置。
在示例实施例中，第二接触塞的底表面还可以包括与第一部相邻的凸部，凸部的下表面可以低于栅极结构的上表面。
在示例实施例中，第二接触塞的底表面的凸部可以比第二接触塞的底表面的第一部靠近栅极结构。
在示例实施例中，第二接触塞的底表面可以包括其中上表面是第二接触塞的第一部的凹部。
在示例实施例中，第二接触塞的底部的凹部可以具有沿竖直方向的恒定的宽度。
在示例实施例中，第二接触塞的底部的凹部可以具有从其底部朝向其顶部逐渐减小的宽度。
在示例实施例中，第二接触塞可以包括金属图案以及覆盖金属图案的底部和侧壁的阻挡图案。阻挡图案在凹部的上表面处的厚度可以大于阻挡图案在凹部的侧壁处的厚度。
在示例实施例中，半导体装置还可以包括填充第二接触塞的底部的凹部的绝缘层结构。
在示例实施例中，绝缘层结构可以包括顺序地堆叠的第一氧化物层、氮化物层和第二氧化物层。
在示例实施例中，绝缘层结构可以包括顺序地堆叠的氮化物层和氧化物层。
在示例实施例中，绝缘层结构可以包括氮化物层。
在示例实施例中，第二接触塞的底部还可以包括与凹部相邻的凸部，凸部的下表面可以低于栅极结构的上表面。
在示例实施例中，第二接触塞的底部的凸部可以比凹部靠近栅极结构。
在示例实施例中，第二接触塞的底部的最下部可以与栅极结构的上表面基本共面。
在示例实施例中，第二接触塞的底表面的最下部可以低于栅极结构的上表面并高于栅极结构的底表面。
在示例实施例中，第二接触塞的底表面的最下部可以低于栅极结构的底表面且高于基底的上表面。
在示例实施例中，栅极结构可以是在第一方向上彼此分隔开的多个栅极结构中的一个，栅极结构中的每个可以在基本垂直于第一方向的第二方向上延伸。第二接触塞包括第一延伸部和第二延伸部，其中，第一延伸部在栅极结构之间沿第二方向延伸且与第一接触塞的上表面的一部分接触，第二延伸部在第一方向上延伸。第二延伸部可以连接到第一延伸部并且接触栅极结构中的至少一个栅极结构的上表面的部分。
在示例实施例中，第二接触塞的底表面的第一部可以形成在第二接触塞的第一延伸部和第二延伸部彼此相接的区域处。
在示例实施例中，半导体装置还可以包括隔离图案和多个有源鳍，其中，隔离图案在基底上，多个有源鳍设置在第二方向上。有源鳍中的每个可以从隔离图案的上表面部分地突起并在第一方向上延伸。源极/漏极层可以形成在有源鳍中的每个上。
在示例实施例中，第二接触塞的底表面的第一部可以与隔离图案竖直地叠置。
在示例实施例中，半导体装置还可以包括在隔离图案与第二接触塞的底表面的第一部之间的绝缘层结构。
在示例实施例中，绝缘层结构可以包括第一氧化物层、氮化物层和第二氧化物层。
在示例实施例中，绝缘层结构可以包括氧化物层和氮化物层。
在示例实施例中，第二接触塞的底表面可以包括多个第一部，第一部中的第一个第一部具有与第一部中的第二个第一部的高度不同的高度。
在示例实施例中，第二接触塞的底表面可以包括多个第一部。半导体装置还可以包括在隔离图案与第二接触塞的底表面的第一部中的一些第一部之间顺序地堆叠的第一氧化物层、氮化物层和第二氧化物层。半导体装置还可以包括在隔离图案与第二接触塞的底表面的第一部中的另外一些第一部之间顺序地堆叠的第一氧化物层和氮化物层。
在示例实施例中，第二接触塞的底表面的最下部可以高于隔离图案的下表面。
根据示例实施例，提供了一种半导体装置。半导体装置可以包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的上表面；第二接触塞，接触栅极结构的上表面和第一接触塞的上表面。第二接触塞的底表面的第一部既不接触栅极结构的上表面也不接触第一接触塞的上表面，并且具有变化的高度。
在示例实施例中，第二接触塞的底表面的第一部可以具有阶梯形状。
在示例实施例中，第二接触塞的底表面的第一部可以具有凹部。
在示例实施例中，第二接触塞的底表面还可以包括与凹部相邻的凸部。
在示例实施例中，第二接触塞的底表面的凸部可以比凹部靠近栅极结构。
在示例实施例中，第二接触塞的底表面的凸部的下表面可以低于栅极结构的上表面。
在示例实施例中，第二接触塞的底表面的凸部的下表面可以高于基底的上表面。
在示例实施例中，第二接触塞的底表面的凹部的上表面可以高于栅极结构的上表面。
在示例实施例中，第二接触塞的底表面的凹部的上表面可以低于栅极结构的上表面且高于栅极结构的底部。
在示例实施例中，第二接触塞的底表面可以包括多个凹部，凹部中的第一个凹部可以具有与凹部中的第二个凹部的高度不同的高度。
根据示例实施例，提供了一种半导体装置。半导体装置可以包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的上表面；第二接触塞，接触栅极结构的顶表面和第一接触塞的顶表面。第二接触塞的底表面的既不接触栅极结构的顶表面也不接触第一接触塞的顶表面的部分可以低于栅极结构的顶表面或与栅极结构的顶表面共面，且高于栅极结构的底部。
根据示例实施例，提供了一种半导体装置。半导体装置可以包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；接触塞，电连接到栅极结构和源极/漏极层两者。接触塞的底部的既不与栅极结构竖直地叠置也不与源极/漏极层竖直地叠置的部分可以具有阶梯形状或凹部。
在示例实施例中，接触塞的底部可以高于基底的顶表面。
在示例实施例中，接触塞的底部的既不与栅极结构竖直地叠置也不与源极/漏极层竖直地叠置的部分可以具有凹部，接触塞的底部的凹部的上表面可以高于栅极结构的顶表面。
在示例实施例中，第二接触塞的底部还可以包括与凹部相邻的凸部。
在示例实施例中，第二接触塞的底部的凸部的下表面可以低于栅极结构的顶表面。
根据示例实施例，提供了一种制造半导体装置的方法。在该方法中，可以在基底上形成栅极结构。可以在栅极结构上顺序地形成第一绝缘夹层和第二绝缘夹层。可以部分地去除第二绝缘夹层以形成暴露第一绝缘夹层的上表面的第一开口。可以在第一缘夹层的暴露的上表面以及第二绝缘夹层的上表面上形成第一层以填充第一开口。可以部分地去除第一层直到可以暴露第二绝缘夹层的上表面以形成与第一开口至少部分地竖直叠置的第二开口。第一层在第一开口中的部分可以剩余以至少填充第一开口的下部。可以使用第一层作为蚀刻掩模对第二绝缘夹层的暴露的部分以及第一绝缘夹层的在其下方的部分进行蚀刻以形成暴露栅极结构的上表面的第三开口。可以形成接触塞以填充第三开口。
在示例实施例中，第二开口可以与栅极结构的上表面至少部分地竖直叠置。
在示例实施例中，第一开口可以不与栅极结构的上表面竖直地叠置。
在示例实施例中，第三开口的一部分可以与栅极结构的上表面竖直地叠置，第三开口的另一部分可以不与栅极结构的上表面竖直地叠置。
在示例实施例中，第三开口的底部的第一部可以高于栅极结构的上表面。
在示例实施例中，第三开口的底部的第二部可以低于栅极结构的上表面。
在示例实施例中，第三开口的底部可以具有阶梯形状。
在示例实施例中，第三开口的底部可以具有凹部和凸部。
在示例实施例中，当形成第三开口时，可以使用第一层作为蚀刻掩模对第二绝缘夹层的暴露的部分进行蚀刻以形成第四开口，以暴露第一绝缘夹层的部分。第四开口可以与第一开口通信。可以使用第一层作为蚀刻掩模对第一绝缘夹层的暴露的部分进行蚀刻。在形成第四开口时，第一层的至少一部分可以剩余在第一开口中。
在示例实施例中，在第一层形成在第一绝缘夹层的暴露的上表面和第二绝缘夹层的上表面上以填充第一开口之后，可以在第一层上顺序地形成第二层、抗反射层和光致抗蚀剂图案。可以使用光致抗蚀剂图案作为蚀刻掩模对抗反射层和第二层进行顺序地蚀刻。当部分地去除第一层以形成第二开口时，可以使用第二层作为蚀刻掩模来对第一层进行蚀刻。
在示例实施例中，在部分地去除第一层以形成第二开口之后，可以去除第二层。
在示例实施例中，蚀刻停止层可以形成在第一绝缘夹层和第二绝缘夹层之间。当部分地去除第二绝缘夹层以形成第一开口时，可以部分地去除第二绝缘夹层和蚀刻停止层以形成第一开口。
在示例实施例中，在形成与第一开口至少部分地竖直叠置的第二开口之后，第一层的在第一开口中的部分可以剩余使得其上表面可以至少高于蚀刻停止层的上表面。
在示例实施例中，第一层和第二层可以分别包括SOH和氮氧化硅。
在示例实施例中，在栅极结构上顺序地形成第一绝缘夹层和第二绝缘夹层之后，可以形成绝缘层以围绕栅极结构的侧壁。绝缘夹层可以形成在栅极结构和绝缘层上。
在示例实施例中，接触塞可以是第二接触塞，在栅极结构上顺序地形成第一绝缘夹层和第二绝缘夹层之前，可以穿过绝缘层和第一绝缘夹层形成第一接触塞以电连接到基底。
在示例实施例中，第一开口可以形成为与第一接触塞的上表面部分地竖直叠置使得第二接触塞可以接触第一接触塞的上表面。
在示例实施例中，在基底上形成栅极结构之前，可以在基底上形成隔离图案以限定有源鳍。可以在有源鳍上形成源极/漏极层。第一接触塞可以接触源极/漏极层的上表面。
在示例实施例中，接触塞的底部可以在接触塞与源极/漏极层的上表面竖直地叠置的区域处具有阶梯形状或凹部。
根据示例实施例，提供了一种制造半导体装置的方法。在该方法中，可以在基底上形成其中包括第一结构的绝缘层。可以在第一结构和绝缘层上形成其中包括第二结构的第一绝缘夹层。可以在第二结构和第一绝缘层上形成第二绝缘夹层。可以部分地去除第二绝缘夹层以形成暴露第二结构和第一绝缘夹层的上表面的第一开口。可以在第二结构和第一绝缘夹层的暴露的上表面以及第二绝缘夹层的上表面上形成第一层以填充第一开口。可以部分地去除第一层以形成第二开口，其中，第二开口与第一结构和第一开口中的每个至少部分地竖直叠置且暴露第二绝缘夹层的上表面。第一层在第一开口中的部分可以剩余以至少填充第一开口的下部。可以使用第一层作为蚀刻掩模对第二绝缘夹层的暴露的部分以及第一绝缘夹层的在其下方的部分进行蚀刻以形成暴露第一结构的上表面的第三开口。可以形成接触塞以填充第三开口。
在示例实施例中，第二结构可以不与第一结构竖直地叠置。
在示例实施例中，可以穿过绝缘层和第一绝缘夹层形成第二结构以电连接到基底。
在示例实施例中，第一结构可以是栅极结构，接触塞可以是第二接触塞，第二结构可以是第一接触塞。
在示例实施例中，在绝缘层形成在基底上之前，可以在基底上形成隔离图案以限定有源鳍。可以在有源鳍上形成源极/漏极层。第二结构可以接触源极/漏极层的上表面。
在示例实施例中，第一开口可以不与第一结构竖直地叠置。
在示例实施例中，第三开口的一部分可以与第一结构竖直地叠置，第三开口的另一部分可以不与第一结构竖直地叠置。
在示例实施例中，第三开口的底部可以具有凹部和凸部。
在制造半导体装置的方法中，在源极/漏极层上的第一接触塞以及与第一接触塞和栅极结构两者接触的第二接触塞可以不接触基底。因此，可以防止由于从第二接触塞到基底的漏电流造成的电气故障。
根据示例实施例，半导体装置包括：栅极结构，在基底上；源极/漏极层，在基底的与栅极结构相邻的部分上；第一接触塞，接触源极/漏极层的顶表面；以及第二接触塞。栅极结构具有在第一高度处的最顶表面以及在第二高度处的最底表面。第二接触塞接触栅极结构的最顶表面和第一接触塞的顶表面。第二接触塞的底表面的第一部即不接触栅极结构的最顶表面也不接触第一接触塞的顶表面。第二接触塞的底表面的即不接触栅极结构的最顶表面也不接触第一接触塞的顶表面的第一部在等于第一高度或第二高度的高度处或者在第一高度和第二高度之间的高度处具有第一底表面部分，并且在大于第一高度或小于第二高度的高度处具有第二底表面部分。
在一些实施例中，第一底表面部分和第二底表面部分两者在基底的顶表面上。
在一些实施例中，第一底表面部分高于第二底表面部分。
在一些实施例中，第一底表面部分比第二底表面部分距栅极结构远。
附图说明
通过下面结合附图的详细的描述，将更清楚地理解示例实施例。如这里描述的，图1至图97表示非限制性的示例实施例。
图1至图50、图51A、图51B以及图52至图54是示出根据示例实施例制造半导体装置的方法的阶段的平面图和剖视图。
图55至图62是示出根据比较示例制造半导体装置的方法的阶段的剖视图。
图63至图66是示出根据示例实施例制造半导体装置的方法的阶段的剖视图。
图67至图69是示出根据示例实施例制造半导体装置的方法的阶段的剖视图。
图70至图72是示出根据示例实施例制造半导体装置的方法的阶段的剖视图。
图73至图76是示出根据示例实施例制造半导体装置的方法的阶段的平面图和剖视图。
图77至图81是分别示出根据示例实施例的半导体装置的剖视图。
图82和图83是示出根据示例实施例的半导体装置的平面图和剖视图。
图84至图86是分别示出根据示例实施例的半导体装置的剖视图。
图87至图91是分别示出根据示例实施例的半导体装置的平面图和剖视图。
图92至图97是分别示出根据示例实施例的半导体装置的平面图和剖视图。
在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。同样的标记始终指示同样的元件。虽然不同的附图示出了示例性实施例的变型，但是这些附图不必意在彼此互相排斥。相反，如将从下面详细描述的上下文可以看到的，当将附图和对其的描述作为整体考虑时，不同附图中描绘和描述的某些特征可以与来自其它附图的其它特征结合以引出各种实施例。
虽然这里描述的附图可以被称为使用诸如“一个实施例”或者“某些实施方案”的语言，但是除非上下文这样指示，否则这些附图和它们的对应的描述不意图与其它附图或描述相互排斥。因此，来自某些附图的某些方面可以与其它附图中的某些特征相同，和/或某些附图可以是具体示例性实施例的不同的表述或不同的部分。
具体实施方式
在下文将参照其中示出了一些示例实施例的附图更充分地描述各种示例实施例。然而，本发明构思可以以许多不同的形式来实施，并且不应该被解释为受限于这里阐述的示例实施例。在附图中，为了清晰起见会夸大层和区域的尺寸和相对尺寸。
当元件或层被称作“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层，或者被称作为“接触”另一元件或层或“与”另一元件或层“接触”时，不存在中间元件或中间层。如此，如这里使用的，术语“接触”指触碰。同样的标号始终指示同样的元件。如在这里使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
将理解的是，尽管在这里可使用术语第一、第二、第三、第四等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。除非上下文另外指出，否则例如，作为命名习惯，这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面在说明书的一部分中讨论的第一元件、组件、区域、层或部分可以在说明书的另一部分中或在权利要求中被命名为第二元件、组件、区域、层或部分。另外，在某些情况下，即使说明书中没有使用“第一”、“第二”等来描述术语，它仍然可以在权利要求中被称作“第一”或“第二”以将不同的要求保护的元件彼此区分开。
为了易于描述，在这里可使用诸如“在……之下”、“在……下面”、“下”、“在……上面”、“上”等空间相对术语来描述如附图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为在其它元件或特征“下面”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上面”。因此，示例性术语“在……下面”可包括上面和下面两种方位。此外，所述装置可被另外定位(旋转90度或者在其它方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语仅是出于描述具体示例实施例的目的，而不意图对本发明构思进行限制。如这里使用的，除非上下文另外明确指出，否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照作为理想的示例实施例(和中间结构)的示意图的剖视图来描述示例实施例。如此，将预期例如由制造技术和/或公差引起的图示的形状的变化。因此，示例实施例不应该被理解为受限于这里示出的区域的具体形状，而将包括例如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘将通常具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋区会导致在埋区和经其发生注入的表面之间的区域中的一些注入。因此，在附图中示出的区域实际上是示意性的，它们的形状并不意图限制本发明构思的范围。
如这里使用的诸如“相同”、“相等”、“平面的”或“共面的”的术语当指方位、布置、位置、形状、尺寸、数量或其它测量量时不必指完全等同的方位、布置、位置、形状、尺寸、数量、或其它测量量，但意图包含在例如由于制造工艺而可能发生的可接受的变量内的几乎等同的方位、布置、位置、形状、尺寸、数量、或其它测量量。除非上下文或其他声明另外指出，否则这里可以使用术语“基本”来强调这种意思。例如，描述为“基本相同的”、“基本等于”或“基本平面的”的术语可以是完全相同的、相等的或平面的，或者可以在例如由于制造工艺而可能发生的可接受的变量内是相同的、相等的或平面的。
诸如“大约”或“近似”的术语可以反映仅以小的相对的方式变化和/或以不会明显改变某些元件的操作、功能或结构的方式变化的数量、尺寸、方位或布置。例如，“从大约0.1至大约1”的范围可包含诸如围绕0.1的0％至5％的偏差以及围绕1的0％至5％的偏差的范围，尤其在这样的偏差维持与所列范围相同的效果的情况下。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与该发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确这样定义，否则术语(例如，在通用的字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或过于形式化的含义来解释。
图1至图50、图51A、图51B以及图52至图54是示出根据示例实施例制造半导体装置的方法的阶段的平面图和剖视图。具体地，图1、图3、图6、图9、图12、图15、图18、图21、图24、图27、图30、图34、图38、图42和图50是平面图，图2A、图2B、图4、图5、图7、图8、图10、图11、图13、图14、图16、图17、图19、图20、图22、图23、图25、图26、图28、图29、图31至图33、图35至图37、图39至图41、图43至图49、图51A、图51B以及图52至图54是剖视图。
图2、图4、图5、图10、图13、图16、图19、图25、图28、图31、图35、图39、图43、图45、图47、图51A和图51B分别是沿对应的平面图的线A-A'截取的剖视图，图7、图22和图52分别是沿对应的平面图的线B-B'截取的剖视图，图8、图11、图14、图17、图20、图23、图26、图29、图32、图36、图40、图48和图53分别是沿对应的平面图的线C-C'截取的剖视图，图33、图37、图41、图44、图46、图49和图54分别是沿对应的平面图的线D-D'截取的剖视图。
如这里使用的，半导体装置可以指例如诸如半导体芯片(例如，形成在裸片上的存储芯片和/或逻辑芯片)的装置、半导体芯片的堆叠件、包括堆叠在封装基底上的一个或更多个半导体芯片的半导体封装件或者包括多个封装件的层叠封装装置。这些装置可以使用球栅阵列、引线键合、基底通孔或其它电连接元件来形成，并且可以包括诸如易失性存储装置或非易失性存储装置的存储装置。
如这里使用的，电子装置可以指这些半导体装置，但是可以另外包括具有这些装置的产品，诸如存储模块、存储卡、包括附加的组件的硬盘驱动器、移动电话、笔记本电脑、平板电脑、台式机、照相机或其它消费电子装置等。
参照图1和图2A，可以对基底100的上部进行蚀刻以形成第一凹进110。
基底100可以包括例如硅、锗、硅-锗等的半导体材料，或者例如GaP、GaAs、GaSb等的III-V族半导体化合物。在一些实施例中，基底100可以是绝缘体上硅(SOI)基底，或绝缘体上锗(GOI)基底。
当第一凹进110形成在基底100上时，可以限定从基底100的上表面突起的有源区105(也可以被称为有源鳍或简称为鳍)。虽然图2A中标示了单个第一凹进110和有源区/鳍105，但是如可在图1中看到的，可以形成多个第一凹进110和有源区/有源鳍105。
在示例实施例中，每个有源鳍105可以沿与基底100的上表面基本平行的第一方向延伸，多个有源鳍105可以布置在可基本平行于基底100的上表面且与第一方向交叉的第二方向上。在示例实施例中，第一方向和第二方向可以以直角相互交叉，因此可以基本彼此垂直。
参照图2B，在一些实施例中，每个有源鳍105可以具有从其顶部朝向其底部逐渐增大的宽度。
参照图3和图4，可以去除一个或更多个有源鳍105以形成具有比第一凹进110的宽度大的宽度的第二凹进115，可以在基底100上形成隔离图案120以填充第一凹进110和第二凹进115中的每个的下部。
可以通过在基底100上形成第一光致抗蚀剂图案(未示出)以覆盖多个有源鳍105，并且对未被第一光致抗蚀剂图案覆盖的一个或更多个有源鳍105进行蚀刻来形成第二凹进115。在示例实施例中，第二凹进115可以形成为具有基本等于第一凹进110的深度的深度。
可选择的是，参照图5，不仅有源鳍105中的未被第一光致抗蚀剂图案覆盖的有源鳍105而且基底100的在未被第一光致抗蚀剂图案覆盖的有源鳍105下方的部分可以被蚀刻以形成具有比第一凹进110的深度大的深度的第三凹进117。在下文中，为了便于解释，将仅示出第二凹进115。
在示例实施例中，可以通过在基底100上形成隔离层以充分填充第一凹进110和第二凹进115，将隔离层平坦化直到暴露基底100的上表面(例如，有源鳍105的顶部)，并且去除隔离层的上部以暴露第一凹进110和第二凹进115的上部来形成隔离图案120。在某些实施例中，隔离层可以由例如氧化硅的氧化物形成。
当隔离图案120形成在基底100上时，每个有源鳍105可以被划分成其侧壁可被隔离图案120覆盖的下有源图案105b以及未被隔离图案120覆盖但从隔离图案120突起的上有源图案105a。这些可以被称为上鳍部105a和下鳍部105b。在示例实施例中，上有源图案105a可以在第二方向上具有可小于(例如，略小于)下有源图案105b的宽度的宽度。例如，在上有源图案105a与下有源图案105b之间的边界上面上有源图案105a在第二方向上的宽度可以大于在所述边界下面下有源图案105b的在第二方向上的宽度。
基底100的被隔离图案120覆盖的部分(例如，基底100的其上没有形成有源鳍105的部分)可以被描述为场区。
在示例实施例中，隔离图案120可以形成为具有多层的结构。具体地，隔离图案120可以包括顺序地堆叠在第一凹进110和第二凹进115中的每个的内壁上的第一衬垫和第二衬垫(未示出)，以及在第二衬垫上填充第一凹进110和第二凹进115中的每个的剩余部分的填充绝缘层(未示出)。例如，第一衬垫可以由例如氧化硅的氧化物形成，第二衬垫可以由例如氮化硅的氮化物或多晶硅形成，填充绝缘层可以由例如氧化硅的氧化物形成。
参照图6至图8，可以在基底100上形成虚设栅极结构。
虚设栅极结构可以通过下述步骤形成：在基底100的有源鳍105与隔离图案120上顺序地形成虚设栅极绝缘层、虚设栅电极层和虚设栅极掩模层，使用第二光致抗蚀剂图案(未示出)通过光刻工艺对虚设栅极掩模层进行图案化以形成虚设栅极掩模150，并且使用虚设栅极掩模150作为蚀刻掩模对虚设栅电极层和虚设栅极绝缘层进行顺序地蚀刻。因此，虚设栅极结构可以包括在基底100的有源鳍105以及隔离图案120的与其相邻的部分上顺序地堆叠的虚设栅极绝缘图案130、虚设栅电极140和虚设栅极掩模150。
在一些实施例中，虚设栅极绝缘层可以由例如氧化硅的氧化物形成，虚设栅电极层可以由例如多晶硅形成，虚设栅极掩模层可以由例如氮化硅的氮化物形成。例如，虚设栅极绝缘层可以通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺等形成。可选择的是，虚设栅极绝缘层可以在基底100的上部上通过热氧化工艺形成，在这种情况下，虚设栅极绝缘层可以仅形成在上有源图案105a上。虚设栅电极层和虚设栅极掩模层可以通过CVD工艺、ALD工艺等形成。
在示例实施例中，虚设栅极结构可以形成为在基底100的有源鳍105以及隔离图案120上沿第二方向延伸，多个虚设栅极结构可以形成为在第一方向上彼此分隔开。
可以执行离子注入工艺以在有源鳍105的与虚设栅极结构相邻的上部形成杂质区(未示出)。
参照图9至图11，可以在虚设栅极结构的侧壁上形成栅极间隔件160，可以在有源鳍105的侧壁上形成鳍间隔件170。
在示例实施例中，可以通过在虚设栅极结构、有源鳍105和隔离图案120上形成间隔件层，并且对间隔件层进行各向异性蚀刻来形成栅极间隔件160和鳍间隔件170。间隔件层可以由例如氮化硅的氮化物形成。
栅极间隔件160可以沿第一方向形成在虚设栅极结构的相对的侧壁上，鳍间隔件170可以沿第二方向形成在虚设栅极结构的相对的侧壁上。
参照图12至图14，可以对有源鳍105的与虚设栅极结构相邻的上部进行蚀刻以形成第四凹进180(例如，多个第四凹进180)。
具体地，可以使用虚设栅极结构和栅极间隔件160作为蚀刻掩模来去除有源鳍105的上部以形成第四凹进180。也可以去除鳍间隔件170。
虽然图12至图14示出了有源鳍105的上有源图案105a可以被部分地去除以形成第四凹进180，然而，发明构思不限于此。在示例实施例中，不仅上有源图案105a而且下有源图案105b的一部分可以被去除以形成第四凹进180。
在示例实施例中，可以在原位(例如，不从腔室去除基底和/或在腔室中没有真空中断)执行用于形成栅极间隔件160的蚀刻工艺和用于形成第四凹进180的蚀刻工艺。
参照图15至图17，可以在有源鳍105上形成源极/漏极层200以填充第四凹进180。
在示例实施例中，可以使用有源鳍105的被第四凹进180暴露的上表面作为种子通过选择性外延生长(SEG)工艺来形成源极/漏极层200。
在示例实施例中，可以使用例如二氯硅烷(SiH2Cl2)气体的硅源气体以及例如锗烷(GeH4)气体的锗源气体通过执行SEG工艺以形成单晶硅-锗层来形成源极/漏极层200。在示例实施例中，例如乙硼烷(B2H6)气体的p型杂质源气体也可以用来形成掺杂有p型杂质的单晶硅-锗层。因此，在这些示例实施例中，源极/漏极层200可以用作正-沟道金属氧化物半导体(PMOS)晶体管的源/漏区。
在示例实施例中，可以使用例如乙硅烷(Si2H6)气体的硅源气体以及例如单甲基硅烷(SiH3CH3)气体的碳源气体通过SEG工艺以形成单晶碳化硅层来形成源极/漏极层200。可选择的是，可以仅使用例如乙硅烷(Si2H6)气体的硅源气体来执行SEG工艺以形成单晶硅层。在示例实施例中，例如磷化氢(PH3)气体的n型杂质源气体也可以用于形成掺杂有n型杂质的单晶碳化硅层或掺杂有n型杂质的单晶硅层。因此，在这些示例实施例中，源极/漏极层200可以用作负-沟道金属氧化物半导体(NMOS)晶体管的源/漏区。
源极/漏极层200可填充第四凹进180，并且可以进一步生长以接触栅极间隔件160的一部分。源极/漏极层200可以不仅在竖直方向上而且在水平方向上生长，并且因而可以具有沿第二方向截取的其形状可以是五边形或六边形的剖面。在示例实施例中，在第二方向上彼此间隔开短距离(例如，分隔开第一凹进110)的有源鳍105上的源极/漏极层200中的单个源极/漏极层可以生长为彼此合并。图15至图17示出在两个有源鳍105上的合并的源极/漏极层200的示例。
参照图18至图20，可以在有源鳍105和隔离图案120上形成绝缘层210至足够的高度以覆盖虚设栅极结构、栅极间隔件160和源极/漏极层200，并且使绝缘层210平坦化直到虚设栅极结构的虚设栅电极140的上表面暴露。
在平坦化工艺中，可以去除虚设栅极掩模150，并且可以部分地去除栅极间隔件160的上部。
合并的源极/漏极层200和隔离图案120之间的空间可以不用绝缘层210填充，因此可以形成气隙215。
绝缘层210可以由例如tonen silazene(TOSZ)的氧化硅形成。可以通过CMP工艺和/或回蚀工艺来执行平坦化工艺。术语“气隙”指不存在固体材料和/或液体材料的空间。这种间隙可以用空气填充或者用可在制造工艺期间存在的其它气体填充。
参照图21至图23，可以去除暴露的虚设栅电极140和其下的虚设栅极绝缘图案130以形成暴露栅极间隔件160的内侧壁以及有源鳍105的上表面的第一开口(未示出)，可以形成栅极结构260以填充第一开口。
具体地，在对有源鳍105的被第一开口暴露的上表面执行热氧化工艺以形成界面图案220之后，可以在界面图案220、隔离图案120、栅极间隔件160和绝缘层210上顺序地形成栅极绝缘层和功函数控制层，可以在功函数控制层上形成栅电极层以充分地填充第一开口的剩余部分。
栅极绝缘层可以通过CVD工艺或ALD工艺例如由具有高介电常数的金属氧化物(例如，氧化铪、氧化钽或氧化锆等)形成。功函数控制层可以由例如金属氮化物或金属合金形成，例如，氮化钛、铝钛、氮化铝钛、氮化钽、氮化铝钽等，栅电极层可以由具有低电阻的材料形成，例如，诸如铝、铜、钽等的金属或它们的金属氮化物。功函数控制层和栅电极层可以例如通过ALD工艺或物理气相沉积(PVD)工艺等形成。在示例实施例中，可以进一步执行例如快速热退火(RTA)工艺、尖峰快速热退火(spike RTA)工艺、瞬间热退火(flash RTA)工艺或激光退火工艺的热处理工艺。
与栅极绝缘层或栅电极层相似，界面图案220可以通过CVD工艺或ALD工艺等而不是热氧化工艺来形成。在这种情况下，界面图案220可以不仅形成在有源鳍105的上表面上，而且形成在隔离图案120的上表面和栅极间隔件160的内侧壁上。
可以对栅电极层、功函数控制层和栅极绝缘层进行平面化直到绝缘层210的上表面被暴露，以形成顺序地堆叠在界面图案220、隔离图案120以及栅极间隔件160的内侧壁上的栅极绝缘图案230和功函数控制图案240，以及填充第一开口的在功函数控制图案240上的剩余部分的栅电极250。
因此，栅电极250的底部和侧壁可以被功函数控制图案240覆盖。在示例实施例中，可以通过CMP工艺和/或回蚀工艺执行平坦化工艺。
顺序地堆叠的界面图案220、栅极绝缘图案230、功函数控制图案240和栅电极250可以形成栅极结构260，栅极结构260与源极/漏极层200一起可以形成PMOS晶体管或NMOS晶体管。
参照图24至图26，可以在绝缘层210、栅极结构260和栅极间隔件160上顺序地形成盖层310和第一绝缘夹层320，第二开口330可以穿过绝缘层210、盖层310和第一绝缘夹层320形成以暴露源极/漏极层200的上表面。
在某些实施例中，盖层310可以由例如氮化硅、氧氮化硅、碳氮化硅、硅碳氮氧化物等的氮化物形成，绝缘夹层320可以由例如四乙基邻位的硅酸盐(TEOS)的氧化硅形成。
参照图27至图29，在源极/漏极层200的暴露的上表面、第二开口330的侧壁以及第一绝缘夹层320的上表面上形成第一金属层之后，可以对其执行热处理工艺以在源极/漏极层200上形成金属硅化物图案340。可以去除第一金属层的未反应的部分。
第一金属层可以由例如钛、钴、镍等的金属形成。
可以在金属硅化物图案340、第二开口330的侧壁以及第一绝缘夹层320的上表面上形成第一阻挡层，可以在第一阻挡层上形成第二金属层以填充第二开口330，可以对第二金属层和第一阻挡层进行平坦化直到可以暴露第一绝缘夹层320的上表面。因此，可以在金属硅化物图案340上形成第一接触塞370以填充第二开口330。
在示例实施例中，第一接触塞370可以形成为与栅极间隔件160自准直，然而，发明构思不限于此。
第一阻挡层可以由例如氮化钛、氮化钽、氮化钨等的金属氮化物形成，第二金属层可以由例如钨、铜等的金属形成。
第一接触塞370可以包括第一金属图案360以及覆盖其底部和侧壁的第一阻挡图案350。
参照图30至图33，可以在第一绝缘夹层320和第一接触塞370上顺序地形成蚀刻停止层380、第二绝缘夹层390、第一层400、第二层410、第三层420和第三光致抗蚀剂图案430。
蚀刻停止层380可以由例如氮化物形成，例如，氮化硅、氮氧化硅、碳氮化硅、硅碳氮氧化物等，第二绝缘夹层390可以由例如氧化硅(例如，TEOS)形成，第一层400可以由例如硬掩模上旋涂(SOH)形成，第二层410可以由例如等离子体增强氮氧化硅(PE-SION)的氮氧化硅形成，第三层420可以由例如底部抗反射涂层(BARC)来形成。
在示例实施例中，第三光致抗蚀剂图案430可以包括均可以在第二方向上延伸且暴露第三层420的上表面的第三开口432和第四开口434。第三开口432可以与第一接触塞370中的至少一个以及与所述至少一个第一接触塞370相邻的第一绝缘夹层320的一部分竖直地叠置，第四开口434可以与第一接触塞370中的一个竖直地叠置。
图30至图33示出了第三开口432在第二方向上与第一接触塞370中的相邻的两个竖直地叠置，然而，发明构思不限于此。例如，当第三开口432与第一接触塞370中的至少一个以及第一绝缘夹层320的与所述至少一个第一接触塞370相邻的部分竖直地叠置时，这种情况可以包括在发明构思的范围内。因此，第三开口320可以与第一接触塞370中的一个或多个竖直地叠置。
参照图34至图37，可以使用第三光致抗蚀剂图案430作为蚀刻掩模来执行第一蚀刻工艺以对第三层420、第二层410和第一层400进行顺序地蚀刻，可以在第一蚀刻工艺中去除第三光致抗蚀剂图案430和第三层420。
在去除第二层410之后，可以使用剩余的第一层400作为蚀刻掩模来执行第二蚀刻工艺以对第二绝缘夹层390和蚀刻停止层380进行蚀刻，可以穿过第二绝缘夹层390和蚀刻停止层380形成第五开口392和第六开口394，其中，第五开口392暴露第一接触塞370中的至少一个以及第一绝缘夹层320的在第二方向上与所述至少一个第一接触塞370相邻的部分，第六开口394暴露第一接触塞370中的一个。
第五开口392和第六开口394可以分别具有与第三开口432和第四开口434的形状基本相同的形状。
可以例如通过灰化工艺和/或剥离工艺去除第二蚀刻工艺之后的剩余的第一层400。
参照图38至图41，可以在第一绝缘夹层320的暴露的部分和第二绝缘夹层390上形成第四层440，以填充第五开口392和第六开口394，可以在第四层440上顺序地形成第五层450、第六层460和第四光致抗蚀剂图案470。
例如，第四层440可以由SOH形成，第五层450可以由PE-SION形成，第六层460可以由BARC形成。
第四光致抗蚀剂图案470可以包括在第一方向上延伸且暴露第六层460的上表面的第七开口475。在示例实施例中，第七开口475可以与栅极结构260中的至少一个以及第五开口392部分地竖直叠置。具体地，第七开口475可以与栅极结构260以及第五开口392的暴露第一绝缘夹层320的部分至少部分地竖直叠置。
图38至图41示出了第七开口475与在第二方向上延伸的一个栅极结构260以及第一绝缘夹层320的在第一方向上与所述一个栅极结构260相邻的部分竖直地叠置，然而，发明构思不限于此。例如，第七开口475与栅极结构260中的至少一个以及第一绝缘夹层320的与所述至少一个栅极结构相邻的部分竖直地叠置，因此，第七开口475可以与栅极结构260中的一个或多个竖直地叠置。第七开口475、第五开口392和第三开口432可以全部在不同的竖直水平处。另外，所述竖直的水平可以不包括基板上面的同一高度中任意一个。
参照图42至图44，可以使用第四光致抗蚀剂图案470作为蚀刻掩模来执行第三蚀刻工艺，以顺序地蚀刻第六层460、第五层450和第四层440，可以在第三蚀刻工艺中去除第四光致抗蚀剂图案470和第六层460。
在示例实施例中，可以使用第二绝缘夹层390的上表面作为蚀刻末端来执行第三蚀刻工艺。例如，可以执行第三蚀刻工艺直到暴露第二绝缘夹层390的上表面，因此，可以穿过第五层450以及第四层440的上部形成第八开口455。与第七开口475类似，第八开口455可以与栅极结构260中的至少一个以及第五开口的在第一绝缘夹层320上方的部分竖直地叠置。
在示例实施例中，第四层440的填充第一绝缘夹层320上的第五开口392中的部分可以在第三蚀刻工艺中几乎不被蚀刻。因此，在第三蚀刻工艺之后，第四层440的在第一绝缘夹层320上的第五开口392中的部分可以至少填充第五开口392的下部。
图42至图44示出了从第一绝缘夹层320的上表面到填充第一绝缘夹层320上的第五开口392的第四层440的上表面的第一高度H1是第五开口392的高度的大约2/3，然而，发明构思不限于此。在示例实施例中，从第一绝缘夹层320的上表面到填充第一绝缘夹层320上的第五开口392的第四层440的上表面的第一高度H1可以等于或大于第五开口392的高度的大约1/4。在示例实施例中，在第一绝缘夹层320上的第五开口392中的第四层440的上表面可以高于蚀刻停止层380的上表面。
参照图45和图46，在一个实施例中，在去除第五层450之后，可以使用剩余的第四层440作为蚀刻掩模执行第四蚀刻工艺从而可以对第二绝缘夹层390的暴露的部分以及蚀刻停止层380的在第二绝缘夹层390的所述暴露的部分下的部分进行蚀刻。因此，可以穿过第二绝缘夹层390和蚀刻停止层380形成暴露第一绝缘夹层320的上表面的第九开口445。
第九开口445可以具有与第八开口455的形状相似的形状，因此，可以与栅极结构260中的至少一个和第五开口392部分地竖直叠置。
在示例实施例中，在第四蚀刻工艺中，可以不完全去除而可以至少部分地保留第四层440的在第一绝缘夹层320上的第五开口392中的部分。因此，图45至图46示出了第一绝缘夹层320上的第五开口392中的第四层440的上表面可以比蚀刻停止层380的上表面高。第一绝缘夹层320上的第五开口392中的第四层440的上表面可以具有距第一绝缘夹层320的上表面的第二高度H2。
参照图47至图49，可以使用剩余的第四层440作为蚀刻掩模来执行第五蚀刻工艺从而可以对第一绝缘夹层320的暴露的部分以及盖层310的位于第一绝缘夹层320的所述暴露的部分下的部分进行蚀刻。因此，可以穿过第二绝缘夹层390、蚀刻停止层380、第一绝缘夹层320和盖层310形成暴露至少一个栅极结构260的上表面和至少一个第一接触塞370的上表面的第十开口396，可以穿过第二绝缘夹层390和蚀刻停止层380形成暴露第一接触塞370中的一个的上表面的第十一开口398。在栅极结构260的侧壁上的栅极间隔件160的顶表面也可以被第十开口396暴露。
可以通过第五蚀刻工艺去除第四层440。然而，在第五蚀刻工艺中，第四层440可以防止或延缓第一绝缘夹层320的位于第四层440下的部分的去除，因此，第十开口396可以具有阶梯形状。
可以对第一绝缘夹层320和盖层310执行第五蚀刻工艺直到暴露栅极结构260的上表面，并且直到完全去除用作蚀刻掩模的第四层440。可以不去除而可以保留在第四层440下方的第一绝缘夹层320的一部分和盖层310的一部分。因此，可以不完全去除而可以保留第一绝缘夹层320的与第五开口392和第九开口445共同叠置的部分，并且也可以保留盖层310的在所述部分下的部分。
作为沿第二方向截取的剖视图的图47示出了形成在第五蚀刻工艺中的第十开口396暴露第一接触塞370的上表面和第一绝缘夹层320的与所述第一接触塞370相邻的部分的上表面以具有阶梯形状。
作为沿第一方向截取的剖视图的图49示出了第十开口396暴露栅极结构260的上表面和第一绝缘夹层320的与所述栅极结构260相邻的部分以具有阶梯形状。例如，第十开口396在第一绝缘夹层320上的第一部396a可以比栅极结构260的上表面高，因此，第一部396a与第十开口396的暴露栅极结构260的上表面的第三部396c一起可以具有阶梯形状。
此外，第十开口396的与第一部396a相邻的第二部396b可以凹口向上或向下凸出。例如，可以对第一绝缘夹层320和盖层310执行第五蚀刻工艺直到暴露栅极结构260的上表面，因此，绝缘层210的在第一绝缘夹层320的一部分下方的部分也被蚀刻以形成第十开口396的突起，其中，第一绝缘夹层320的所述一部分没有被第四层440覆盖且与栅极结构260相邻。因此，即使在既不与栅极结构260竖直地叠置，也不与第一接触塞370竖直地叠置的区域中，第十开口396也可以具有第一部396a和第二部396b的阶梯形状。
在示例实施例中，在第十个开口396的第二部396b中，第十开口396的突起的底部可以比栅极结构260的底部高。因此，第十开口396的最下方的底部可以比栅极结构260的上表面低且比栅极结构260的底部高。
参照图50、图51A、图52、图53和图54，可以形成第二接触塞422和第三接触塞424以分别填充第十开口396和第十一开口398。
具体地，可以在第十开口396和第十一开口398的底部和侧壁以及第二绝缘夹层390的上表面(例如，顶表面)上形成第二阻挡层，可以在第二阻挡层上形成第三金属层以填充第十开口396和第十一开口398的剩余的部分，可以对第三金属层和第二阻挡层进行平坦化直到暴露第二绝缘夹层390的上表面以形成第二接触塞422和第三接触塞424。因此，第二接触塞422和第三接触塞424中的每个可以由阻挡层以及直接形成在阻挡层上的金属层来形成。在此第二接触塞422和第三接触塞424可以被称为导电塞。
第二阻挡层可以由例如金属氮化物(例如，氮化钛、氮化钽、氮化钨等)和/或金属(例如，钛、钽等)形成，第三金属层可以由例如钨、铜等的金属形成。
第二接触塞422可以包括第二金属图案412以及覆盖第二金属图案412的底部和侧壁的第二阻挡图案402，第三接触塞424可以包括第三金属图案414以及覆盖第三金属图案414的底部和侧壁的第三阻挡图案404。
在示例实施例中，第二接触塞422可以包括第一延伸部(例如，如至少在图50中示出的平面图中可以看到)和第二延伸部(例如，如至少在图50中示出的平面图中可以看到)，其中，第一延伸部在第二方向上延伸并且接触第一接触塞370(见例如图51A)的上表面(例如，诸如最顶表面的顶表面)，第二延伸部在第一方向上延伸并且接触栅极结构260(见例如图54)的上表面(例如，诸如最顶表面的顶表面)。第二接触塞422的第一延伸部和第二延伸部可以一体地形成为彼此连接。如上所讨论的，作为制造工艺中的同一步骤的一部分，可以同时形成第二接触塞422的第一延伸部和第二延伸部。因此，第二接触塞422的第一延伸部和第二延伸部可以由单个连续件形成并且没有任何连续性中断。
在第一延伸部和第二延伸部彼此相接处的区域中(即，在既不与栅极结构260也不与第一接触塞370竖直地叠置，而与绝缘层210竖直地叠置的区域中)，第二接触塞422的底部(例如，底表面)的第一部422a可以比栅极结构260的上表面(例如，诸如最顶表面的顶表面)高。顺序地堆叠的盖层310和第一绝缘夹层320可以形成在第二接触塞422的底部的第一部422a与围绕栅极结构260的绝缘层210之间。在第一延伸部和第二延伸部彼此相接处的区域中，可以在第二接触塞422的底部(例如，底表面)的第二部422b处形成突起，其中，第二部422b可以形成在第二接触塞422的底部的第一部422a与栅极结构260之间。第二接触塞422的底部的第二部422b(例如，突起的底表面，其可以被描述为凸出的突起部分)可以比栅极结构260的上表面低且比栅极结构260的底部(例如，底表面)高。
如上描述的，元件(例如，第二接触塞)的底表面指该元件的面向下的表面的任何部分。元件的最底表面指底表面的在底表面的所有的部分之中具有最低竖直水平的部分，或者如果底表面仅在一个水平处(例如，水平的且平坦的)，则元件的最底表面指整个底表面。相似地，元件的顶表面指该元件的面向上的表面的任何部分。元件的最顶表面指顶表面的在顶表面的所有的部分之中具有最高竖直水平的部分，或者如果顶表面仅在一个水平处(例如，水平的且平坦的)，则元件的最顶表面指整个顶表面。
诸如“上表面”或“下表面”的术语可以用来在不同元件之间比较相对高度。如此，第一底表面可以被描述为下底表面，在比第一底表面的竖直高度大的竖直高度处的第二底表面可以被描述为上底表面。同理可以应用于顶表面。
因此，作为沿第一方向截取的剖视图的图54示出了第二接触塞422的底部包括第一部422a、第二部422b以及接触栅极结构260的上表面的第三部422c，并且具有阶梯形状。结果，第二接触塞422的底部可以不具有恒定的高度而根据其位置具有变化的高度。更具体地，第二接触塞422的底表面的不接触栅极结构260的顶表面的部分可以具有变化的高度。此外，如在图54中以及在各种其它实施例中可看到的，第二接触塞422的底表面可以包括水平的部分，以及在一些情况下可以另外包括弯曲的部分。如在这些实施例中可看到的，在水平的部分和/或弯曲的部分之中的高度可以变化。
例如，如在图54中和在各种其它实施例中示出的，栅极结构260具有在第一高度处的最顶表面和在第二高度处的最底表面。第二接触塞422的底表面的既不接触栅极结构260的最顶表面也不接触第一接触塞370的顶表面的第一部在等于第一高度或第二高度的高度处或者在第一高度和第二高度之间的高度处具有第一底表面部分，并且在或者大于第一高度或者小于第二高度的高度处具有第二底表面部分。例如，如在图54中示出的，第一底表面部分被标示为在第一高度和第二高度之间的高度处的422b，第二底表面部分被标示为在大于第一高度的高度处的422a。第一底表面部分和第二底表面部分两者可以在基底100的顶表面上面。
如在各个附图中可以看到的，第二接触塞(接触栅极结构的顶表面以及与晶体管的源/漏区连接的第一接触塞的顶表面)可以具有包括在覆盖第一源/漏区的第一接触塞与覆盖第二源/漏区的第三接触塞之间沿第二方向延伸的顶表面的形状。第二方向可以与栅极结构延伸所沿的方向相同。在这个顶表面下面，第二接触塞的底表面的第一部可以在第一高度处。第二接触塞的底表面的接触栅极结构的顶表面的第二部可以具有第二不同的高度。第二接触塞的底表面的在第一部与第二部之间的第三部可以具有与第一高度和第二高度不同的高度。
参照图51B，如参照图2B示出的，每个有源鳍105可以具有从其顶部向其底部逐渐增大的宽度。因此，可以减少朝向下有源图案105b的漏电流，包括有源鳍105的半导体装置可以具有增强的性能。
如上示出的，暴露第一接触塞370和第一绝缘夹层320的第五开口392可以穿过蚀刻停止层380和第二绝缘夹层390来形成，第四层440可以形成在第二绝缘夹层390上以填充第五开口392。当第四层440被部分地蚀刻以形成与栅极结构260和第五开口392部分地竖直叠置的第八开口455时，第四层440的在第五开口392中的部分可以几乎不被蚀刻。
因此，在使用第四层440作为蚀刻掩模的针对第二绝缘夹层390、蚀刻停止层380、第一绝缘夹层320和盖层310的蚀刻工艺中，可以暂时不去除第四层440，并且可以不去除第一绝缘夹层320的在其下的部分。
结果，在蚀刻工艺中形成的第十开口396可以具有其最下部可高于栅极结构260的底部从而不暴露基底100的上表面的底部，填充第十开口396且共同地接触栅极结构260的上表面和第一接触塞370的上表面的第二接触塞422可以不接触基底100的上表面。因此，在通过上述工艺制造的半导体装置中，可以防止或减少可能通过由于第二接触塞422与基底100的上表面接触造成的漏电流产生的电气故障。
到目前为止，半导体装置包括与源极/漏极层200上的第一接触塞370电连接的第三接触塞424，以及共同地电连接到栅极结构260和第一接触塞370的第二接触塞422，然而，发明构思不限于此。除了第一至第三接触塞370、422和424之外，半导体装置还可以包括仅电连接到栅极结构260的接触塞(未示出)。半导体装置还可以包括电连接到第二接触塞422和第三接触塞424的通孔(未示出)和布线(未示出)。
图55至图62是示出根据比较示例制造半导体装置的方法的阶段的剖视图。图55、图57、图59和图61分别是沿对应的平面图的线A-A'截取的剖视图，图56、图58、图60和图62分别是沿对应的平面图的线D-D'截取的剖视图。
该方法可以包括与参照图1至图50、图51A、图51B以及图52至图54示出的工艺基本相同或相似的工艺。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
可以执行与参照图1至图41示出的工艺基本相同或相似的工艺。
参照图55和图56，可以执行与参照图42至图44示出的工艺基本相同或相似的工艺。
因此，可以使用第四光致抗蚀剂图案470作为蚀刻掩模来执行第三蚀刻工艺，以对第六层460、第五层450和第四层440进行顺序地蚀刻，可以在第三蚀刻工艺中去除第四光致抗蚀剂图案470和第六层460。
与参照图42至图44示出的工艺不同，可以不使用第二绝缘夹层390作为蚀刻末端来执行第三蚀刻工艺，并且可以执行第三蚀刻工艺直到充分地去除了第四层440的填充第五开口392的部分。
因此，在第三蚀刻工艺之后，第四层440的在第一绝缘夹层320上的第五开口392中的部分可以几乎或完全被去除。例如，第四层440的在第五开口392中的部分的上表面距第一绝缘夹层320的上表面的第一高度H1可以很小，例如，第四层440的在第五开口392中的部分的上表面可以与蚀刻停止层380的上表面基本共面或者比蚀刻停止层380的上表面低。
参照图57和图58，可以执行与参照图45和图46示出的工艺基本相同或相似的工艺。
具体地，去除第五层450之后，可以使用剩余的第四层440作为蚀刻掩模执行第四蚀刻工艺，以对第二绝缘夹层390的暴露的部分以及蚀刻停止层380的在第二绝缘夹层390的所述暴露的部分下的部分进行蚀刻，因此，可以穿过第二绝缘夹层390和蚀刻停止层380形成暴露第一绝缘夹层320的上表面的第九开口445。
然而，第四层440可能被完全地去除或者它的很小的部分可以保留在第一绝缘夹层320上的第五开口392中，因此，当第五层450被去除时，第一绝缘夹层320的在第五开口392下方的部分也可以被去除。在第四蚀刻工艺中，可以进一步对第一绝缘夹层320的在第五开口392下方的部分进行蚀刻，也可以对盖层310和绝缘层210的在第五开口392下方的部分进行部分地蚀刻。因此，第九开口445的底部的最下部可以比栅极结构260的上表面低。
参照图59和图60，可以执行与参照图47至图49示出的工艺基本相同或相似的工艺。
例如，可以使用第四层440作为蚀刻掩模来执行第五蚀刻工艺以蚀刻第一绝缘夹层320的暴露的部分以及盖层310的在所述暴露的部分下方的部分。因此，可以穿过第二绝缘夹层390、蚀刻停止层380、第一绝缘夹层320和盖层310形成共同地暴露栅极结构260的上表面和第一接触塞370的上表面的第十开口396。在栅极结构260的侧壁上的栅极间隔件160的顶表面也可以被第十开口396暴露。
与参照图47至图49示出的工艺不同，第四层440不能防止第一绝缘夹层320和/或绝缘层210在第五蚀刻工艺中被蚀刻，因此绝缘层210和隔离图案120的在第九开口445下方的部分可以被蚀刻以暴露基底100的上表面。此外，基底100的暴露的部分可以被部分地蚀刻。
参照图61和图62，可以执行与参照图50至图54示出的工艺基本相同或相似的工艺。
因此，可以形成第二接触塞422以填充第十开口396，第二接触塞422可以形成为接触基底100的上表面。因此，在包括第二接触塞422的半导体装置中，漏电流可以从第二接触塞422流入到基底100中从而产生电气故障。
在根据对比示例制造半导体装置的方法中，可以不使用第二绝缘夹层390的上表面作为蚀刻末端而是直到第四层440的填充第五开口392的部分被充分地去除为止来执行第三蚀刻工艺。因此，在第四蚀刻工艺和第五蚀刻工艺中，不能防止第一绝缘夹层320和/或绝缘层210的在第四层440下方的部分被蚀刻，因此基底100的上表面可以被第十开口396暴露，并且可能通过填充第十开口396的第二接触塞422产生电气故障。
图63至图66是示出根据示例实施例制造半导体装置的方法的阶段的剖视图。图63、图64和图66分别是沿对应的平面图的线D-D'截取的剖视图，图65是沿对应的平面图的线A-A'截取的剖视图。
该方法可以包括与参照图1至图50、图51A、图51B、图52、图53和图54示出的工艺基本相同或相似的工艺。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
可以执行与参照图1至图41示出的工艺基本相同或相似的工艺。
参照图63，可以执行与参照图42至图44示出的工艺基本相同或相似的工艺。
因此，可以使用第四光致抗蚀剂图案470作为蚀刻掩模来执行第三蚀刻工艺，以对第六层460、第五层450和第四层440进行顺序地蚀刻，可以在第三蚀刻工艺中去除第四光致抗蚀剂图案470和第六层460。
然而，在第三蚀刻工艺中，第四层440的在第一绝缘夹层320上的第五开口392中的部分可以被去除得比参照图42至图44示出的第四层440的去除的部分多。因此，图63示出了第四层440的在第一绝缘夹层320上的第五开口392中的剩余的部分距第一绝缘夹层320的上表面的第一高度H1为第五开口392的高度的大约一半，然而，发明构思不限于此。
参照图64，可以执行与参照图45至图49示出的工艺基本相同或相似的工艺。
因此，可以穿过第二绝缘夹层390、蚀刻停止层380、第一绝缘夹层320和盖层310形成共同地暴露栅极结构260的上表面和第一接触塞370的上表面的第十开口396。在栅极结构260的侧壁上的栅极间隔件160的顶表面也可以被第十开口396暴露。
然而，在第一绝缘夹层320上的第五开口392中的第四层440可以具有比参照图45至图49示出的第四层440的高度低的第一高度H1，因此，第四层440可以防止第一绝缘夹层320在第四蚀刻工艺和第五蚀刻工艺中在比图45至图49中的时间短的时间内被蚀刻，使得第一绝缘夹层320的在第五开口392下方的部分可以被去除以暴露盖层310的上表面。另外，绝缘层210的与栅极结构260相邻的部分可以被去除以暴露隔离图案120的上表面。
即，第十开口396的底部的第一部396a可以与盖层310的上表面基本共面，第十开口396的底部的第二部396b可以与隔离图案120的上表面基本共面。根据蚀刻条件，第十开口396的底部的第二部396b可以高于或低于隔离图案120的上表面。
参照图65和图66，可以执行与参照图50至图54示出的工艺基本相同或相似的工艺，使得可以形成第二接触塞422以填充第十开口396。
第二接触塞422的底部的第一部422a可以接触盖层310的上表面从而高于栅极结构260的上表面，第二接触塞422的底部的第二部422b可以接触隔离图案120的上表面，第二接触塞422的底部的第三部422c可以接触栅极结构260的上表面。因此，第二接触塞422的最下方的底部可以不接触基底100的上表面，从而可以防止由于来自第二接触塞422的漏电流造成的电气故障。
图67至图69是示出根据示例实施例制造半导体装置的方法的阶段的剖视图。图67和图69分别是沿对应的平面图的线D-D'截取的剖视图，图68是沿对应的平面图的线A-A'截取的剖视图。
该方法可以包括与参照图1至图50、图51A、图51B以及图52至图54示出的工艺基本相同或相似的工艺。另外，除了第四层在第三蚀刻工艺中被去除的量之外，该方法可以与参照图63至图66示出的方法相同或相似。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
可以执行与参照图1至图41示出的工艺基本相同或相似的工艺。
可以执行与参照图42至图44示出的工艺基本相同或相似的工艺，然而，在第三蚀刻工艺中，第四层440的在第一绝缘夹层320上的第五开口392中的部分可以被去除得比参照图63示出的第四层440的被去除的部分多。例如，第四层440的在第一绝缘夹层320上的第五开口392中的剩余的部分距第一绝缘夹层320的上表面的第一高度H1可以是第五开口392的高度的大约1/4至大约1/3，然而，发明构思可以不限于此。
参照图67，可以执行与参照图45至图49示出的工艺基本相同或相似的工艺。
第十开口396的底部可以略微低于图64的第十开口396的底部。具体地，第十开口396的底部的第一部396a可以与绝缘层210的上表面基本共面，第十开口396的底部的第二部396b可以低于隔离图案120的上表面且高于基底100的上表面。根据蚀刻条件，第十开口396的底部的第二部396b可以高于隔离图案120的上表面或与隔离图案120的上表面基本共面。
参照图68和图69，可以执行与参照图50至图54示出的工艺基本相同或相似的工艺，以形成填充第十开口396的第二接触塞422。
第二接触塞422的底部的第一部422a可以接触绝缘层210的上表面从而与栅极结构260的上表面基本共面。第二接触塞422的底部的第二部422b可以低于隔离图案120的上表面且高于基底100的上表面。第二接触塞422的底部的第三部422c可以接触栅极结构260的上表面。因此，第二接触塞422的底部的最下部可以不接触基底100的上表面，从而可以防止由于来自第二接触塞422的漏电流造成的电气故障。
图70至图72是示出根据示例实施例制造半导体装置的方法的阶段的剖视图。图70和图72分别是沿对应的平面图的线D-D'截取的剖视图，图71是沿对应的平面图的线A-A'截取的剖视图。
该方法可以包括与参照图1至图54示出的工艺基本相同或相似的工艺。另外，除了第四层440在第三蚀刻工艺中被去除的量之外，该方法可以与参照图63至图66示出的方法或参照图67至图69示出的方法相同或相似。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
首先，可以执行与参照图1至图41示出的工艺基本相同或相似的工艺。
可以执行与参照图42至图44示出的工艺基本相同或相似的工艺，然而，在第三蚀刻工艺中，第四层440的在第一绝缘夹层320上的第五开口392中的部分可以被蚀刻得比在参照图67示出的第三蚀刻工艺中被蚀刻的部分多。例如，在第三蚀刻工艺之后，第五开口392中的第四层440的距第一绝缘夹层320的上表面的第一高度H1可以是大约1/4至大约1/3，然而，发明构思可以不限于此。
参照图70，可以执行与参照图45至图49示出的工艺基本相同或相似的工艺。
因此，第十开口396的底部可以低于图67的第十开口396的底部。具体地，第十开口396的底部的第一部396a可以低于绝缘层210的上表面，第十开口396的底部的第二部396b可以低于隔离图案120的上表面且高于基底100的上表面。
参照图71和图72，可以执行与参照图50至图54示出的工艺基本相同或相似的工艺，使得可以形成第二接触塞422以填充第十开口396。
第二接触塞422的底部的第一部422a可以低于绝缘层210的上表面从而低于栅极结构260的上表面，第二接触塞422的底部的第二部422b可以低于隔离图案120的上表面且高于基底100的上表面，第二接触塞422的底部的第三部422c可以接触栅极结构260的上表面。因此，第二接触塞422的最下方的底部可以不接触基底100的上表面，从而可以防止由于来自第二接触塞422的漏电流造成的电气故障。
图73至图76是示出根据示例实施例制造半导体装置的方法的阶段的平面图和剖视图。图73和图75是平面图，图74和图76是剖视图。具体地，图74和图76分别是沿图73和图75的线D-D'截取的剖视图。
该方法可以包括与参照图1至图54示出的工艺基本相同或相似的工艺。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
可以执行与参照图1至图41示出的工艺基本相同或相似的工艺。
参照图73和图74，可以执行与参照图42至图44示出的工艺基本相同或相似的工艺。
然而，当在参照图42至图44示出的工艺中，第八开口455可以形成为与栅极结构260中的一个以及第一绝缘夹层320的在第一方向上与所述一个栅极结构260相邻的部分竖直地叠置时，在参照图73和图74示出的工艺中，第八开口455可以形成为与栅极结构260中的两个以及第一绝缘夹层320的在所述两个栅极结构260之间的部分竖直地叠置。
参照图75和图76，可以执行与参照图45至图54示出的工艺基本相同或相似的工艺，从而可以形成第二接触塞422和第三接触塞424。
第二接触塞422的底部(例如，底表面)的第一部422a可以形成在第一绝缘夹层320中从而高于栅极结构的上表面，第二接触塞422的底部(例如，底表面)的第二部422b可以形成在绝缘层210中从而低于栅极结构260的上表面，第二接触塞422的底部的第三部422c可以接触栅极结构260的上表面。
第二接触塞422的底部可以具有将第二接触塞422的底部的第一部422a作为上表面的凹部，并且也具有将第二接触塞422的底部的第二部422b作为下表面的凸部(例如，它可以包括两个凸部)。在示例实施例中，凹部可以用包括顺序地堆叠的绝缘层210、盖层310和第一绝缘夹层320的绝缘层结构来填充。在示例实施例中，绝缘层210、盖层310和第一绝缘夹层320可以分别包括氧化物、氮化物和氧化物，因此绝缘层结构可以包括顺序地堆叠的第一氧化物层、氮化物层和第二氧化物层。
第二接触塞422的最下方的底部(即，第二接触塞422的底部的凸部的最下表面)可以不接触基底100的上表面，因此可以防止由于从第二接触塞422到基底100的漏电流造成的电气故障。
图77至图81是分别示出根据示例实施例的半导体装置的剖视图。图77至图81分别是沿对应的平面图的线D-D'截取的剖视图。除了第二接触塞的形状之外，半导体装置可以与通过上述方法制造的半导体装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
参照图77，除了第二接触塞422的形状之外，半导体装置可以与图75和图76的半导体装置基本相同或相似。
在示例实施例中，第二接触塞422的底部在其第一部422a处的凹部可以具有从其底部朝向其顶部逐渐减小的(例如，在第一方向上的)宽度。凹部可以具有例如弧形或驼峰形的弯曲的形状。
参照图78，除了第二接触塞422的第二阻挡图案402的厚度之外，半导体装置可以与图77中的半导体装置基本相同或相似。
具体地，图77中示出的第二阻挡图案402可以在第二接触塞422的底部的凹部中的最上部处具有第一厚度T1，并且可以在其凸部的侧壁处或凹部的侧壁处具有第二厚度T2。第一厚度T1和第二厚度T2可以基本彼此相同。
图78中示出的第二阻挡图案402可以在第二接触塞422的底部的凹部中的最上部处具有第三厚度T3，并且可以在其凸部的侧壁处或凹部的侧壁处具有第四厚度T4。第三厚度T3可以大于第四厚度T4。
参照图79，除了第二接触塞422的形状之外，半导体装置可以与图76的半导体装置基本相同或相似。
在示例实施例中，第二接触塞422的底部的在第二接触塞422的底部的第一部422a处的凹部的上表面可以高于绝缘层210的上表面或栅极结构260的上表面，盖层310可以形成在凹部的上表面与绝缘层210之间。
在示例实施例中，第二接触塞422的底部的在第二接触塞422的底部的第二部422b处的凸部的下表面可以与隔离图案120的上表面共面，或者低于或高于隔离图案120的上表面，并且至少高于基底100的上表面。
参照图80，除了第二接触塞422的形状之外，半导体装置可以与图76的半导体装置基本相同或相似。
在示例实施例中，第二接触塞422的底部的第一部422a可以接触绝缘层210的上表面从而与栅极结构260的上表面共面。
在示例实施例中，第二接触塞422的底部的在第二接触塞422的底部的第二部422b处的凸部的下表面可以与隔离图案120的上表面共面，或者低于或高于隔离图案120的上表面，并且至少高于基底100的上表面。
参照图81，除了第二接触塞422的形状之外，半导体装置可以与图76的半导体装置基本相同或相似。
在示例实施例中，第二接触塞422的底部的在第二接触塞422的底部的第一部422a处的凹部的上表面可以低于绝缘层210的上表面，并且因此可以低于栅极结构260的上表面和下表面。凹部可以用顺序地堆叠的隔离图案120和绝缘层210来填充。
在示例实施例中，第二接触塞422的底部的在第二接触塞422的底部的第二部422b处的凸部的下表面可以低于隔离图案120的上表面，但高于基底100的上表面。
图82和图83是示出根据示例实施例的半导体装置的平面图和剖视图。图83是沿图82的线D-D'截取的剖视图。
除了第二接触塞的形状之外，半导体装置可以与图77的半导体装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
参照图82和图83，第二接触塞422可以包括第一延伸部和第二延伸部。第一延伸部可以在第二方向上延伸，并且可以接触第一接触塞370的上表面。第二延伸部可以在第一方向上延伸，并且可以接触栅极结构260的上表面。
在示例实施例中，多个第一延伸部可以形成在第一方向上，第二延伸部可以接触栅极结构260中的一个栅极结构的上表面。图82和图83示出了第二延伸部接触栅极结构260中的两个的上表面，然而，发明构思不限于此。
在示例实施例中，在第一延伸部和第二延伸部彼此相接的区域处，凹部可以形成在第二接触塞422的底部的第一部422a处，凸部可以形成在第二接触塞422的底部的第二部422b处。
图84至图86是分别示出根据示例实施例的半导体装置的剖视图。图84至图86是沿图82的线D-D'截取的剖视图。
除了第二接触塞的形状之外，半导体装置可以与图82和图83的半导体装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
参照图84至图86，每个半导体装置的第二接触塞422的底部可以包括多个第一部422a和多个第二部422b，并且可以分别具有图77以及图79至图81中示出的形状。
在参照图1至图54示出的制造半导体装置的方法中，可以形成多个第五开口392，可以通过第三蚀刻工艺形成分别在多个区域处与第五开口392竖直地叠置的第八开口455。可以使用第二绝缘夹层390的上表面作为蚀刻末端来执行第三蚀刻工艺，可以将第四层440的在第五开口392中的部分蚀刻给定的量。然而，当多个第五开口392形成时，第四层440的分别在第五开口392中剩余的部分可以不被蚀刻相同的量，因此第二接触塞422的底部的形状可以根据其位置而不同。
例如，图84示出了包括具有图77的形状的第一部422a与具有图79的形状的第一部422a两者的第二接触塞422的底部。图85示出了包括具有图77的形状的第一部422a与具有图80的形状的第一部422a两者的第二接触塞422的底部。图86示出了包括具有图80的形状的第一部422a与具有图81的形状的第一部422a两者的第二接触塞422的底部。
图87至图91是分别示出根据示例实施例的半导体装置的平面图和剖视图。图87是平面图，图88至图91是沿图87的线D-D'截取的剖视图。
除了第二接触塞的形状之外，半导体装置可以与先前示出的半导体装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
参照图87和图88，第二接触塞422包括第一延伸部和第二延伸部，其中，第一延伸部在第二方向上延伸并且接触第一接触塞370的上表面，第二延伸部在第一方向上延伸并且接触栅极结构260的上表面。在示例实施例中，第一延伸部也可以与栅极结构260的侧壁上的栅极间隔件160竖直地叠置。第二接触塞422的第一延伸部和第二延伸部可以一体地形成为彼此连接。
通过参照图34至图37示出的工艺形成的第五开口392可以形成为与第一接触塞370以及与所述第一接触塞370相邻的栅极间隔件160竖直地堆叠，第四层440可以填充第五开口392。因此，当第十开口396通过参照图47至图49示出的工艺来形成时，第四层440的在第五开口392中的剩余的部分可以覆盖绝缘层210的与栅极间隔件160相邻的部分，并且在填充第十开口396的第二接触塞422的底部处可以不存在低于栅极结构260的上表面的第二部422b或凸部。
结果，第二接触塞422的底部可以包括高于栅极结构260的上表面的第一部422a以及接触栅极结构260的上表面的第三部422c，第一部422a和第三部422c可以形成阶梯形状。
参照图89至图91，分别包括图66、图69和图72的第二接触塞422的实施例与图87和图88的第二接触塞相似的在第二接触塞422的底部不具有第二部422b。
图92至图97是分别示出根据示例实施例的半导体装置的剖视图。图92是平面图，图93至图97是沿图92的线D-D'截取的剖视图。
除了第二接触塞的形状之外，半导体装置可以与先前示出的半导体装置基本相同或相似。因此，同样的附图标记指示同样的元件，这里省略对其详细的描述。
参照图92和图93，第二接触塞422可以具有与图75和图76的形状相似的形状。然而，与图87和图88类似，第二接触塞422的底部可以仅包括高于栅极结构260的上表面的第一部422a以及接触栅极结构260的第三部422c。第二接触塞422的底部可以具有其上表面可是第二接触塞的第一部422a的凹部，第三部422c可以分别形成在凹部的在第一方向上的相对的侧处。
参照图94至图97，分别包括图77、图79、图80和图81的第二接触塞422的实施例与图92和图93的第二接触塞类似在第二接触塞422的底部不具有第二部422b。
制造半导体装置的上面的方法可以应用到制造各种类型的存储装置的方法，所述存储装置包括均可以电连接到源极/漏极层和栅极结构两者的接触塞。例如，该方法可以应用到制造诸如中央处理单元(CPU)、主处理单元(MPU)或应用处理器(AP)等的逻辑装置的方法。另外，该方法可以应用到制造诸如DRAM装置或SRAM装置的易失性存储装置，或诸如闪存装置、PRAM装置、MRAM装置、RRAM装置等的非易失性存储装置。
前述是对示例实施例的举例说明，并且不应被解释为对示例实施例的限制。虽然已经描述了一些示例实施例，但是本领域的技术人员将容易领会的是，在实质上不脱离本发明构思的新颖性教导和优点的情况下，示例实施例中的许多修改是可能的。因此，所有这些修改意图包括在如权利要求所限定的本发明构思的范围之内。在权利要求书中，手段加功能条款意图涵盖在此被描述为执行所述功能的结构，不仅是结构性等同物，而且还涵盖等同的结构。因此，将理解的是，前述是对各种示例实施例的举例说明，而不应被解释为受限于所公开的具体的示例实施例，并且对所公开的示例实施例及其它示例实施例的修改意图包括在所附权利要求的范围之内。

Claims (17)

1.一种半导体装置，所述半导体装置包括：
栅极结构，位于基底上；
源极/漏极层，位于基底的与栅极结构相邻的部分上；
第一接触塞，位于源极/漏极层的上表面上；以及
第二接触塞，第二接触塞的底表面具有彼此相邻的第一部和第二部，第一部和第二部中的每个既不接触第一接触塞的上表面也不接触栅极结构的上表面，第二部是凸出的并且低于栅极结构的上表面，
其中，栅极结构距第二接触塞的底表面的第二部比距第二接触塞的底表面的第一部近，
其中，第二接触塞包括：第一延伸部，在第一方向上延伸且与第一接触塞的上表面接触；以及第二延伸部，在不同于第一方向的第二方向上延伸且与栅极结构的上表面接触，
其中，第一接触塞和第二接触塞中的每个不与基底接触。
2.根据权利要求1所述的半导体装置，其中，第二接触塞的底表面的第一部和第二部中的每个既不与第一接触塞竖直地叠置也不与栅极结构竖直地叠置。
3.根据权利要求1所述的半导体装置，其中，第二接触塞的底表面的第一部是凹部。
4.根据权利要求3所述的半导体装置，所述半导体装置还包括填充第二接触塞的底表面的凹部的绝缘层结构。
5.根据权利要求3所述的半导体装置，其中，第二接触塞的底表面的凹部具有沿竖直方向恒定的宽度。
6.根据权利要求3所述的半导体装置，其中，第二接触塞的底表面的凹部具有从凹部的底部朝向凹部的顶部逐渐减小的宽度。
7.根据权利要求3所述的半导体装置，其中，第二接触塞包括：
金属图案；以及
阻挡图案，覆盖金属图案的底部和侧壁，
其中，阻挡图案在凹部的上表面处的厚度大于阻挡图案在凹部的侧壁处的厚度。
8.根据权利要求1所述的半导体装置，其中，第二接触塞的第一部高于栅极结构的上表面。
9.一种半导体装置，所述半导体装置包括：
栅极结构，位于基底上；
源极/漏极层，位于基底的与栅极结构相邻的部分上；
第一接触塞，位于源极/漏极层的上表面上；以及
第二接触塞，第二接触塞的底表面具有既不接触第一接触塞的上表面也不接触栅极结构的上表面的第一部，
其中，栅极结构是在第一方向上彼此分隔开的多个栅极结构中的一个栅极结构，所述多个栅极结构中的每个在垂直于第一方向的第二方向上延伸，
其中，第二接触塞包括：
第一延伸部，在所述多个栅极结构之间沿第二方向延伸且与第一接触塞的上表面的至少一部分接触，以及
第二延伸部，在第一方向上延伸，第二延伸部连接到第一延伸部并且接触所述多个栅极结构中的至少一个栅极结构的上表面的一部分，
其中，第一接触塞和第二接触塞中的每个不与基底接触。
10.根据权利要求9所述的半导体装置，其中，第二接触塞的底表面的第一部形成在第二接触塞的第一延伸部和第二延伸部彼此相接的区域。
11.根据权利要求9所述的半导体装置，所述半导体装置还包括：
隔离图案，位于基底上；以及
多个有源鳍，在第二方向上彼此间隔开，有源鳍中的每个从隔离图案的上表面部分地突起并在第一方向上延伸，
其中，源极/漏极层形成在有源鳍中的每个上。
12.根据权利要求11所述的半导体装置，其中，第二接触塞的底表面的第一部与隔离图案竖直地叠置。
13.根据权利要求11所述的半导体装置，其中，第二接触塞的底表面的最下部高于隔离图案的上表面。
14.一种半导体装置，所述半导体装置包括：
栅极结构，位于基底上，栅极结构具有在第一高度处的最顶表面以及在第二高度处的最底表面；
源极/漏极层，位于基底的与栅极结构相邻的部分上；
第一接触塞，位于源极/漏极层的顶表面上；以及
第二接触塞，第二接触塞的底表面具有既不接触栅极结构的最顶表面也不接触第一接触塞的顶表面的第一部和第二部，
其中，第二接触塞的底表面的第一部在等于第一高度和第二高度的高度处或者在第一高度和第二高度之间，并且第二接触塞的底表面的第二部在大于第一高度的高度处，
其中，第二接触塞包括：第一延伸部，在从俯视图看时在第一方向上延伸，并且与第一接触塞的顶表面接触；以及第二延伸部，在俯视图中从第一延伸部突出以在不同于第一方向的第二方向上延伸，并且与栅极结构的最顶表面接触，
其中，第一接触塞和第二接触塞中的每个不与基底接触。
15.根据权利要求14所述的半导体装置，其中，第二接触塞的底表面的第一部和第二部两者在隔离图案的上表面上。
16.根据权利要求15所述的半导体装置，其中，第二接触塞的底表面的第一部低于第二接触塞的底表面的第二部。
17.根据权利要求16所述的半导体装置，其中，第二接触塞的底表面的第一部比第二接触塞的底表面的第二部距栅极结构近。
CN201610893808.6A 2015-10-16 2016-10-13 半导体装置及其制造方法 Active CN106601666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0144399 2015-10-16
KR1020150144399A KR102326090B1 (ko) 2015-10-16 2015-10-16 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN106601666A CN106601666A (zh) 2017-04-26
CN106601666B true CN106601666B (zh) 2021-08-27

Family

ID=58523198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610893808.6A Active CN106601666B (zh) 2015-10-16 2016-10-13 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9865736B2 (zh)
KR (1) KR102326090B1 (zh)
CN (1) CN106601666B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998228B2 (en) * 2014-06-12 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect with protection layer
JP6716450B2 (ja) * 2016-12-28 2020-07-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10074558B1 (en) 2017-09-28 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure with controlled air gaps
KR102323733B1 (ko) * 2017-11-01 2021-11-09 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
US10403547B2 (en) * 2017-12-12 2019-09-03 Varian Semiconductor Equipment Associates, Inc. Structure and method of forming self aligned contacts in semiconductor device
DE112018007144T5 (de) * 2018-02-22 2020-11-12 Intel Corporation Seitenwand-Interconnect-Metallisierungsstrukturen für integrierte Schaltungsvorrichtungen
KR102585881B1 (ko) * 2018-06-04 2023-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR102646012B1 (ko) * 2019-02-18 2024-03-13 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11488926B2 (en) * 2020-06-11 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect structure
KR20220034973A (ko) 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117296A (zh) * 2011-11-17 2013-05-22 联华电子股份有限公司 金属氧化物半导体晶体管与其形成方法
CN104218040A (zh) * 2013-05-31 2014-12-17 瑞萨电子株式会社 半导体装置及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068329A (ja) 1998-08-24 2000-03-03 Mitsubishi Electric Corp 半導体集積装置
JP3282607B2 (ja) 1999-03-16 2002-05-20 日本電気株式会社 半導体装置の製造方法
JP2002033389A (ja) 2000-07-17 2002-01-31 Nec Corp 半導体装置およびその製造方法
KR100414220B1 (ko) 2001-06-22 2004-01-07 삼성전자주식회사 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
KR101016855B1 (ko) 2003-07-18 2011-02-22 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
KR100965031B1 (ko) 2007-10-10 2010-06-21 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
KR101113768B1 (ko) 2008-07-17 2012-02-27 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
JP2010205908A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 半導体装置およびその製造方法
US8426310B2 (en) 2010-05-25 2013-04-23 Freescale Semiconductor, Inc. Method of forming a shared contact in a semiconductor device
JP2012079942A (ja) 2010-10-01 2012-04-19 Renesas Electronics Corp 半導体装置
JP2013201414A (ja) 2012-02-23 2013-10-03 Ps4 Luxco S A R L 半導体装置及びその製造方法
US20130307032A1 (en) 2012-05-16 2013-11-21 Globalfoundries Inc. Methods of forming conductive contacts for a semiconductor device
KR102150965B1 (ko) * 2013-01-24 2020-09-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8981496B2 (en) 2013-02-27 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and gate contact structure for FinFET
US9508844B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
US9318488B2 (en) 2014-01-06 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9269585B2 (en) * 2014-01-10 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning metal gate surface
CN111524889B (zh) * 2015-06-09 2023-07-04 联华电子股份有限公司 静态随机存取存储器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117296A (zh) * 2011-11-17 2013-05-22 联华电子股份有限公司 金属氧化物半导体晶体管与其形成方法
CN104218040A (zh) * 2013-05-31 2014-12-17 瑞萨电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US9865736B2 (en) 2018-01-09
CN106601666A (zh) 2017-04-26
KR102326090B1 (ko) 2021-11-12
KR20170044822A (ko) 2017-04-26
US20170110569A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
CN106601666B (zh) 半导体装置及其制造方法
US20220415905A1 (en) Semiconductor devices and methods of manufacturing the same
US11935835B2 (en) Methods of manufacturing semiconductor devices
CN106531719B (zh) 包括接触塞的半导体装置
US11610966B2 (en) Semiconductor devices
US9865594B2 (en) Semiconductor devices
US10411011B2 (en) Semiconductor devices and methods of manufacturing the same
CN107039436B (zh) 半导体器件及其制造方法
US20170317213A1 (en) Semiconductor devices
US9859163B2 (en) Methods for manufacturing a semiconductor device
KR102496973B1 (ko) 반도체 장치 및 그 제조 방법
US20160343708A1 (en) Semiconductor devices and methods of manufacturing the same
CN108074984B (zh) 半导体器件
US11757015B2 (en) Semiconductor devices
US11183497B2 (en) Semiconductor devices
KR102269228B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant