CN106531656A - 一种基于边界扫描测试的纳米银焊膏封装质量的检测方法 - Google Patents
一种基于边界扫描测试的纳米银焊膏封装质量的检测方法 Download PDFInfo
- Publication number
- CN106531656A CN106531656A CN201611033428.1A CN201611033428A CN106531656A CN 106531656 A CN106531656 A CN 106531656A CN 201611033428 A CN201611033428 A CN 201611033428A CN 106531656 A CN106531656 A CN 106531656A
- Authority
- CN
- China
- Prior art keywords
- substrate
- nano mattisolda
- detection method
- package quality
- quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 title claims abstract description 20
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 title claims abstract description 6
- 229910052709 silver Inorganic materials 0.000 title claims abstract description 6
- 239000004332 silver Substances 0.000 title claims abstract description 6
- 238000005476 soldering Methods 0.000 title abstract description 5
- 238000005245 sintering Methods 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 16
- 238000000576 coating method Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 53
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000004806 packaging method and process Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000002604 ultrasonography Methods 0.000 claims description 3
- 238000010792 warming Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 abstract description 3
- 230000001066 destructive effect Effects 0.000 abstract 1
- 238000000638 solvent extraction Methods 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000009659 non-destructive testing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开了一种基于边界扫描测试的纳米银焊膏封装质量的检测方法，其特征在于，包括如下步骤:1）选材；2）涂覆；3）分区；4) 检测；5）贴片；6）封装烧结；7）再检测并判定。这种方法能准确、及时地定位电子产品芯片封装焊点焊接质量问题所发生的情况，能提高电子产品芯片封装质量检测方法的可靠性，从而提高产品的质量，属于无损检测方法。
Description
技术领域
本发明属于电子元器件检测技术，具体涉及一种基于边界扫描测试的纳米银焊膏封装质量的检测方法。
背景技术
随着信息时代的快速发展，电子产品已经成为人类生活中不可或缺的一种物品。而电子产品性能的提升、尺寸的减小，电子封装技术起着不可忽视的作用。当今有许多电子产品都要用到纳米银焊膏封装烧结技术。因此对纳米银焊膏封装技术的检测方法的研究，有利于提高电子产品的优良率和使用寿命。
近年来，纳米银焊膏作为一种封装材料，因其具有优秀的导电、导热等性能而深受各大厂商的喜爱。但是由于采用的封装技术各有特点的原因，难免有用纳米银焊膏封装烧结技术连接的电路板出现焊点空洞过大、焊料位置偏移、焊膏量不足、焊膏量过多、印刷形状不良、焊膏渗溢与桥接等影响焊接质量的情况，这对一个电子产品的好坏起至关重要的作用。
发明内容
本发明的目的是针对现有技术的不足，而提供一种基于边界扫描测试的纳米银焊膏封装质量的检测方法。
这种方法能准确、及时地定位电子产品芯片封装焊点焊接质量问题所发生的情况，能提高电子产品芯片封装质量检测方法的可靠性，从而提高产品的质量，属于无损检测方法。
实现本发明目的的技术方案是：
一种基于边界扫描测试的纳米银焊膏封装质量的检测方法，包括如下步骤：
1）选材：选取Cu材质的基板，对基板清洗，然后对基板做镀银或镀镍处理；
2）涂覆：采用丝网印刷技术，将纳米银焊膏涂覆在基板的焊盘上；
3）分区：依据基板的大小和基板上焊点的位置，将基板分区；
4) 检测：采用边界扫描测试技术采集焊盘上纳米银焊膏的涂覆质量信息，将采集到的涂覆质量信息与表征纳米银焊膏涂覆质量缺陷的空洞、气泡指标标准进行对比，如果涂覆质量信息与空洞、气泡指标标准差异小于5%，则进行步操5）的操作；如果差异大于5%，则上述基板返工重新进行步骤2）；
5）贴片：采用贴片机对步骤4）得到的基板进行芯片贴片；
6）封装烧结：将均匀涂覆有纳米银焊膏和芯片贴片后的基板放入烧结炉中，先以4°C/min的速率对烧结炉升温至100°C，保温60min；然后再以5°C/min速率升温至180°C，保温80min，完成封装烧结，最后待烧结炉冷却到常温25℃时，取出完成封装烧结的基板；
7）再检测并判定：采用边界扫描测试技术对完成封装烧结的基板焊点进行检测，表征纳米银焊膏基板封装质量的焊点空洞率标准值为2%，如果基板焊点的空洞率大于2%，则判定该基板纳米银焊膏封装质量不合格，如果基板焊点的空洞率小于2%，则判定该基板纳米银焊膏封装质量合格，完成检测。
所述清洗为超声、等离子清洗。
所述基板分区为至少2个区。
采用边界扫描测试方法之前的分区依据是基板大小和焊盘的位置分布，分区划分的数目越多，扫描精度越高。
所述边界扫描测试在纳米银焊膏封装质量检测中的应用。
这种方法针对电子产品芯片在互联中会出现关于焊点、焊膏的多种不良情况，从芯片互联的步骤入手，结合常见的电子封装关于焊点焊接质量问题，采用了用边界扫描测试的方法，这种方法能准确、及时地定位电子产品芯片封装焊点焊接质量问题所发生的情况，提高了电子产品芯片封装质量检测方法的可靠性，从而提高了产品的质量，属于无损检测方法，为制造更稳定、更优秀的产品奠定了基础。
附图说明
图1为实施例的方法流程示意图。
具体实施方式
下面结合附图和实施例对本发明内容作进一步的阐述，但不是对本发明的限定。
实施例：
一种基于边界扫描测试的纳米银焊膏封装质量的检测方法，包括如下步骤:
1）选材：选取Cu材质的基板，对基板清洗，然后对基板做镀银或镀镍处理；
2）涂覆：采用丝网印刷技术，将纳米银焊膏涂覆在基板的焊盘上；
3）分区：依据基板的大小和基板上焊点的位置，将基板分区；
4) 检测：采用边界扫描测试技术采集焊盘上纳米银焊膏的涂覆质量信息，将采集到的涂覆质量信息与表征纳米银焊膏涂覆质量缺陷的空洞、气泡指标标准进行对比，如果涂覆质量信息与空洞、气泡指标标准差异小于5%，则进行步操5）的操作；如果差异大于5%，则上述基板返工重新进行步骤2）；
5）贴片：采用贴片机对步骤4）得到的基板进行芯片贴片；
6）封装烧结：将均匀涂覆有纳米银焊膏和芯片贴片后的基板放入烧结炉中，先以4°C/min的速率对烧结炉升温至100°C，保温60min；然后再以5°C/min速率升温至180°C，保温80min，完成封装烧结，最后待烧结炉冷却到常温25℃时，取出完成封装烧结的基板；
7）再检测并判定：采用边界扫描测试技术对完成封装烧结的基板焊点进行检测，表征纳米银焊膏基板封装质量的焊点空洞率标准值为2%，如果基板焊点的空洞率大于2%，则判定该基板纳米银焊膏封装质量不合格，如果基板焊点的空洞率小于2%，则判定该基板纳米银焊膏封装质量合格，完成检测。
所述清洗为超声、等离子清洗。
所述基板分区为至少2个区。
采用边界扫描测试方法之前的分区依据是基板大小和焊盘的位置分布，分区划分的数目越多，扫描精度越高。
所述边界扫描测试在纳米银焊膏封装质量检测中的应用。
Claims (4)
1.一种基于边界扫描测试的纳米银焊膏封装质量的检测方法，其特征在于，包括如下步骤:
1）选材：选取Cu材质的基板，对基板清洗，然后对基板做镀银或镀镍处理；
2）涂覆：采用丝网印刷技术，将纳米银焊膏涂覆在基板的焊盘上；
3）分区：依据基板的大小和基板上焊点的位置，将基板分区；
4) 检测：采用边界扫描测试技术采集焊盘上纳米银焊膏的涂覆质量信息，将采集到的涂覆质量信息与表征纳米银焊膏涂覆质量缺陷的空洞、气泡指标标准进行对比，如果涂覆质量信息与空洞、气泡指标标准差异小于5%，则进行步操5）的操作；如果差异大于5%，则上述基板返工重新进行步骤2）；
5）贴片：采用贴片机对步骤4）得到的基板进行芯片贴片；
6）封装烧结：将均匀涂覆有纳米银焊膏和芯片贴片后的基板放入烧结炉中，先以4°C/min的速率对烧结炉升温至100°C，保温60min；然后再以5°C/min速率升温至180°C，保温80min，完成封装烧结，最后待烧结炉冷却到常温25℃时，取出完成封装烧结的基板；
7）再检测并判定：采用边界扫描测试技术对完成封装烧结的基板焊点进行检测，表征纳米银焊膏基板封装质量的焊点空洞率标准值为2%，如果基板焊点的空洞率大于2%，则判定该基板纳米银焊膏封装质量不合格，如果基板焊点的空洞率小于2%，则判定该基板纳米银焊膏封装质量合格，完成检测。
2.根据权利要求1所述的基于边界扫描测试的纳米银焊膏封装质量的检测方法，其特征在于，所述清洗为超声、等离子清洗。
3.根据权利要求1所述的基于边界扫描测试的纳米银焊膏封装质量的检测方法，其特征在于，所述基板分区为至少2个区。
4.一种基于边界扫描测试的纳米银焊膏封装质量的检测方法，其特征在于，所述边界扫描测试在纳米银焊膏封装质量检测中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611033428.1A CN106531656B (zh) | 2016-11-23 | 2016-11-23 | 一种基于边界扫描测试的纳米银焊膏封装质量的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611033428.1A CN106531656B (zh) | 2016-11-23 | 2016-11-23 | 一种基于边界扫描测试的纳米银焊膏封装质量的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106531656A true CN106531656A (zh) | 2017-03-22 |
| CN106531656B CN106531656B (zh) | 2019-01-29 |
Family
ID=58357575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611033428.1A Active CN106531656B (zh) | 2016-11-23 | 2016-11-23 | 一种基于边界扫描测试的纳米银焊膏封装质量的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106531656B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107570912A (zh) * | 2017-08-30 | 2018-01-12 | 桂林电子科技大学 | 一种具有高润湿性能的纳米银焊膏的制备方法 |
| CN108668466A (zh) * | 2018-04-25 | 2018-10-16 | 四川省欧玛科技有限公司 | 一种陶瓷板电路烧结方法 |
| CN109994373A (zh) * | 2019-04-12 | 2019-07-09 | 中国电子科技集团公司第三十八研究所 | 一种微组装裸芯片连接及返修方法 |
| CN110132960A (zh) * | 2018-02-09 | 2019-08-16 | 环鸿电子（昆山）有限公司 | 电路板组件的检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627406A (en) * | 1994-12-22 | 1997-05-06 | Pace; Benedict G. | Inverted chip bonded module with high packaging efficiency |
| CN1488953A (zh) * | 2002-10-08 | 2004-04-14 | ƽ | 用于预测板测试覆盖率的方法 |
| US20050040513A1 (en) * | 2003-08-20 | 2005-02-24 | Salmon Peter C. | Copper-faced modules, imprinted copper circuits, and their application to supercomputers |
| US20050230793A1 (en) * | 2004-04-16 | 2005-10-20 | Fujio Ito | Semiconductor device |
-
2016
- 2016-11-23 CN CN201611033428.1A patent/CN106531656B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627406A (en) * | 1994-12-22 | 1997-05-06 | Pace; Benedict G. | Inverted chip bonded module with high packaging efficiency |
| CN1488953A (zh) * | 2002-10-08 | 2004-04-14 | ƽ | 用于预测板测试覆盖率的方法 |
| US20050040513A1 (en) * | 2003-08-20 | 2005-02-24 | Salmon Peter C. | Copper-faced modules, imprinted copper circuits, and their application to supercomputers |
| US20050230793A1 (en) * | 2004-04-16 | 2005-10-20 | Fujio Ito | Semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| 陈佳等: ""纳米银焊膏烧结大功率LED模块的高温可靠性研究"", 《发光学报》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107570912A (zh) * | 2017-08-30 | 2018-01-12 | 桂林电子科技大学 | 一种具有高润湿性能的纳米银焊膏的制备方法 |
| CN110132960A (zh) * | 2018-02-09 | 2019-08-16 | 环鸿电子（昆山）有限公司 | 电路板组件的检测方法 |
| CN110132960B (zh) * | 2018-02-09 | 2021-12-14 | 飞旭电子(苏州)有限公司 | 电路板组件的检测方法 |
| CN108668466A (zh) * | 2018-04-25 | 2018-10-16 | 四川省欧玛科技有限公司 | 一种陶瓷板电路烧结方法 |
| CN109994373A (zh) * | 2019-04-12 | 2019-07-09 | 中国电子科技集团公司第三十八研究所 | 一种微组装裸芯片连接及返修方法 |
| CN109994373B (zh) * | 2019-04-12 | 2021-06-22 | 中国电子科技集团公司第三十八研究所 | 一种微组装裸芯片连接及返修方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106531656B (zh) | 2019-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106531656A (zh) | 一种基于边界扫描测试的纳米银焊膏封装质量的检测方法 | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN108225963B (zh) | 基于bga焊点可靠性测试的pcb设计方法 | |
| CN103344791B (zh) | 一种测试基板及采用该测试基板制造的探针卡 | |
| TWI295378B (en) | Apparatus and method for testing conductive bumps | |
| CN105321908A (zh) | 半导体器件及半导体器件的制造方法 | |
| Putaala et al. | Reliability of SMD interconnections on flexible low-temperature substrates with inkjet-printed conductors | |
| JPWO2013031822A1 (ja) | 薄膜配線基板およびプローブカード用基板 | |
| JP5248631B2 (ja) | プローブ基板のリペア方法及びこれを利用するプローブ基板 | |
| JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
| JP2010533383A (ja) | はんだを用いない電子組立品およびこれらの製造方法 | |
| CN107565922A (zh) | Smd陶瓷平面基座的制备方法 | |
| JP2010118472A (ja) | 電子装置の接続状態検査方法 | |
| JP2004235403A (ja) | 複合電子部品 | |
| CN101488482B (zh) | 半导体封装结构及其制造方法 | |
| JP2005347651A (ja) | 配線基板および配線基板のクラック検出方法 | |
| Simons et al. | Test sockets for quality measurements during the CBM-STS module assembly | |
| TWI305273B (en) | A test assembly for testing a ball grid array package device | |
| TWI271528B (en) | Method of circuit electrical test | |
| Matkowski et al. | Structure of the thermal interface connection made of sintered nano silver | |
| KR20120019038A (ko) | 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판 | |
| CN109659243B (zh) | 一种倒装共晶led阵列的共晶效果评估方法 | |
| JP4140366B2 (ja) | 層間接続ビアホールの検査方法及び多層回路配線板 | |
| CN207009435U (zh) | 晶圆测试结构 | |
| JP2009135279A (ja) | セラミックチップ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20170322 Assignee: Guilin yanchuang Semiconductor Technology Co.,Ltd. Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY Contract record no.: X2023980046590 Denomination of invention: A Method for Detecting the Packaging Quality of Nano Silver Solder Paste Based on Boundary Scan Testing Granted publication date: 20190129 License type: Common License Record date: 20231108 |