CN101488482B - 半导体封装结构及其制造方法 - Google Patents
半导体封装结构及其制造方法 Download PDFInfo
- Publication number
- CN101488482B CN101488482B CN 200810003933 CN200810003933A CN101488482B CN 101488482 B CN101488482 B CN 101488482B CN 200810003933 CN200810003933 CN 200810003933 CN 200810003933 A CN200810003933 A CN 200810003933A CN 101488482 B CN101488482 B CN 101488482B
- Authority
- CN
- China
- Prior art keywords
- chip
- semiconductor package
- conductive part
- resilient coating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000008439 repair process Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 39
- 239000011248 coating agent Substances 0.000 claims description 27
- 238000000576 coating method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 229910002710 Au-Pd Inorganic materials 0.000 claims description 2
- 229910004696 Ti—Cu—Ni Inorganic materials 0.000 claims description 2
- WCERXPKXJMFQNQ-UHFFFAOYSA-N [Ti].[Ni].[Cu] Chemical compound [Ti].[Ni].[Cu] WCERXPKXJMFQNQ-UHFFFAOYSA-N 0.000 claims description 2
- XRBURMNBUVEAKD-UHFFFAOYSA-N chromium copper nickel Chemical compound [Cr].[Ni].[Cu] XRBURMNBUVEAKD-UHFFFAOYSA-N 0.000 claims description 2
- RZVXOCDCIIFGGH-UHFFFAOYSA-N chromium gold Chemical compound [Cr].[Au] RZVXOCDCIIFGGH-UHFFFAOYSA-N 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 2
- UUWCBFKLGFQDME-UHFFFAOYSA-N platinum titanium Chemical compound [Ti].[Pt] UUWCBFKLGFQDME-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000000523 sample Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 230000009931 harmful effect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
本发明一种半导体封装结构及其制造方法，该半导体封装结构包含一芯片、一导电部及一缓冲层。该半导体封装结构利用该导电部与一电路板电性连接，而该缓冲层至少局部包覆于该导电部，并填充于修复过程所产生的激光窗中。
Description
技术领域
本发明涉及一种半导体封装结构及其制造方法；特别是一种具有缓冲层的半导体封装结构及其制造方法。
背景技术
随着工业的进步，半导体芯片已成为现今电子产品中不可或缺的零组件的一，其通常提供了控制或逻辑运算功能。由于制程技术的不断进步，半导体芯片日渐小型化，封装尺寸亦逐渐缩小。
传统以打线接合(Wire Bonding)方式，将半导体芯片与其他元件相接合的电子封装技术，早已不敷需求，取而代之的是以凸块(Bump)或锡球(Solder Ball)作为半导体芯片与其他元件接合的覆晶接合技术，可节省传统焊线占据较大面积的缺点。其中一种较先进的制程为晶圆级芯片尺寸封装(wafer level chip scalepackage，以下简称WLCSP)技术。
WLCSP通常会先对半导体芯片进行一芯片探针测试(chip probing)的步骤，也就是利用测试探针，直接对于每一颗晶粒(die)的衬垫(pad)上进行测试。然而，晶粒的衬垫经过测试之后，会遗留有探针痕迹，此探针痕迹在镀锡球(solderballs)或形成线路重新分配层(redistribution layer，RDL)时，会在衬垫上产生空隙，而对衬垫与锡球或线路重新分配层之间的结合造成不良影响，甚至造成脱落；此外，亦会造成衬垫与锡球或线路重新分配层之间的接触阻抗增加，以上皆不利于封装产品的可靠度。
进行前述的测试后，针对有问题的晶粒可进行激光修补，其虽可达到修复的目的，但也会在半导体芯片上局部产生激光窗(laser windows)，芯片使用一段时间之后，极可能在激光窗位置处产生氧化现象，不利于半导体封装结构的长久操作。
此外，当WLCSP上板至电路板上时，由于WLCSP与电路板的热膨胀系数(coefficient of thermal expansion，以下简称CTE)不同，经过制程中反复高低温操作后所产生的热应力，将容易造成锡球的失效。
综上所述，如何形成可靠度较佳的半导体封装结构，即成为此领域的产业亟需努力的目标。
发明内容
本发明的一目的在于提供一种半导体封装结构及其制造方法，于芯片探针测试时，本发明不采用直接对衬垫进行测试的方式，而改以对锡球或凸块进行测试，故不会在衬垫上形成探针痕迹。而于锡球或凸块上遗留的探针痕迹，则可以于后续的回焊(reflow)制程中顺势去除，故不会对元件之间的结合及阻抗产生不良影响。
本发明的另一目的在于提供一种半导体封装结构及其制造方法，该半导体封装结构具有一缓冲层，此缓冲层形成于芯片的主动面上，可至少局部包覆凸块或锡球，使得半导体封装结构更能承受于制程中因为各元件热膨胀系数不同所产生的热应力，避免半导体封装结构中出现空隙而造成锡球失效。此缓冲层更可填补因为修补半导体封装结构时所产生的激光窗，以避免其产生氧化。
为达上述目的，本发明揭露一种半导体封装结构，包含一芯片、一导电部及一缓冲层。该芯片具有至少一衬垫；该导电部形成于该芯片上，与该至少一衬垫电性连接，俾使该半导体封装结构通过该导电部与一电路板电性连接；该缓冲层，形成于该芯片的一主动面上，且局部包覆于该导电部。
本发明更揭露一种制造前述半导体封装结构的方法，包含下列步骤：检测一芯片的一主动面，以及形成一缓冲层于该芯片上。
为让本发明的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施例配合附图进行详细说明。
附图说明
图1为本发明实施例的示意图；
图2为本发明实施例中，另一实施态样的示意图；以及
图3为本发明的另一实施例的流程图。
主要元件符号说明：
1：半导体封装结构 10：芯片
100：衬垫 101：主动面
102：保护层 103：重新分配层
104：激光窗 105：凸块下金属层
11：导电部 12：缓冲层
2：电路板 20：衬垫
具体实施方式
以下将通过实施例来揭露本发明的半导体封装结构及其制造方法，其具有一缓冲层，适可填补在激光修补时所造成的激光窗，并可避免因半导体封装结构的各元件因热膨胀系数不同所造成的不良影响。本发明的实施例并非用以限制本发明须在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以限制本发明。须说明者，以下实施例及附图中，与本发明非直接相关的元件已省略而未绘示；且图式中各元件间的尺寸关仅为求容易了解，非用以显示实际比例。
本发明的一实施例如图1所示，为一半导体封装结构1及与其电性连接的电路板2的示意图，半导体封装结构1包含芯片10、导电部11及缓冲层12。其中，芯片10具有衬垫100，而导电部11形成于芯片10上，一端与芯片10的衬垫100电性连接，而另一端与电路板2上的衬垫20电性连接，使半导体封装结构1与电路板2可通过导电部11形成电性连接。缓冲层12形成于芯片10的一主动面101上，且至少局部包覆导电部11。在本实施例中，导电部11可为凸块、锡球或其组合，而缓冲层12为一可靠度增进层(reliability enhanced layer)，其材料可选自：B阶段胶(B-stage gel)、底部填充剂(underfill)、不导电胶(Non conductivepaste，NCP)及聚酰亚胺(polyimide)，上述材料的热膨胀系数(coefficient ofthermal expansion)较佳介于3.5-50ppm之间，而模量(modulus)需低于5Gpa，但不以此为限。
于本实施例的其中一种实施态样中，芯片10更可包含一保护层102、一重新分配层103、激光窗104及一凸块下金属层(under bump metal)105，保护层102用以覆盖衬垫100及重新分配层103，而由于重新分配层103可使导电部11不需迁就衬垫100的位置设置，故保护层102在覆盖衬垫100及重新分配层103的同时，可在适当位置形成有一开口，局部暴露出重新分配层103，并供导电部11设置，使得导电部11可对应电性连接至衬垫100。而保护层102覆盖于衬垫100及重新分配层103后，便可形成芯片10的主动面101。
此外，凸块下金属层105至少形成于重新分配层103与导电部11间，俾使导电部11通过凸块下金属层105与重新分配层103电性连接，其中凸块下金属层105的材料可选自下列群组：钛化钨(TiW)、钛铜镍(Ti-Cu-Ni)、铬铜镍(Cr-Cu-Ni)、钛金铂(Ti-Au-Pt)及铬金钯(Cr-Au-Pd)，但不以此为限；而该重新分配层103具有一阻抗值，该阻抗值具有阻抗匹配，典型状况为，该阻抗值可为75欧姆、50欧姆或28欧姆等等阻抗值，但并不以此为限。藉此，该重新分配层103可于传导电流时，确保较佳传导特性。须注意的是，视实际的结构设计，导电部11亦可不通过重新分配层103及凸块下金属层105，而直接与芯片10的衬垫100电性连接，同样可达到电性连接的目的，在此不作限定。
若在制程中需要以激光光修复特定晶粒，则势必会在主动面101上局部形成有激光窗(laser window)104。本发明的特色在于，缓冲层12适可填充于激光窗104中，避免芯片10未来于激光窗104位置产生氧化现象。图2所示为本实施例的另一种实施态样，缓冲层12更可填满于电路板2与半导体封装结构1之间，并完全包覆导电部11。
综上所述，在本实施例中，本发明的半导体封装结构藉由缓冲层12的使用，可填补在修补半导体封装结构时所形成的激光窗104，并保护半导体封装结构内部的元件；此外，更可提供导电部11足够的支撑效果，可避免因半导体封装结构的各元件热膨胀系数不同，而造成半导体封装结构产生缺陷。
本发明的另一实施例如图3所示，其为制造前述半导体封装结构的方法，为方便说明，可一并参考图1及图2。本实施例用以将具有衬垫100、重新分配层103、保护层102及凸块下金属层105的芯片10进行一封装制程，其中该保护层102覆盖于该衬垫100及重新分配层103上。
本实施例的制造方法包含下列步骤。首先，执行步骤301检测芯片10的主动面101，以辨识该芯片10的主动面101上的一受损部位。须说明的是，步骤301所进行的检测，乃针对导电部11进行，故探针痕迹仅会形成于导电部11(即凸块、锡球或其组合)上，而不会在衬垫100上形成，不至于影响衬垫100的导电性及结合力。
然后可选择性地执行步骤302，针对受损部分进行修补，例如以激光进行修补；如前所述，若进行激光修补将可能会于上形成激光窗104。
接下来执行步骤303，形成缓冲层12于芯片10上；缓冲层12至少局部包覆导电部11，并填充于前述激光窗104中，避免氧化现象的产生。较佳地，该缓冲层12为一可靠度增进层(REL)，且可完全包覆该导电部11。
然后执行步骤304，回焊(reflow)芯片10，以固化该缓冲层12；此回焊步骤亦可同时具有将锡块转化为锡球、并消除探针痕迹的效果。最后，执行步骤305，将该半导体封装结构上板至电路板2，便可完成封装制程。须说明的是，藉由本实施例所描绘的步骤，便可形成前述的半导体封装结构的所有操作及功能，在此不另赘述。
上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利范围应以权利要求书为准。
Claims (10)
1.一种半导体封装结构，包含：
一芯片，包含一保护层及至少一衬垫，该保护层形成该芯片的一主动面，该保护层对应该至少一衬垫形成有至少一开口；
一导电部，形成于该芯片上，该导电部通过该开口，与该至少一衬垫电性连接，使该半导体封装结构藉由该导电部与该一电路板电性连接；以及
一缓冲层，形成并包覆于该芯片的一主动面上，且至少局部包覆于该导电部。
2.如权利要求1所述的半导体封装结构，其中该缓冲层为一可靠度增进层(reliability enhanced layer，REL)。
3.如权利要求2所述的半导体封装结构，其中该可靠度增进层的材料选自下列群组：B阶段胶(B-stage gel)、底部填充剂(underfill)、不导电胶(Non conductive paste，NCP)及聚酰亚胺(polyimide)。
4.如权利要求3所述的半导体封装结构，其中该芯片更包含一重新分配层(Redistribution Layer，RDL)，与该至少一衬垫电性连接，且通过该至少一开口与该导电部电性连接，该重新分配层具有一阻抗值，该阻抗值具有阻抗匹配。
5.如权利要求4所述的半导体封装结构，其中该重新分配层的材料可选自下列群组：铝、金及铜。
6.如权利要求4所述的半导体封装结构，其中该芯片更包含一凸块下金属层(under bump metal，UBM)，至少形成于该重新分配层与该导电部间，以电性连接该导电部与该重新分配层，其中该凸块下金属层的材料可选自下列组合：钛化钨(TiW)、钛铜镍(Ti-Cu-Ni)、铬铜镍(Cr-Cu-Ni)、钛金铂(Ti-Au-Pt)及铬金钯(Cr-Au-Pd)。
7.一种制造半导体封装结构的方法，包含下列步骤：
检测一芯片的一主动面；以及
形成一缓冲层，该缓冲层包覆于该芯片上且至少局部包覆于该芯片的一导电部，其中，该缓冲层为一可靠度增进层，而导电部为一锡块；
回焊(reflow)该芯片，以部份固化(partially cure)该缓冲层，且将该导电部所具的锡块转化为锡球。
8.如权利要求7所述的方法，其中该检测步骤，包含下列步骤：
辨识该芯片的主动面上的一受损部位；以及
修补该受损部位。
9.如权利要求8所述的方法，其中该修补步骤，通过一激光修补。
10.如权利要求9所述的方法，其中该形成一缓冲层的步骤，适可使该缓冲层至少局部填充该激光修补所产生的一激光窗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810003933 CN101488482B (zh) | 2008-01-18 | 2008-01-18 | 半导体封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810003933 CN101488482B (zh) | 2008-01-18 | 2008-01-18 | 半导体封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101488482A CN101488482A (zh) | 2009-07-22 |
| CN101488482B true CN101488482B (zh) | 2011-09-14 |
Family
ID=40891287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810003933 Expired - Fee Related CN101488482B (zh) | 2008-01-18 | 2008-01-18 | 半导体封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101488482B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8993431B2 (en) * | 2010-05-12 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating bump structure |
| JP6513639B2 (ja) * | 2013-05-06 | 2019-05-15 | フォームファクター， インコーポレイテッド | 電子デバイスを試験するためのプローブカードアセンブリ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1190823C (zh) * | 2001-08-06 | 2005-02-23 | 联华电子股份有限公司 | 激光修复过程 |
| CN1675761A (zh) * | 2002-08-22 | 2005-09-28 | 印芬龙科技股份有限公司 | 具有芯片级封装外壳的半导体器件 |
-
2008
- 2008-01-18 CN CN 200810003933 patent/CN101488482B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1190823C (zh) * | 2001-08-06 | 2005-02-23 | 联华电子股份有限公司 | 激光修复过程 |
| CN1675761A (zh) * | 2002-08-22 | 2005-09-28 | 印芬龙科技股份有限公司 | 具有芯片级封装外壳的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101488482A (zh) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122905B2 (en) | Microelectronic devices and methods for mounting microelectronic packages to circuit boards | |
| US20040229425A1 (en) | Semiconductor device and bump formation method | |
| US20080088004A1 (en) | Wafer level package structure with build up layers | |
| TWI253695B (en) | Semiconductor package and fabrication method thereof | |
| US7679188B2 (en) | Semiconductor device having a bump formed over an electrode pad | |
| CN1133207C (zh) | 用于集成电路芯片筛选测试组件的电路板及方法 | |
| US20070120268A1 (en) | Intermediate connection for flip chip in packages | |
| US8274158B2 (en) | Structure, method and system for assessing bonding of electrodes in FCB packaging | |
| WO2012171320A1 (zh) | 一种新的接触式智能卡的封装方法 | |
| CN101488482B (zh) | 半导体封装结构及其制造方法 | |
| US10861825B2 (en) | Interconnect structures with intermetallic palladium joints and associated systems and methods | |
| US20040072396A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
| JP2928484B2 (ja) | Ｉｃチップの試験のための方法および装置 | |
| CN102244061A (zh) | Low-k芯片封装结构 | |
| Lozano et al. | Bump bonding of pixel systems | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| JP2001201534A (ja) | 集積回路の試験 | |
| CN108109949A (zh) | 一种芯片的封装方法及封装结构 | |
| CN102290403B (zh) | 模块基板、具有该基板的半导体模块及其制造方法 | |
| US20100126763A1 (en) | Wire bonding method, electronic apparatus, and method of manufacturing same | |
| CN101567348A (zh) | 具有凸块的晶片结构及形成方法 | |
| CN102244021B (zh) | Low-k芯片封装方法 | |
| US20110309493A1 (en) | Electronic Device Package Locking System and Method | |
| KR101169687B1 (ko) | 반도체 칩 실장용 범프 및 이를 포함하는 반도체 칩과 이의 전기적 테스트 방법 | |
| TWI387079B (zh) | 半導體封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110914 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |