CN106464246A - 具有用于保留ac等电位节点的滤波器的基于晶体管的开关堆叠 - Google Patents

具有用于保留ac等电位节点的滤波器的基于晶体管的开关堆叠 Download PDF

Info

Publication number
CN106464246A
CN106464246A CN201580026492.4A CN201580026492A CN106464246A CN 106464246 A CN106464246 A CN 106464246A CN 201580026492 A CN201580026492 A CN 201580026492A CN 106464246 A CN106464246 A CN 106464246A
Authority
CN
China
Prior art keywords
node
circuit
fet
bias network
unit cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580026492.4A
Other languages
English (en)
Other versions
CN106464246B (zh
Inventor
M·A·德容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106464246A publication Critical patent/CN106464246A/zh
Application granted granted Critical
Publication of CN106464246B publication Critical patent/CN106464246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Abstract

一种用于切换射频(RF)信号的设备包括以堆叠或链式拓扑的两个或更多个场效应晶体管(FET)单位单元、以及保留RF等电位节点的栅极或体节点滤波电路。滤波电路装置可以是电容的或者电阻电容的。滤波电路装置可以被包括在设备的每个单位单元中或者对设备中的所有单位单元公共的栅极或体偏置网络中。

Description

具有用于保留AC等电位节点的滤波器的基于晶体管的开关 堆叠
技术领域
本公开一般地涉及射频(RF)切换，并且更具体地涉及基于晶体管的RF开关堆叠。
背景技术
电子开关通常基于诸如场效应晶体管(FET)的晶体管。在具有高RF传输输出功率的RF应用(诸如移动电话)中，RF电压摆幅可能高于单个FET可以处理的最大电压。如图1所示，用于切换RF信号的常规设备10包括以堆叠或链式拓扑连接的两个或更多个FET12、14、16、18等，其中FET的源极端子被直接连接到链中的相邻FET的漏极端子。在图1中，为了清楚起见没有示出的在FET 16和18之间的链中的其他FET由省略符号(“...”)指示。FET 12-18等中的每一个的栅极节点被连接到栅极偏置网络20，栅极偏置网络20还接收开关控制信号作为输入。响应于开关控制信号，设备10断开或闭合第一RF信号节点(“RF1”)与第二RF信号节点(“RF2”)之间的电路，第一RF信号节点(“RF1”)由链中的最后一个FET18的源极节点定义，第二RF信号节点(“RF2”)由链中的第一FET 12的漏极节点定义。设备10通常被称为“开关堆叠”或“FET堆叠”。
如图2所示，类似于上述设备10的常规设备22包括以上述堆叠或链式拓扑连接的两个或更多个FET 24、26、28、30等。FET 24-30等的栅极节点被连接到类似于上述栅极偏置网络20的栅极偏置网络32。FET 24、26、28、30等中的每一个还包括连接到体偏置网络34的体节点。如本领域普通技术人员所理解的，诸如部分耗尽的绝缘体上硅(“SOI”)的一些半导体技术提供这样的体节点，而诸如砷化镓(“GaAs”)假晶高电子迁移率晶体管(“pHEMT”)和浮置体和完全耗尽的SOI的其他半导体技术不提供这样的体节点。提供FET体节点的设备通常称为体接触设备。虽然未示出，但是还通常包括漏极-源极偏置网络，诸如FET 24、26、28、30等中的每一个的漏极和源极节点之间的电阻器，并且可以被认为是栅极偏置网络32或体偏置网络34的一部分。
移动电话RF前端电路(例如接收/发射(“Rx/Tx”)开关中的开关堆叠的性能受到不良线性的不利影响。开关堆叠的线性度以及功率处理能力可以通过增加堆叠或链中的FET的数目来增加。然而，增加FET的数目可以增加RF损耗并且降低制造经济性。
附图说明
在附图中，除非另有说明，否则相同的附图标记在各个视图中指代相同的部分。对于具有诸如“102a”或“102b”的字母字符表示的附图标记，字母字符表示可以区分存在于同一附图中的两个相似的部分或元件。当附图标记包括在所有附图中具有相同附图标记的所有部分时，可以省略对附图标记的字母字符表示。
图1是示出根据现有技术的开关堆叠设备的电路图。
图2是示出根据现有技术的另一开关堆叠设备的电路图。
图3是示出根据第一示例性实施例的具有基于电容(“基于C”)的体滤波器的FET单位单元电路的开关堆叠设备的电路图。
图4是示出根据第二示例性实施例的具有具有基于电阻电容(“基于RC”)的体滤波器的FET单位单元电路的开关堆叠设备的电路图。
图5是示出根据第三示例性实施例的具有基于C的栅极滤波器的FET单位单元电路的开关堆叠设备的电路图。
图6是示出根据第四示例性实施例的具有基于RC的栅极滤波器的FET单位单元电路的开关堆叠设备的电路图。
图7是示出根据第五示例性实施例的具有基于RC的栅极滤波器的FET单位单元电路的开关堆叠设备的电路图。
图8是示出根据第六示例性实施例的具有基于RC的栅极滤波器和基于C的体滤波器的FET单位单元电路的开关堆叠设备的电路图。
图9是示出根据第七示例性实施例的具有基于RC的栅极滤波器和基于RC的体滤波器的FET单位单元电路的开关堆叠设备的电路图。
图10是示出根据第八示例性实施例的具有基于RC的栅极滤波器和基于C的体滤波器的FET单位单元电路的开关堆叠设备的电路图。
图11是示出根据第九示例性实施例的具有基于RC的栅极滤波器和基于RC的体滤波器的FET单位单元电路的开关堆叠设备的电路图。
图12是示出根据第十示例性实施例的具有基于RC的栅极滤波器和基于RC的体滤波器的双FET单位单元电路的开关堆叠设备的电路图。
图13是示出根据第十一示例性实施例的具有偶数个FET单位单元电路和基于C的体偏置网络滤波器电路并且具有并联体偏置电阻的开关堆叠设备的电路图。
图14是示出根据第十二示例性实施例的具有偶数个FET单位单元电路和基于RC的体偏置网络滤波器电路并且具有并联体偏置电阻的开关堆叠设备的电路图。
图15是示出根据第十三示例性实施例的具有奇数个FET单位单元电路和基于RC的体偏置网络滤波器电路并且具有并联体偏置电阻的开关堆叠设备的电路图。
图16是示出根据第十四示例性实施例的具有偶数个FET单位单元电路和基于RC的体偏置网络滤波器电路并且具有串联体偏置电阻的开关堆叠设备的电路图。
图17是示出根据第十五示例性实施例的具有奇数个FET单位单元电路和基于RC的体偏置网络滤波器电路并且具有串联体偏置电阻的开关堆叠设备的电路图。
图18是示出根据第十六示例性实施例的具有偶数个FET单位单元电路和基于C的栅极偏置网络滤波器电路并且具有并联栅极偏置电阻的开关堆叠设备的电路图。
图19是示出根据第十七示例性实施例的具有偶数个FET单位单元电路和基于RC的栅极偏置网络滤波器电路并且具有并联栅极偏置电阻的开关堆叠设备的电路图。
图20是示出根据第十八示例性实施例的具有奇数个FET单位单元电路和基于RC的栅极偏置网络滤波器电路并且具有并联栅极偏置电阻的开关堆叠设备的电路图。
图21是示出根据第十九示例性实施例的具有奇数个FET单位单元电路和基于C的栅极偏置网络滤波器电路并且具有串联栅极偏置电阻的开关堆叠设备的电路图。
图22是示出根据第二十示例性实施例的具有奇数个FET单位单元电路和基于RC的栅极偏置网络滤波器电路并且具有串联栅极偏置电阻的开关堆叠设备的电路图。
图23是示出具有偶数个FET单位单元电路、基于RC的栅极偏置网络滤波器电路、并联栅极偏置电阻、基于RC的体偏置网络滤波器电路和并联体偏置电阻的开关堆叠设备的电路图。
图24是示出具有偶数个FET单位单元电路、基于RC的栅极偏置网络滤波器电路、并联栅极偏置电阻、基于RC的体偏置网络滤波器电路和串联体偏置电阻的开关堆叠设备的示例的电路图。
图25是示出具有偶数个FET单位单元电路、基于RC的栅极偏置网络滤波器电路、串联栅极偏置电阻、基于RC的体偏置网络滤波器电路和并联体偏置电阻的开关堆叠设备的示例的电路图。
图26是示出具有偶数个FET单位单元电路、基于RC的栅极偏置网络滤波器电路、串联栅极偏置电阻、基于RC的体偏置网络滤波器电路和串联体偏置电阻的开关堆叠设备。
具体实施方式
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何方面不一定被解释为相对于其他方面是优选的或有利的。关于两个元件的术语“耦合”在本文中用于表示零或更多个中间元件被插入在两个元件之间的电路中。经由零中间元件彼此耦合的两个元件彼此直接连接。
本公开的示例性实施例针对通过促进等电位节点之间的电压不平衡、等电位节点之间的电容不平衡或二者的最小化来促进高线性度的开关堆叠设备。如本领域普通技术人员所理解的并且如下面关于示例性实施例进一步描述的，在“理想情况”下等电位节点具有彼此相同的RF电压。出于本公开的目的，“理想情况”是指具有最大线性度的开关堆叠设备。电压不平衡可以通过偏置网络引入，并且可以通过通过偏置电阻器的共模电流和寄生电容的组合效应引起。电容不平衡可能由寄生电容引起的。下面描述的示例性实施例包括促进RF等电位节点的保留的栅极节点或体节点滤波电路。如通过下面描述的各种示例性实施例所证实的，这种滤波电路可以是基于电容(“基于C”)或基于电阻电容(“基于RC”)的。如通过下面描述的各种示例性实施例所证实的，滤波电路可以被包括在设备的每个单位单元中或者设备的所有单位单元公共的栅极或体偏置网络中。应当理解，下面描述的滤波电路的电容是除了可以固有地存在于FET中的电容之外的那些，诸如寄生电容。
如图3所示，在第一示例性实施例中，开关堆叠设备36包括通过以堆叠或链式拓扑连接的第一FET单位单元电路38，第二FET单位单元电路40等、至第N FET单位单元电路42，其中链中的一对连续的FET单位单元电路中的一个的单元源极节点(“S”)被直接连接到链中的该对连续的FET单位单元电路中的另一个的单元漏极节点(“D”)。例如，第一FET单位单元电路38的单元源极节点被直接连接到第二FET单位单元电路40的单元漏极节点。在第二FET单位单元电路40和第N个FET单位单元电路42之间的链中的其他FET单位单元电路电路42(为了清楚起见未示出)由省略符号(“...”)指示。第N个FET单位单元电路42的单元源极节点被连接到第一RF信号节点(“RF1”)，并且第一FET单位单元电路38的单元漏极节点被连接到第二RF信号节点(“RF2”)。FET单位单元电路38-42的数目N可以是大于1的任何数。开关堆叠设备36可以在绝缘体上硅(SOI)衬底上或者以任何其他适当的方式形成。
关于FET术语，尽管在本文所描述的示例性实施例中，更靠近第一RF信号节点的FET节点被称为“源极”，而相对节点被称为“漏极”，但这不是必需的。如本领域普通技术人员所理解的，FET可以以各种设计和极性(例如，N沟道FET和P沟道FET、增强和耗尽模式、各种阈值电压等)来实现。此外，采用FET的电路可以使用不同于本文所遵循的符号惯例来示出。在一些情况下，FET极性和漏极-源极极节点取向可以在不会显著改变电路的操作原理的情况下互换。本领域的普通技术人员应当理解，本文所示的示例性描述和附图包含所有这样的替代电路描述和等效设备设计，而没有示出惯例、FET极性和FET设计的很多可能的排列。应当具体理解，关于FET电路连接的术语“漏极节点”还包括在其含义范围内的源极节点，并且关于FET电路连接的术语“源极节点”还包括在其含义范围内的漏极节点。
在图3所示的示例性实施例中，FET单位单元电路38-42中的每一个的单元栅极节点(“G”)被连接到栅极偏置网络滤波器电路44，其偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。
栅极偏置网络滤波器电路44还接收常规开关控制信号作为输入，并且尽管未示出，但是被连接到一个或多个常规偏置电压的源极。响应于开关控制信号，开关堆叠设备36断开或闭合RF1和RF2之间的电路。由于这种开关控制信号可以耦合到栅极偏置电路以提供这种开关功能的方式是本领域的普通技术人员所公知的，所以这里不再详细描述该常规方面。
在图3所示的示例性实施例中，FET单位单元电路38-42中的每一个的单位体节点(“B”)被连接到体偏置网络滤波器电路46，其偏置单位主体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单位体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路46也被连接到一个或多个偏置电压的源。
FET单位单元电路38包括FET 48和体滤波器。体滤波器包括体滤波器电容50。体滤波器电容50被耦合在FET 48的体节点和栅极节点之间。注意，FET 48的漏极节点定义FET单位单元电路38的单元漏极节点，即，可以以与作为FET 48的漏极节点相同的方式连接到FET单位单元电路38外部的电路的节点。类似地，FET 48的源极节点定义FET单位单元电路38的单元源极节点，即，可以以与作为FET 48的源极节点相同的方式连接到FET单位单元电路38外部的电路的节点。类似地，FET 48的栅极节点定义FET单位单元电路38的单位栅极节点，即，可以以与作为FET 48的栅极节点相同的方式连接到FET单位单元电路38外部的电路的节点。同样地，FET48的体节点定义FET单位单元电路38的单位体节点，即，可以以与作为FET48的体节点相同的方式连接到FET单位单元电路38外部的电路的节点。但是对于本文所述的促进开关堆叠设备36的线性的滤波效应，FET单位单元电路38-42中的每一个以与常规FET类似的方式工作。
FET单位单元电路38的上述结构以下述方式促进线性操作。与FET 48的栅极节点相比，FET 48的体节点是非常高的阻抗并且非常非线性。在理想情况下，即为了促进最大线性，体节点和栅极节点二者由于电容分压而具有完全相同的RF电压。在理想情况下，FET48的体节点和栅极节点具有相同的RF电压电势，即它们处于RF频率的等电位节点。这种等电位节点之间的耦合体滤波器电容50促进该等电位关系的保留。由于体滤波器电容50相对于FET 48的体和源极节点之间的内部或固有电容、以及相对于FET 48的体和漏极节点之间的内部或固有电容而言是低阻抗的，所以体滤波器电容50通过使用栅极节点电压来对体节点电压进行滤波。通过体偏置网络滤波器电路46的RF电流(共模和差模)的主要部分从FET 48的栅极节点被供应，因为FET栅极节点在特征上远低于FET体节点的阻抗。此外，栅极节点(以及因此栅极结)比体结更线性，从而促进FET单位单元电路38的线性性能。
由于剩余的N-1个FET单位单元电路40-42中的每一个具有与上述FET单位单元电路38相同的结构，所以没有类似地详细描述FET单位单元电路40-42。可以注意，FET单位单元电路40包括分别与上述FET 48和体滤波器电容50相同的FET 52和体滤波器电容54。类似地，FET单位单元电路42包括分别与上述FET 48和体滤波器电容50相同的FET 56和体滤波器电容58。
如图4所示，在第二示例性实施例中，开关堆叠设备60包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路62、第二FET单位单元电路64等、至第N FET单位单元电路66。为了清楚起见，未示出的在第二FET单位单元电路64和第N FET单位单元电路66之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路62-66的数目N可以是大于1的任何数。开关堆叠设备60可以在SOI衬底上或者以任何其他适当的方式形成。
在图4所示的示例性实施例中，FET单位单元电路62-66中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路68，该栅极偏置网络滤波器电路68偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路68还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备60。虽然未示出，但是栅极偏置网络滤波器电路68也被连接到一个或多个偏置电压的源。
在图4所示的示例性实施例中，FET单位单元电路62-66中的每一个的单元体节点被连接到体偏置网络滤波器电路70，体偏置网络滤波器电路70偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路70被连接到一个或多个偏置电压的源。
FET单位单元电路62包括FET 72和体滤波器。体滤波器包括体滤波器电容74和体滤波器电阻76。体滤波器电容74和体滤波器电阻76彼此串联，并且耦合在FET 72的体节点和栅极节点之间。注意，FET 72的漏极节点定义FET单位单元电路62的单元漏极节点，FET72的源极节点定义FET单位单元电路38的单元源极节点，并且FET 72的栅极节点定义FET单位单元电路62的单元栅极节点。然而，FET单位单元电路62的单元体节点不是由FET 72的体节点定义，而是由体滤波器电容74和体滤波器电阻76之间的虚拟节点(B')定义。
FET单位单元电路38的上述结构以类似于上面关于图3所示的实施例所描述的方式促进线性操作。更具体地，包括体滤波器电容74和体滤波器电阻76的基于RC的体滤波器提供类似于上述效果的效果，上述效果由包括图3所示的实施例中的体滤波器电容50的基于C的体滤波器提供。
由于剩余的N-1个FET单位单元电路64-66中的每一个具有与上述FET单位单元电路62相同的结构，所以没有类似地详细描述FET单位单元电路64-66。可以注意，FET单位单元电路64包括分别与上述FET 72、体滤波器电容74和体滤波器电阻76相同的FET 78、体滤波器电容80和体滤波器电阻82。类似地，FET单位单元电路66包括分别与上述FET 72、体滤波器电容74和体滤波器电阻76相同的FET 84、体滤波器电容86和体滤波器电阻88。
如图5所示，在第三示例性实施例中，开关堆叠设备90包括以与以上关于其他实施例描述的相同方式以堆叠或链式拓扑连接的第一FET单位单元电路92至第N个FET单位单元电路94。为了清楚起见未示出的第一FET单位单元电路92和第N个FET单位单元电路94之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路92-94的数目N可以是大于1的任何数。开关堆叠设备90可以在SOI衬底上或以任何其他适当的方式形成。
在图5所示的示例性实施例中，FET单位单元电路92-94中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路96，其偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单位体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路68还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备90。虽然未示出，但是栅极偏置网络滤波器电路96也被连接到一个或多个偏置电压的源。
在图5所示的示例性实施例中，FET单位单元电路92-94中的每一个的单元体节点被连接到体偏置网络滤波器电路98，体偏置网络滤波器电路98偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路98被连接到一个或多个偏置电压的源。
FET单位单元电路92包括FET 100和栅极滤波器。栅极滤波器包括栅极滤波器电容102和漏极-源极电路。漏极-源极电路被连接在FET 100的漏极和源极节点之间，并且包括具有与第二电阻106串联的第一电阻104的电阻分压器电路。电阻分压器电路定义在第一电阻104和第二电阻106之间的虚拟节点(“V”)。栅极滤波器电容102被耦合在FET 100的栅极节点和该虚拟节点V之间。
注意，FET 100的漏极节点定义FET单位单元电路92的单元漏极节点，FET 100的源极节点定义FET单位单元电路92的单元源极节点，FET 100的栅极节点定义FET单位单元电路92的单元栅极节点，并且FET 100的体节点定义FET单位单元电路92的单元体节点。(FET100的体节点以及在其与FET单位单元电路92的单元体节点之间的连接为了清楚而未示出。)注意，在这种FET不包括体节点的实施例(未示出)中，不需要包括体偏置网络滤波器电路98或其他体偏置网络。因此，FET单位单元电路92-94也适用于FET技术不提供体节点的实施例。
FET单位单元电路92的上述结构以类似于上面关于图3-4中所示的实施例所述的方式促进线性操作，除了在图5所示的实施例中，对FET栅极节点施加滤波，而在图3-4所示的实施例中，对FET体节点施加滤波。包括栅极滤波器电容102的基于C的栅极滤波器提供分别类似于由图3和图4所示的实施例中的基于C的和基于RC的体滤波器提供的上述效果的效果。
因为剩余的N-1个FET单位单元电路94等中的每一个具有与上述FET单位单元电路92相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路94包括FET 108、栅极滤波器电容110以及包括第一和第二电阻112和114的漏极-源极偏置电路，其分别与上述FET 100、栅极滤波器电容102以及电阻104和106相同。
如图6所示，在第四示例性实施例中，开关堆叠设备116包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路118至第N个FET单位单元电路120。为了清楚起见未示出的在第一FET单位单元电路118和第N个FET单位单元电路120之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路118-120的数目N可以是大于1的任何数。开关堆叠设备116可以在SOI衬底上或者以任何其他适当的方式形成。
在图6所示的示例性实施例中，FET单位单元电路118-120中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路122，该栅极偏置网络滤波器电路122偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路122还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备116。虽然未示出，但是栅极偏置网络滤波器电路122也被连接到一个或多个偏置电压的源。
在图6所示的示例性实施例中，FET单位单元电路118-120中的每一个的单元体节点被连接到体偏置网络滤波器电路124，体偏置网络滤波器电路124偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路124被连接到一个或多个偏置电压的源。
FET单位单元电路118包括FET 126和栅极滤波器。栅极滤波器包括栅极滤波器电容128、栅极滤波器电阻130和漏极-源极电路。漏极-源极电路被连接在FET 126的漏极和源极节点之间，并且包括具有与第二电阻134串联的第一电阻132的电阻分压器电路。电阻分压器电路定义在第一电阻132和第二电阻134之间的虚拟节点V。栅极滤波器电容128和栅极滤波器130彼此串联并且被耦合在FET126的栅极节点和该虚拟节点V之间。
注意，FET 126的漏极节点定义FET单位单元电路118的单元漏极节点，FET 126的源极节点定义FET单位单元电路118的单元源极节点，并且FET 126的体节点定义FET单位单元电路118的单位体节点。(为了清楚起见，没有示出FET 126的体节点以及在其和FET单位单元电路118的单元体节点之间的连接。)然而，FET单位单元电路118的单元栅极节点(G')不是由FET 126的栅极节点来定义，而是由在栅极滤波器电容128和栅极滤波器电阻130之间的另一虚拟(栅极)节点来定义。注意，在这样的FET不包括体节点的实施例(未示出)中，不需要包括体偏置网络滤波器电路124或其他体偏置网络。因此，FET单位单元电路118-120也适用于FET技术不提供体节点的实施例。
FET单位单元电路118的上述结构以类似于上面关于图5中所示的实施例所述的方式促进线性操作。包括栅极滤波器电容128和栅极滤波器电阻130的基于RC的栅极滤波器提供类似于由图5所示的实施例中的基于C的栅极滤波器提供的上述效果的效果。
因为剩余的N-1个FET单位单元电路120等中的每一个具有与上述FET单位单元电路118相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路120包括FET136、栅极滤波器电容138、栅极滤波器电阻140以及包括第一和第二电阻142和144的漏极-源极偏置电路，其分别与上述FET 126、栅极滤波器电容128以及电阻132和134相同。
如图7所示，在第五示例性实施例中，开关堆叠设备116包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路148至第N个FET单位单元电路150。为了清楚起见，未示出的在第一FET单位单元电路118和第N个FET单位单元电路120之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路118-120的数目N可以是大于1的任何数。开关堆叠设备116可以在SOI衬底上或者以任何其他适当的方式形成。
在图7所示的示例性实施例中，FET单位单元电路148-150中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路152，栅极偏置网络滤波器电路152偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路152还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备146。虽然未示出，但是栅极偏置网络滤波器电路152也被连接到一个或多个偏置电压的源。
FET单位单元电路118-120中的每一个的单元体节点被连接到体偏置网络滤波器电路154，体偏置网络滤波器电路154偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路154被连接到一个或多个偏置电压的源。
FET单位单元电路148包括FET 156和栅极滤波器。栅极滤波器包括栅极滤波器电阻158和漏极-源极电路。漏极-源极电路被连接在FET 156的漏极和源极节点之间，并且包括与第二栅极滤波器电容162串联的第一栅极滤波器电容160。该漏极-源极电路定义在第一栅极滤波器电容160和第二栅极滤波器电容162之间的虚拟节点V。栅极滤波器电容158被耦合在FET 156的栅极节点和该虚拟节点V之间。
注意，FET 156的漏极节点定义FET单位单元电路148的单元漏极节点，FET 156的源极节点定义FET单位单元电路148的单元源极节点，并且FET 156的体节点定义FET单位单元电路148的单元体节点。(为了清楚起见，没有示出FET 156的体节点以及在其和FET单位单元电路148的单元体节点之间的连接。)然而，FET单位单元电路148的单元栅极节点(G')不是由FET 156的栅极节点来定义，而是由在栅极滤波器电容158和包括栅极滤波器电容160和162的漏极-源极电路之间的另一虚拟(栅极)节点来定义。注意，在这样的FET不包括体节点的实施例(未示出)中，不需要包括体偏置网络滤波器电路154或其他体偏置网络。因此，FET单位单元电路148-150也适用于FET技术不提供体节点的实施例。
FET单位单元电路148的上述结构以类似于上面关于图6中所示的实施例所述的方式促进线性操作。包括栅极滤波器电阻158以及栅极滤波器电容160和162的基于RC的栅极滤波器提供类似于由图6所示的实施例中的基于RC的栅极滤波器提供的上述效果的效果。
因为剩余的N-1个FET单位单元电路150等中的每一个具有与上述FET单位单元电路148相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路150包括FET164、栅极滤波器电阻166以及包括第一和第二栅极滤波器电容168和170的漏极-源极偏置电路，其分别与上述FET 156、栅极滤波器电阻158以及第一和第二滤波器电容160和162相同。
如图8所示，在第六示例性实施例中，开关堆叠设备172包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路174至第N个FET单位单元电路176。为了清楚起见，未示出的在第一FET单位单元电路174和第N个FET单位单元电路176之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路174-176的数目N可以是大于1的任何数。开关堆叠设备172可以在SOI衬底上或者以任何其他适当的方式形成。
在图8所示的示例性实施例中，FET单位单元电路174-176中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路178，栅极偏置网络滤波器电路178偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路178还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式来操作开关堆叠设备172。虽然未示出，但是栅极偏置网络滤波器电路178也被连接到一个或多个偏置电压的源。
FET单位单元电路174-176中的每一个的单元体节点被连接到体偏置网络滤波器电路180，体偏置网络滤波器电路180偏置单元体节点，并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路180被连接到一个或多个偏置电压的源。
FET单位单元电路174包括FET 182、栅极滤波器和体滤波器。栅极滤波器包括栅极滤波器电容184、栅极滤波器电阻186和漏极-源极电路。漏极-源极电路被连接在FET 182的漏极和源极节点之间，并且包括具有与第二电阻190串联的第一电阻188的电阻分压器电路。该漏极-源极电路定义在第一和第二电阻188和190之间的虚拟节点V。栅极滤波器电容184和栅极滤波器电阻186彼此耦合，并且被耦合在FET 182的栅极节点和该虚拟节点V之间。体滤波器包括耦合在FET 182的体节点和虚拟节点V(并且因此也耦合在FET182的体节点和FET 182的栅极节点之间)的体滤波器电容192。
注意，FET 182的漏极节点定义FET单位单元电路174的单元漏极节点，FET 182的源极节点定义FET单位单元电路174的单元源极节点，并且FET 182的体节点定义FET单位单元电路174的单位体节点。(应当理解FET 182的体节点和FET单位单元电路174的单元体节点是同一节点B，但是出于清楚的目的没有明确示出。)然而，FET单位单元电路174的单元栅极节点(G')不是由FET 182的栅极节点来定义，而是由在栅极滤波器电容184和栅极滤波电阻186之间的另一虚拟(栅极)节点来定义。
FET单位单元电路174的结构以类似于上面关于其他实施例所述的方式促进线性操作。基于RC的栅极滤波器和基于RC的体滤波器的组合提供类似于上述其他实施例中的基于RC的栅极滤波器和基于RC的体滤波器所提供的上述效果的效果。
因为剩余的N-1个FET单位单元电路176等中的每一个具有与上述FET单位单元电路174相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路176包括FET194、栅极滤波器电容196、栅极滤波器电阻198、包括第一和第二电阻200和202的漏极-源极偏置电路以及体滤波器电容204，其分别与上述FET 182、栅极滤波器电容184、栅极滤波器电阻186、第一和第二电阻188和190以及体滤波器电容192相同。
如图9所示，在第七示例性实施例中，开关堆叠设备205包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路206至第N个FET单位单元电路208。为了清楚起见，未示出的在第一FET单位单元电路206和第N FET单位单元电路208之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路206-208的数目N可以是大于1的任何数。开关堆叠设备205可以在SOI衬底上或者以任何其他适当的方式形成。
在图9所示的示例性实施例中，FET单位单元电路206-208中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路210，栅极偏置网络滤波器电路210偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路210还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备206。虽然未示出，但是栅极偏置网络滤波器电路210被连接到一个或多个偏置电压的源。
FET单位单元电路206-208中的每一个的单元体节点被连接到体偏置网络滤波器电路212，体偏置网络滤波器电路212偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路212被连接到一个或多个偏置电压的源。
FET单位单元电路206包括FET 214、栅极滤波器和体滤波器。栅极滤波器包括栅极滤波器电容216、栅极滤波器电阻218和漏极-源极电路。漏极-源极电路被连接在FET 214的漏极和源极节点之间，并且包括具有与第二电阻222串联的第一电阻220的电阻分压器电路。该漏极-源极电路定义在第一和第二电阻220和222之间的虚拟节点V。栅极滤波器电容216和栅极滤波器电阻218彼此串联，并且被耦合在FET 214的栅极节点和该虚拟节点V之间。体滤波器包括耦合在FET 214的体节点和虚拟节点V(并且因此也耦合在FET214的体节点和FET 214的栅极节点之间)的体滤波器电阻226。
注意，FET 214的漏极节点定义FET单位单元电路206的单元漏极节点，并且FET214的源极节点定义FET单位单元电路206的单元源极节点。然而，FET单位单元电路174的单元栅极节点(G')不是由FET 214的栅极节点来定义，而是由在栅极滤波器电容216和栅极滤波电阻218之间的另一虚拟(栅极)节点来定义。而且，FET单位单元电路206的单元体节点(B')不是由FET 214的体节点来定义，而是由在体滤波器电容226和体滤波电阻224之间的虚拟(体)节点B'来定义。
FET单位单元电路206的结构以类似于上面关于其他实施例所述的方式促进线性操作。基于RC的栅极滤波器和基于RC的体滤波器的组合提供类似于上述其他实施例中的基于RC的栅极滤波器和基于RC的体滤波器所提供的上述效果的效果。
因为剩余的N-1个FET单位单元电路208等中的每一个具有与上述FET单位单元电路206相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路208包括FET228、栅极滤波器电容230、栅极滤波器电阻232、包括第一和第二电阻234和236的漏极-源极偏置电路、体滤波器电容238以及体滤波器电阻240，其分别与上述FET 214、栅极滤波器电容216、栅极滤波器电阻218、第一和第二电阻220和222、体滤波器电容224以及体滤波器电阻226相同。
参考图10，在第八示例性实施例中，开关堆叠设备242包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路244至第N个FET单位单元电路246。为了清楚起见，未示出的在第一FET单位单元电路244和第N FET单位单元电路246之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路244-246的数目N可以是大于1的任何数。开关堆叠设备242可以在SOI衬底上或者以任何其他适当的方式形成。
在图10所示的示例性实施例中，FET单位单元电路244-246中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路248，栅极偏置网络滤波器电路248偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路248还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备248。虽然未示出，但是栅极偏置网络滤波器电路248被连接到一个或多个偏置电压的源。
FET单位单元电路244-246中的每一个的单元体节点被连接到体偏置网络滤波器电路250，体偏置网络滤波器电路250偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路250被连接到一个或多个偏置电压的源。
FET单位单元电路244包括FET 252、栅极滤波器和体滤波器。栅极滤波器包括栅极滤波器电阻254和漏极-源极电路。漏极-源极电路被连接在FET 252的漏极和源极节点之间，并且包括具有与第二电容258串联的第一电容256的电容分压器电路。该漏极-源极电路定义在第一和第二电容256和258之间的虚拟节点V。栅极滤波器电容254被耦合在FET 252的栅极节点和该虚拟节点V之间。体滤波器包括耦合在FET 252的体节点和虚拟节点V(并且因此也耦合在FET 252的体节点和FET 252的栅极节点之间)的体滤波器电容260。
注意，FET 252的漏极节点定义FET单位单元电路244的单元漏极节点，FET 252的源极节点定义FET单位单元电路244的单元源极节点，并且FET 252的体节点定义FET单位单元电路244的单元体节点。(应当理解，FET 252的体节点和FET单位单元电路244的单元体节点是同一节点B，但是出于清楚的目的而没有明确示出连接。)然而，FET单位单元电路244的单元栅极节点(G')不是由FET 252的栅极节点来定义，而是由在栅极滤波器电阻254和虚拟节点之间的另一虚拟(栅极)节点来定义。
FET单位单元电路244的结构以类似于上面关于其他实施例所述的方式促进线性操作。基于RC的栅极滤波器和基于C的体滤波器的组合提供类似于上述其他实施例中的基于RC的栅极滤波器和基于C的体滤波器所提供的上述效果的效果。
因为剩余的N-1个FET单位单元电路246等中的每一个具有与上述FET单位单元电路244相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路246包括FET262、栅极滤波器电阻264、包括第一和第二电容266和268的漏极-源极电路以及体滤波器电容270，其分别与上述FET 252、栅极滤波器电阻254、第一和第二电容256和258和体滤波器电容260相同。
如图11所示，在第九示例性实施例中，开关堆叠设备272包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路274至第N个FET单位单元电路276。为了清楚起见，未示出的在第一FET单位单元电路274和第N FET单位单元电路276之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路274-276的数目N可以是大于1的任何数。开关堆叠设备272可以在SOI衬底上或者以任何其他适当的方式形成。
在图11所示的示例性实施例中，FET单位单元电路274-276中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路278，栅极偏置网络滤波器电路278偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路278还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备272。虽然未示出，但是栅极偏置网络滤波器电路278被连接到一个或多个偏置电压的源。
FET单位单元电路274-276中的每一个的单元体节点被连接到体偏置网络滤波器电路280，体偏置网络滤波器电路280偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路280被连接到一个或多个偏置电压的源。
FET单位单元电路274包括FET 282、栅极滤波器和体滤波器。栅极滤波器包括栅极滤波器电容284和漏极-源极电路。漏极-源极电路被连接在FET 282的漏极和源极节点之间，并且包括具有与第二电容288串联的第一电容286的电容分压器电路。该漏极-源极电路定义在第一和第二电容286和288之间的虚拟节点V。栅极滤波器电阻284被耦合在FET 282的栅极节点和该虚拟节点V之间。体滤波器包括耦合在FET 282的体节点和虚拟节点V(并且因此也耦合在FET 282的体节点和FET 282的栅极节点之间)的体滤波器电容290和体滤波器电阻292。
注意，FET 282的漏极节点定义FET单位单元电路274的单元漏极节点，并且FET282的源极节点定义FET单位单元电路274的单元源极节点。然而，FET单位单元电路274的单元栅极节点(G')不是由FET 282的栅极节点来定义，而是由在栅极滤波器电阻284和虚拟节点之间的另一虚拟(栅极)节点来定义。而且，FET单位单元电路274的单元体节点(B')不是由FET 282的体节点来定义，而是由在体滤波器电阻292和体滤波电容290之间的虚拟(体)节点B'来定义。
FET单位单元电路274的结构以类似于上面关于其他实施例所述的方式促进线性操作。基于RC的栅极滤波器和基于RC的体滤波器的组合提供类似于上述其他实施例中的基于RC的栅极滤波器和基于RC的体滤波器所提供的上述效果的效果。
因为剩余的N-1个FET单位单元电路276等中的每一个具有与上述FET单位单元电路274相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路276包括FET294、栅极滤波器电阻296、包括第一和第二电容298和300的漏极-源极电路、体滤波器电容302以及体滤波器电阻304，其分别与上述FET 282、栅极滤波器电阻284、第一和第二电容286和288、体滤波器电容290以及体滤波器电阻292相同。
如图12所示，在第十示例性实施例中，开关堆叠设备306包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路308至第N个FET单位单元电路310。为了清楚起见，未示出的在第一FET单位单元电路308和第N个FET单位单元电路310之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路308-310的数目N可以是大于1的任何数。开关堆叠设备306可以在SOI衬底上或者以任何其他适当的方式形成。
在图12所示的示例性实施例中，FET单位单元电路308-310中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路312，栅极偏置网络滤波器电路312偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路312还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备306。虽然未示出，但是栅极偏置网络滤波器电路312也被连接到一个或多个偏置电压的源。
FET单位单元电路308-310中的每一个的单元体节点被连接到体偏置网络滤波器电路314，体偏置网络滤波器电路314偏置单元体节点并且以下面关于图13-17描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。虽然未示出，但是体偏置网络滤波器电路314被连接到一个或多个偏置电压的源。
FET单位单元电路308包括两个FET 316和318。在其他实施例(未示出)中，类似的FET单位单元可以包括多于两个的FET。在图12所示的双FET实施例中，FET单位单元电路308还包括与FET 316相关联的栅极滤波器、与FET 316相关联的栅极和体滤波器、以及与FET316相关联的体滤波器、以及与FET 318相关联的栅极滤波器、与FET 318相关联的栅极和体滤波器、以及与FET 318相关联的体滤波器。
与FET 316相关联的栅极滤波器包括共享栅极滤波器电容320和栅极电阻322。漏极-源极电路包括在FET 316的漏极和源极节点之间连接的电阻324。与FET 316相关联的栅极和体滤波器用作栅极滤波器和体滤波器，并且包括电容326以及电阻328和330。与FET316相关联的体滤波器包括共享电容332以及电阻328和330。虚拟节点V在电容320和332以及FET 316的源极节点之间被定义。
与FET 318相关联的栅极滤波器包括共享栅极滤波器电容320和栅极电阻334。漏极-源极电路包括连接在FET 318的漏极和源极节点之间的电阻336。注意，虚拟节点V在电阻324和336之间。与FET 318相关联的栅极和体滤波器用作栅极滤波器和体滤波器二者，并且包括电容338以及电阻340和342。与FET 318相关联的体滤波器包括共享电容332以及电阻340和342。
注意，FET 316的漏极节点定义FET单位单元电路308的单元漏极节点，并且FET318的源极节点定义FET单位单元电路308的单元源极节点。FET单位单元电路308的单元栅极节点(G')通过电阻322和334之间的虚拟(栅极)节点来定义。FET单位单元电路308的单元体节点(B')由电阻330和342之间的虚拟(体)节点来定义。
FET单位单元电路308的结构以与上文关于其他实施例所描述的类似的方式促进线性操作。两个基于RC的栅极滤波器和实际上三个基于RC的体滤波器的组合提供类似于由上述其他实施例中的基于RC的栅极滤波器和基于RC的体滤波器提供的上述效果类似的效果。
因为剩余的N-1个FET单位单元电路310等中的每一个具有与上述FET单位单元电路308相同的结构，因此不再类似地详细描述。可以注意，FET单位单元电路310包括两个FET344和346、栅极电阻350和362、漏极-源极偏置电阻352和364、栅极和体滤波器电容354和366、以及体电阻356、358、368和370，其分别与上述FET 316和318、栅极电阻322和334、漏极-源极偏置电阻324和336、栅极和体滤波器电容326和338、以及体电阻328、330、340和342相同。
如图13所示，在第十一示例性实施例中，开关堆叠设备372包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路374至第N个FET单位单元电路380。在图13所示的实施例中，FET单位单元电路374-380的总数目N是偶数。因此，FET单位单元电路374-380的总数目N的一半(或N/2)由第一FET单位单元电路374至第(N/2)FET单位单元电路376组成，并且FET单位单元电路374-380的总数目N的另一半(或N/2)由第((N/2)+1)FET单位单元电路378至第N个FET单位单元电路380组成。换言之，第(N/2)FET单位单元电路376和第(N/2)+1)FET单位单元电路378是位于链中间的一对连续FET单位单元电路。为了清楚起见，没有示出的在第一FET单位单元电路374和第(N/2)FET单位单元电路376之间、以及在第((N/2)+1)FET单位单元电路378和第N个FET单位单元电路380之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路374-380的数目N可以是大于1的任何偶数。开关堆叠设备372可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路374-380可以是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路374-380可以是常规类型。
FET单位单元电路374-380中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路382，栅极偏置网络滤波器电路382偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路382还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备372。虽然未示出，但是栅极偏置网络滤波器电路382还被连接到一个或多个偏置电压的源。
FET单位单元电路374-380中的每一个的单元体节点被连接到体偏置网络滤波器电路384，体偏置网络滤波器电路384偏置单位体节点并且以下述方式提供滤波。体偏置网络滤波器电路384包括相对于公共节点394彼此并联的N个体偏置网络电阻386-392。即，体偏置网络电阻386-392中的每一个被连接到公共节点394。体偏置网络电阻386-392中的每一个对应于FET单位单元电路374-380中的一个，并且被连接到FET单位单元电路374-380中的相应一个的单元体节点。因此，体偏置网络电阻386-392中的每一个被连接在公共节点394和FET单位单元电路374-380的其对应的一个的单元体节点之间。
体偏置网络滤波器电容396被连接到由在第(N/2)个FET单位单元电路376和第(N/2)+1)个FET单位单元电路378之间的漏极-源极连接定义的中间节点398。体偏置网络滤波器电容396被连接在中间节点398和公共节点394之间。因此，体偏置网络滤波器电容396经由公共节点394被耦合在中间节点398和FET单位单元电路374-380中的每一个的单元体节点之间。公共节点394经由公共电阻400被耦合到体偏置电压(“V_BIAS”)节点。
体偏置网络滤波器电容396定义基于C的滤波器，其对FET单位单元电路374-380中的每一个的单元体节点电压进行滤波。因此，该基于C的体偏置网络滤波器电路384促进开关堆叠设备372的线性操作。
如图14所示，在第十二示例性实施例中，开关堆叠设备402包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路404至第N个FET单位单元电路410。在图14所示的实施例中，FET单位单元电路404-410的总数目N是偶数。因此，FET单位单元电路404-410的总数目N的一半(或N/2)由第一FET单位单元电路404至第(N/2)FET单位单元电路406组成，并且FET单位单元电路404-410的总数目N的另一半(或N/2)由第((N/2)+1)个FET单位单元电路408至第N个FET单位单元电路410组成。换言之，第(N/2)个FET单位单元电路406和第(N/2)+1)个FET单位单元电路408是位于链中间的一对连续FET单位单元电路。为了清楚起见，没有示出的在第一FET单位单元电路404和第(N/2)个FET单位单元电路406之间、以及在第((N/2)+1)个FET单位单元电路408和第N个FET单位单元电路410之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路404-410的数目N可以是大于1的任何偶数。
FET单位单元电路404-410可以是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路404-410可以是常规类型。开关堆叠设备402可以在SOI衬底或以任何其他适当的方式形成。
FET单位单元电路404-410中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路412，栅极偏置网络滤波器电路412偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路412还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备402。虽然未示出，但是栅极偏置网络滤波器电路412还被连接到一个或多个偏置电压的源。
FET单位单元电路404-410中的每一个的单元体节点被连接到体偏置网络滤波器电路414，体偏置网络滤波器电路414偏置单位体节点并且以下述方式提供滤波。体偏置网络滤波器电路414包括相对于公共节点424彼此并联的N个体偏置网络电阻416-422。即，体偏置网络电阻416-422中的每一个被连接到公共节点424。体偏置网络电阻416-422中的每一个对应于FET单位单元电路404-410中的一个，并且被连接到FET单位单元电路404-410中的相应一个的单元体节点。因此，体偏置网络电阻416-422中的每一个被连接在公共节点424和FET单位单元电路404-410的其对应的一个的单元体节点之间。
体偏置网络滤波器电路414还包括体偏置网络滤波器电容426和体偏置网络滤波器公共电阻430。体偏置网络滤波器电容426被连接到中间节点428，中间节点428由第(N/2)个FET单位单元电路406和第((N/2)+1)个FET单位单元电路408之间的漏极-源极连接来定义。体偏置网络滤波器电容426经由体偏置网络滤波器公共电阻430被耦合到公共节点424。因此，体偏置网络滤波器电容426和体偏置网络滤波器公共电阻430彼此串联，并且经由公共节点424被耦合在中间节点428和FET单位单元电路404-410中的每一个的单元体节点之间。公共电阻432将体偏置电压(“V_BIAS”)节点耦合到在体偏置网络滤波器电容426和体偏置网络滤波器公共电阻430之间的节点434。因此，公共节点424经由电阻430和432被耦合到V_BIAS节点。
体偏置网络滤波器电容426和体偏置网络滤波器公共电阻430一起定义基于RC的滤波器，其对FET单位单元电路404-410中的每一个的单元体节点电压进行滤波。因此，该基于RC的体偏置网络滤波器电路414促进开关堆叠设备402的线性操作。
如图15所示，在第十三示例性实施例中，开关堆叠设备436包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路438至第N个FET单位单元电路446。因此，链以连接到第二FET单位单元电路440的单元漏极节点的第一FET单位单元电路438的单元源极节点开始，并且继续通过到连接到第N个FET单位单元电路446的单元漏极节点的第(N-1)FET单位单元电路444的单元源极节点。在如图15所示的实施例中，FET单位单元电路438-446的总数目N为奇数。因此，第((N+1)/2)个FET单位单元电路442位于链的中间。为了清楚起见而未示出的在第二FET单位单元电路440和第((N+1)/2)FET单位单元电路442之间以及在第((N+1)/2)FET单位单元电路442和第(N-1)FET单位单元电路444之间的链中的其他FET单位单元电路由“省略号”(“...”)指示。FET单位单元电路438-446的数目N可以是大于1的任何奇数。开关堆叠设备436可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路438-446可以是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路438-446可以是常规类型。
FET单位单元电路438-446中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路448，栅极偏置网络滤波器电路448偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路448还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备436。虽然未示出，但是栅极偏置网络滤波器电路448还被连接到一个或多个偏置电压的源。
FET单位单元电路438-446中的每一个的单元体节点被连接到体偏置网络滤波器电路450，其偏置单元体节点并且以下述方式提供滤波。体偏置网络滤波器电路450包括相对于公共节点462彼此并联的N个体偏置网络电阻452-460。即，体偏置网络电阻452-460中的每一个被连接到公共节点462。体偏置网络电阻452-460中的每一个对应于FET单位单元电路438-446中的一个，并且被连接到FET单位单元电路438-446中的相应一个的单元体节点。因此：第一体偏置网络电阻452被连接到第一FET单元体电路438的单元体节点；第二体偏置网络电阻454被连接到第二FET单位单元电路440的单元体节点；以此类推，通过连接到第((N+1)/2)FET单位单元电路442的单元体节点的((N+1)/2)体偏置网络电阻456；以此类推，通过FET单位单元电路444的单元体节点的第(N-1)体偏置电阻458；并且最后，连接到第N个FET单位单元电路446的单元体节点的第N个体偏置网络电阻460。体偏置网络电阻452-460中的每一个被连接在公共节点462和FET单位单元电路438-446的其对应的一个的单元体节点之间。
体偏置网络滤波器电路450还包括彼此串联连接的N+1个漏极-源极极电阻464-474。漏极-源极电阻464-474中的每一个对应于FET单位单元电路438-446中的一个，并且被连接在FET单位单元电路438-446的其相应一个的单元漏极节点和单元源极节点之间。因此：第一漏极-源极电阻464被连接在FET单位单元电路438的单元漏极节点和单元源极节点之间；第二漏极-源极电阻466被连接在第二FET单位单元电路440的单元漏极节点和单元源极节点之间；以此类推，通过连接在第(N-1)个FET单位单元电路444的单元漏极节点和单元源极节点之间的第N漏极-源极电阻472；以及最后，连接在第N个FET单位单元电路446的单元漏极节点和单元源极节点之间的第(N+1)个漏极-源极电阻474。在该实施例中，中间节点476(即，虚拟节点V)在第((N+1)/2)个漏极-源极电阻468和第((N+1)/2+1)个漏极-源极电阻470之间被定义。第((N+1)/2)个漏极-源极电阻468和((N+1)/2+1)个漏极-源极极电阻470彼此串联，并且被连接在链中间的第((N+1)/2)个FET单位单元电路442的单元漏极节点和单元源极节点之间。第((N+1)/2个漏极-源极电阻468和第((N+1)/2+1)个漏极-源极电阻470二者对应于第((N+1)/2)个FET单位单元电路442。换言之，除了通过串联的漏极-源极电阻468和470连接的第((N+1)/2)个FET单位单元电路442的单元漏极和源极节点之外，只有单个漏极-源极电阻被连接在每个相应的FET单位单元电路的单元漏极和源极节点之间。可以注意，中间节点476也位于第((N+1)/2)个FET单位单元电路442的单元漏极节点和单元源极节点之间。还可以注意，中间节点476位于在((N+1)/2个漏极-源极电阻464-468的第一串联连接的组和第(N+1)/2个漏极-源极电阻470-474的第二串联连接的组之间。
体偏置网络滤波器电路450还包括体偏置网络滤波器电容478和体偏置网络滤波器公共电阻480。体偏置网络滤波器电容478被连接到中间节点476，并且经由体偏置网络滤波器公共电阻480被耦合到公共节点462。因此，体偏置网络滤波器电容478和体偏置网络滤波器公共电阻480彼此串联，并且经由公共节点476被耦合在中间节点476和FET单位单元电路438-446中的每一个的单元体节点之间。公共电阻482将体偏置电压(“V_BIAS”)节点耦合到体偏置网络滤波器电容478和体偏置网络滤波器公共电阻480之间的节点484。因此，公共节点462经由电阻480和482被耦合到V_BIAS节点。
体偏置网络滤波器电容478和体偏置网络滤波器公共电阻480一起定义基于RC的滤波器，其对FET单位单元电路438-446中的每一个的单元体节点电压进行滤波。该基于RC的体偏置网络滤波器电路450因此促进开关堆叠设备436的线性操作。
如图16所示，在第十四示例性实施例中，开关堆叠设备486包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路488至第N个FET单位单元电路496。在图16所示的实施例中，FET单位单元电路488-496的总数目N是偶数。因此，FET单位单元电路488-496的总数目N的一半(或N/2)由第一FET单位单元电路488、第二FET单位单元电路490等至第(N/2)个FET单位单元电路492组成，并且FET单位单元电路488-496的总数目N的另一半(或N/2)由第((N/2)+1)个FET单位单元电路494至第((N/2)+1)个FET单位单元电路494组成。换言之，第(N/2)个FET单位单元电路492和第((N/2)+1)个FET单位单元电路494是位于链的中间的一对连续的FET单位单元电路。中间节点498由第(N/2)个FET单位单元电路492的单元源极节点和第((N/2)+1)个FET单位单元电路494的单元漏极节点之间的漏极-源极连接来定义。为了清楚而未示出的在第二FET单位单元电路490和第(N/2)个FET单位单元电路492之间、以及在第((N/2)+1)个FET单位单元电路494和第N个FET单位单元电路496之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路488-496的数目N可以是大于1的任何偶数。开关堆叠设备486可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路488-496可以是是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路488-496可以是常规类型。
FET单位单元电路488-496中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路500，栅极偏置网络滤波器电路500偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的栅极偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路500还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备486。虽然未示出，但是栅极偏置网络滤波器电路486还被连接到一个或多个偏置电压的源。
FET单位单位单元电路488-496中的每一个的单元体节点被连接到偏置网络滤波器电路502，其偏置单元体节点并且以下述方式提供滤波。体偏置网络滤波器电路502包括彼此串联的N个体偏置网络电阻504-510。体偏置网络电阻504-510中的每一个被耦合在链中的一对连续的FET单位单元电路的体节点之间。例如，第一体偏置网络电阻504被连接在第一FET单位单元电路488的单元体节点和第二FET单位单元电路490的单元体节点之间。在该实施例中，公共节点512(即，虚拟节点V)在第(N/2)个体偏置网络电阻506和第((N/2)+1)体偏置网络电阻508之间被定义。第(N/2)个体偏置网络电阻506和第((N/2))+1)个体偏置网络电阻508彼此串联连接，并且被连接在第(N/2)个FET单位单元电路492的单元体节点和第((N/2)+1)个FET单位单元电路494的单元体节点之间。除了通过串联的体偏置网络电阻506和508连接的第(N/2)个FET单位单元电路492和第((N/2)+1)FET单位单元电路494组成的连续FET单位电路单元对之外，只有单个体偏置网络电阻被连接在每个连续的FET单位单元电路对之间。可以注意，公共节点512位于在N/2个体偏置网络电阻504-506的第一串联连接的组和第N/2个体偏置网络电阻508-510的第二串联连接的组之间。
体偏置网络滤波器电路502还包括体偏置网络滤波器电容514和体偏置网络公共电阻516。体偏置网络滤波器电容514经由体偏置网络滤波器公共电阻516被耦合在中间节点498和公共节点512之间。因此，体偏置网络滤波器电容514和体偏置网络公共电阻516彼此串联并且经由公共节点512被耦合在中间节点498和FET单位单元电路488-496中的每一个的单元体节点之间。公共电阻518将体偏置电压(“V_BIAS”)节点耦合到体偏置网络滤波器电容514和体偏置网络公共电阻516之间的节点520。因此，公共节点512经由电阻516和516被耦合到V_BIAS节点。
体偏置网络滤波器电容514和体偏置网络滤波器公共电阻516一起定义基于RC的滤波器，其对FET单位单元电路488-496中的每一个的单元体节点电压进行滤波。该基于RC的体偏置网络滤波器电路502因此促进开关堆叠设备486的线性操作。
如图17所示，在第十五示例性实施例中，开关堆叠设备522包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路524至第N个FET单位单元电路532。因此，链以连接到第二FET单位单元电路526的单元漏极节点的第一FET单位单元电路524的单元源极节点开始，并且继续通过连接到第N个FET单位单元电路532的单元漏极节点的第(N-1)个FET单位单元电路530的单元源极节点。在如图17所示的实施例中，FET单位单元电路524-532的总数目N为奇数。因此，第((N+1)/2)个FET单位单元电路528位于链的中间。为了清楚起见而未示出的在第二FET单位单元电路526和第((N+1)/2)个FET单位单元电路528之间、以及在第((N+1)/2)个FET单位单元电路528和第(N-1)个FET单位单元电路530之间的链中的其他FET单位单元电路由“省略号”(“...”)指示。FET单位单元电路524-532的数目N可以是大于1的任何奇数。开关堆叠设备522可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路524-532可以是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路524-532可以是常规类型。
FET单位单元电路524-532中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路534，栅极偏置网络滤波器电路534偏置单元栅极节点并且以下面关于图18-22描述的方式提供滤波。然而，在其他实施例(未示出)中，这种FET单位单元电路的单元栅极节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的栅极偏置网络。栅极偏置网络滤波器电路534还接收常规开关控制信号作为输入，其可以用于以上文关于其他实施例描述的方式操作开关堆叠设备522。虽然未示出，但是栅极偏置网络滤波器电路534还被连接到一个或多个偏置电压的源。
FET单位单元电路524-532中的每一个的单元体节点被连接到体偏置网络滤波器电路536，其偏置单元体节点并且以下述方式提供滤波。体偏置网络滤波器电路536包括彼此串联的N个体偏置网络电阻538-540。体偏置网络电阻538-540中的每一个被耦合在链中的一对连续的FET单位单元电路的体节点之间。例如，第一体偏置网络电阻538被连接在第一FET单位单元电路524的单元体节点和第二FET单位单元电路526的单元体节点之间，并且第N体偏置网络电阻540被连接在第(N-1)个FET单位单元电路530的单元体节点和第N个FET单位单元电路532的单元体节点之间。在该实施例中，公共节点542由链中间的第((N+1)/2)个FET单位单元电路528的单元体节点来定义。因此，公共节点542位于在(N-1)/2个体偏置网络电阻的第一串联连接的组和(N-1)/2个体偏置网络电阻的第二串联连接的组之间。
体偏置网络滤波器电路536还包括彼此串联连接的N+1个漏极-源极电阻544-554。漏极-源极电阻544-554中的每一个对应于FET单位单元电路524-532中的一个，并且被连接在FET单位单元电路524-532的其相应一个的单元漏极节点和单元源极节点之间。因此，例如，第一漏极-源极电阻544被连接在FET单位单元电路524的单元漏极节点和单元源极节点之间，第二漏极-源极电阻546被连接在第二FET单位单元电路526的单元源极节点和单元漏极节点之间，等，至第N个漏极-源极电阻552，其被连接在第(N-1)个FET单位单元电路530的单元漏极节点和单元源极节点之间，以及最后被连接在第N FET单位单元电路532的单元漏极节点和单元源极节点之间的第(N+1)漏极-源极电阻554。在该实施例中，中间节点556(即，虚拟节点V)在第((N+1)/2)个漏极-源极电阻548和第((N+1)/2)+1)个漏极-源极电阻550之间被定义。第((N+1)/2)漏极-源极电阻548和第((N+1)/2)+1)漏极-源极电阻550彼此串联并且被连接在链中间的第((N+1)/2)个FET单位单元电路528的单元漏极节点和单元源极节点之间。第(N/2)个漏极-源极电阻548和第((N+1)/2)+1)个漏极-源极电阻550二者对应于((N+1)/2)FET单位单元电路528。换言之，除了通过串联的漏极-源极电阻548和550连接的FET单位单元电路528的单元漏极和源极节点之外，只有单个漏极-源极电阻被连接在每个相应的FET单位单元电路的单元漏极和源极节点之间。可以注意，中间节点556也位于在第((N+1)/2)FET单位单元电路528的单元漏极节点和单元源极节点之间。还可以注意，中间节点556位于(N+1)/2个漏极-源极电阻544-548的第一串联连接的组和(N+1)/2个漏极-源极电阻550-554的第二串联连接的组之间。
体偏置网络滤波器电路536还包括体偏置网络滤波器电容558和体偏置网络滤波器公共电阻560。体偏置网络滤波器电容558连接至中间节点556，并且经由体偏置网络公共电阻560耦合至公共节点542。因此，体偏置网络滤波器电容558和体偏置网络滤波器公共电阻560彼此串联连接，并且经由公共节点542耦合在中间节点556和FET单位单元电路524-532的每一个的单元体节点之间。公共电阻562将体偏置电压(“V_BIAS”)节点耦合至体偏置网络滤波器电容558和体偏置网络公共电阻560之间的节点564。因此，公共节点542经由电阻560和562耦合至V_BIAS。
体偏置网络滤波器电容558和体偏置网络滤波器公共电阻560一起定义基于RC的滤波器，其对FET单位单元电路524-532中的每一个的单元体节点电压进行滤波。该基于RC的体偏置网络滤波器电路536因此促进开关堆叠设备522的线性操作。
如图18所示，在第十六示例性实施例中，开关堆叠设备566包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路568至第N个FET单位单元电路574。在如图18所示的实施例中，FET单位单元电路565-574的总数目N为偶数。因此，FET单位单元电路568-574的总数目N的一半(或N/2)由第一FET单位单元电路568至第(N/2)FET单位单元电路570组成，并且FET单位单元电路568-574的总数目N的另一半(或N/2)由第((N/2)+1)FET单位单元电路572至第N个FET单位单元电路574组成。换言之，第(N/2)个FET单位单元电路570和第((N/2)+1)个FET单位单元电路572是位于链的中间的一对连续的FET单位单元电路。为了清楚而未示出的在第一FET单位单元电路568和第(N/2)FET单位单元电路570之间、以及在第((N/2)+1)FET单位单元电路572和第N个FET单位单元电路574之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路568-574的数目N可以是大于1的任何偶数。
FET单位单元电路568-574可以是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路568-574可以是常规类型。开关堆叠设备566可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路568-574中的每一个的单元体节点被连接到体偏置网络滤波器电路576，体偏置网络滤波器电路576偏置单元体节点并且以以上关于图13-17描述的方式提供滤波。即，体偏置网络滤波器电路576可以包括上述体偏置网络滤波器电路384、414、450、502和536中的任何一个。在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。
FET单位单元电路568-574中的每一个的单元体节点被连接到栅极偏置网络滤波器电路578，其偏置单元栅极节点并且以下述方式提供滤波。体偏置网络滤波器电路578包括相对于公共节点588彼此并联的N个栅极偏置网络电阻580-586。即，栅极偏置网络电阻580-586中的每一个被连接到公共节点588。栅极偏置网络电阻580-586中的每一个对应于FET单位单元电路568-574中的一个，并且被连接到FET单位单元电路568-574的该对应一个的单元栅极节点。因此，栅极偏置网络电阻580-586中的每一个被连接在公共节点588和FET单位单元电路568-574中的其相应一个的单元栅极节点之间。
栅极偏置网络滤波器电容590被连接到由第(N/2)个FET单位单元电路570和第((N/2)+1)个FET单位572之间的漏极-源极连接定义的中间节点592。栅极偏置网络滤波器电容590被连接在中间节点592和公共节点588之间。因此，栅极偏置网络滤波器电容590经由公共节点588被耦合在中间节点592和FET单位单元电路568-574中的每一个的单元栅极节点之间。公共节点588经由公共电阻594被耦合到栅极偏置电压(“V_BIAS”)节点。
栅极偏置网络滤波器电路578还接收常规开关控制信号作为输入，其可用于以上文关于其他实施例所描述的方式操作开关堆叠设备566。
栅极偏置网络滤波器电容590定义基于电容或基于C的滤波器，其对FET单位单元电路568-574中的每一个的单元栅极节点电压进行滤波。因此，该基于C的栅极偏置网络滤波器电路578促进开关堆叠设备566的线性操作。
如图19所示，在第十七示例性实施例中，开关堆叠设备596包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路598至第N个FET单位单元电路604。在如图19所示的实施例中，FET单位单元电路598-604的总数目N为偶数。因此，FET单位单元电路598-604的总数目N的一半(或N/2)由第一FET单位单元电路598至第(N/2)个FET单位单元电路600组成，并且FET单位单元电路598-604的总数目N的另一半(或N/2)由第((N/2)+1)个FET单位单元电路602至第N个FET单位单元电路604组成。换言之，第(N/2)个FET单位单元电路600和第((N/2)+1)个FET单位单元电路602是位于链的中间的一对连续的FET单位单元电路。为了清楚而未示出的在第一FET单位单元电路598和第(N/2)FET单位单元电路600之间、以及在第((N/2)+1)个FET单位单元电路602和第N个FET单位单元电路604之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路598-604的数目N可以是大于1的任何偶数。开关堆叠设备596可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单位单元电路598-604可以是是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路598-604可以是常规类型。
FET单位单元电路598-604中的每一个的单元体节点被连接到体偏置网络滤波器电路606，体偏置网络滤波器电路606偏置单元体节点并且以以上关于图13-17描述的方式提供滤波。即，体偏置网络滤波器电路608可以包括上述体偏置网络滤波器电路384、414、450、502和536中的任何一个。在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。
FET单位单位单元电路598-604中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路608，其偏置单元栅极节点并且以下述方式提供滤波。栅极偏置网络滤波器电路608包括相对于公共节点618彼此并联的N个栅极偏置网络电阻610-616。即，栅极偏置网络电阻610-616中的每一个被连接到公共节点618。栅极偏置网络电阻610-616中的每一个对应于FET单位单元电路598-604中的一个，并且被连接到FET单位单元电路598-604的该对应一个的单元栅极节点。因此，栅极偏置网络电阻610-616中的每一个被连接在公共节点618和FET单位单元电路598-604中的其相应一个的单元栅极节点之间。
栅极偏置网络滤波器电路608还包括栅极偏置网络滤波器电容620和栅极偏置网络公共电阻622。栅极偏置网络滤波器电容620被连接到中间节点624，中间节点624由第(N/2)个FET单位单元电路600和第((N/2)+1)个FET单位单元电路602之间的漏极-源极连接来定义。栅极偏置网络滤波器电容620经由栅极偏置网络滤波器共电阻622被耦合到公共节点618。因此，栅极偏置网络滤波器电容620和栅极偏置网络公共电阻622彼此串联，并且经由公共节点618被耦合在中间节点624和FET单位单元电路598-604中的每一个的单元栅极节点之间。公共电阻626将栅极偏置电压(“V_BIAS”)节点耦合到在栅极偏置网络滤波器电容620和栅极偏置网络公共电阻622之间的节点628。因此，公共节点618经由电阻622和626被耦合到V_BIAS节点。
栅极偏置网络滤波器电路608还接收常规开关控制信号作为输入，其可用于以上文关于其他实施例所描述的方式操作开关堆叠设备596。
栅极偏置网络滤波器电容620和栅极偏置网络滤波器公共电阻622一起定义基于RC的滤波器，其对FET单位单元电路598-604中的每一个的单元体节点电压进行滤波。因此，该基于RC的栅极偏置网络滤波器电路608促进开关堆叠设备596的线性操作。
如图20所示，在第十八示例性实施例中，开关堆叠设备630包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路632至第N个FET单位单元电路640。因此，链以连接到第二FET单位单元电路634的单元漏极节点的第一FET单位单元电路632的单元源极节点开始，并且继续通过连接到第N个FET单位单元电路640的单元漏极节点的第(N-1)个FET单位单元电路638的单元源极节点。在如图20所示的实施例中，FET单位单元电路632-640的总数目N为奇数。因此，第((N+1)/2)个FET单位单元电路636位于链的中间。为了清楚起见而未示出的在第二FET单位单元电路634和第((N+1)/2)个FET单位单元电路636之间、以及在第((N+1)/2)个FET单位单元电路636和第(N-1)个FET单位单元电路638之间的链中的其他FET单位单元电路由“省略号”(“...”)指示。FET单位单元电路632-640的数目N可以是大于1的任何奇数。开关堆叠设备630可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路632-640可以是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路632-640可以是常规类型。
FET单位单元电路438-446中的每一个的单元体被连接到体偏置网络滤波器电路642，体偏置网络滤波器电路642偏置单元体节点并且以上面关于图13-17描述的方式提供滤波。即，体偏置网络滤波器电路642可以包括上述体偏置网络滤波器电路384、414、450、502和536中的任何一个。在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。
FET单位单元电路632-640中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路644，栅极偏置网络滤波器电路644偏置单元栅极节点并且以下面的方式提供滤波。栅极偏置网络滤波器电路644包括相对于公共节点676彼此并联的N个栅极偏置网络电阻646-654。即，栅极偏置网络电阻646-654中的每一个被连接到公共节点676。栅极偏置网络电阻646-654中的每一个对应于FET单位单元电路632-640中的一个，并且被连接到FET单位单元电路632-640中的相应一个的单元栅极节点。因此：第一栅极偏置网络电阻646被连接到第一FET单位单元电路632的单元栅极节点；第二栅极偏置网络电阻648被连接到第二FET单位单元电路634的单元栅极节点；以此类推，通过连接到第((N+1)/2)个FET单位单元电路636的单元栅极节点的第((N+1)/2)个栅极偏置网络电阻650；以此类推，通过连接到第(N-1)FET单位单元电路638的单元栅极节点的第(N-1)栅极偏置网络电阻652；并且最后，连接到第N个FET单位单元电路640的第N栅极偏置网络电阻654。栅极偏置网络电阻646-654中的每一个被连接在公共节点676和FET单位单元电路632-640的其对应的一个的单元栅极节点之间。
栅极偏置网络滤波器电路644还包括彼此串联连接的N+1个漏极-源极电阻656-666。漏极-源极电阻656-666中的每一个对应于FET单位单元电路632-640中的一个，并且被连接在FET单位单元电路632-640的其对应的一个的单元漏极节点和单元源极节点之间。因此：第一漏极-源极电阻656被连接在FET单位单元电路632的单元漏极节点和单元源极节点之间；第二漏极-源极电阻658被连接在第二FET单位单元电路634的单元漏极节点和单元源极节点之间；以此类推，通过连接在第(N-1)个FET单位单元电路638的单元漏极节点和单元源极节点之间的第N个漏极-源极电阻664；以及最后，连接在第N个FET单位单元电路640的单元漏极节点和单元源极节点之间的第(N+1)个漏极-源极电阻666。在该实施例中，中间节点668(即，虚拟节点V)在第(N/2)个漏极-源极电阻660和第(N/2+1)个漏极-源极电阻662之间被定义。第(N/2)个漏极-源极电阻660和第((N/2)+1)个漏极-源极极电阻662彼此串联，并且被连接在链中间的第((N+1)/2)个FET单位单元电路636的单元漏极节点和单元源极节点之间。第(N/2)个漏极-源极电阻660和第((N+1)/2+1)个漏极-源极电阻662二者对应于第((N+1)/2)个FET单位单元电路636。换言之，除了通过串联的漏极-源极电阻660和662连接的第((N+1)/2)个FET单位单元电路636的单元漏极和源极节点之外，只有单个漏极-源极电阻被连接在每个相应的FET单位单元电路的单元漏极和源极节点之间。可以注意，中间节点668也位于第((N+1)/2)个FET单位单元电路636的单元漏极节点和单元源极节点之间。还可以注意，中间节点668位于在(N+1)/2个漏极-源极电阻656-660的第一串联连接的组和(N+1)/2个漏极-源极电阻662-666的第二串联连接的组之间。
栅极偏置网络滤波器电路644还包括栅极偏置网络滤波器电容670和栅极偏置网络公共电阻672。栅极偏置网络滤波器电容670被连接到中间节点668，并且经由栅极偏置网络公共电阻672被耦合到公共节点656。因此，栅极偏置网络滤波器电容670和栅极偏置网络公共电阻672彼此串联，并且经由公共节点656被耦合在中间节点668和FET单位单元电路632-640中的每一个的单元栅极节点之间。公共电阻674将栅极偏置电压(“V_BIAS”)节点耦合到在栅极偏置网络滤波器电容670和栅极偏置网络公共电阻672之间的节点676。因此，公共节点656经由电阻672和674被耦合到V_BIAS节点。
栅极偏置网络滤波器电路644还接收常规开关控制信号作为输入，其可用于以上文关于其他实施例所描述的方式操作开关堆叠设备630。
栅极偏置网络滤波器电容670和栅极偏置网络滤波器公共电阻672一起定义基于RC的滤波器，其对FET单位单元电路632-640中的每一个的单元栅极节点电压进行滤波。因此，基于RC的栅极偏置网络滤波器电路644促进开关堆叠设备630的线性操作。
如图21所示，在第十九示例性实施例中，开关堆叠设备678包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一个FET单位单元电路680至第N个FET单位单元电路688。在图21所示的实施例中，FET单位单元电路680-688的总数目N是偶数。因此，FET单位单元电路680-688的总数目N的一半(或N/2)由第一FET单位单元电路680、第二FET单位单元电路682等至第(N/2)FET单位单元电路684组成，并且FET单位单元电路680-688的总数目N的另一半(或N/2)由第((N/2)+1)FET单位单元电路686至第N个FET单位单元电路688组成。换言之，第(N/2)个FET单位单元电路684和第((N/2)+1)个FET单位单元电路686是位于链的中间的一对连续的FET单位单元电路。中间节点690由第(N/2)个FET单位单元电路684的单元源极节点和第((N/2)+1)FET单位单元电路686的单元漏极节点之间的漏极-源极连接来定义。为了清楚而未示出的在第二FET单位单元电路682和第(N/2)FET单位单元电路684之间以及在第((N/2)+1)个FET单位单元电路686和第N个FET单位单元电路688之间的链中的其他FET单位单元电路由省略符号(“...”)指示。FET单位单元电路680-688的数目N可以是大于1的任何偶数。开关堆叠设备678可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路680-688可以是上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路680-688可以是常规类型。
FET单位单位单元电路680-688中的每一个的单元体节点被连接到偏置网络滤波器电路692，偏置网络滤波器电路692偏置单元体节点并且以上面关于图13-17描述的方式提供滤波。即，体偏置网络滤波器电路692可以包括上述体偏置网络滤波器电路384、414、450、502和536中的任何一个。在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。
每个FET单位单元电路680-688的单元栅极节点连接到栅极偏置网络滤波器电路694，其偏置单元栅极节点并且以下面的方式提供滤波。栅极偏置网络滤波器电路694包括彼此串联的N个栅极偏置网络电阻696-702。栅极偏置网络电阻696-702中的每一个被耦合在链中的一对连续的FET单位单元电路的单元栅极节点之间。例如，第一栅极偏置网络电阻696被连接在第一FET单位单元电路680的单元栅极节点和第二FET单位单元电路682的单元栅极节点之间。在该实施例中，公共节点704(即，虚拟节点V)在第(N/2)栅极偏置网络电阻698和第((N/2)+1)个栅极偏置网络电阻700之间被定义。第(N/2)个栅极偏置网络电阻698和第((N/2)+1)个栅极偏置网络电阻700彼此串联，并且被连接在第(N/2)FET单位单元电路684和第((N/2)+1)FET单位单元电路686之间。除了由通过串联的栅极偏置网络电阻698和670连接的第(N/2)个FET单位单元电路684和第((N/2)+1)个FET单位单元电路686组成的连续的FET单位单元电路对之外，只有单个栅极偏置网络电阻被连接在每个连续的FET单位单元电路对之间。可以注意，公共节点704位于N/2个栅极偏置网络电阻696-698的第一串联连接的组和N/2个栅极偏置网络电阻700-702的第二串联连接的组之间。
栅极偏置网络滤波器电路694还包括栅极偏置网络滤波器电容706。栅极偏置网络滤波器电容706被耦合在中间节点690和公共节点704之间。公共电阻708将栅极偏置电压(“V_BIAS”)节点耦合到在电阻698和700与栅极偏置网络滤波器电容706之间的公共节点704。
栅极偏置网络滤波器电路694还接收常规开关控制信号作为输入，其可以用于以上述关于其他实施例描述的方式操作开关堆叠设备678。
栅极偏置网络滤波器电容706以及电阻698和700一起定义基于RC的滤波器，其对FET单位单元电路680-688中的每一个的单元栅极节点电压进行滤波。因此，该基于RC的栅极偏置网络滤波器电路694促进开关堆叠设备678的线性操作。
如图22所示，在第二十示例性实施例中，开关堆叠设备710包括以与关于其他实施例上述相同的方式，以堆叠或链式拓扑连接的第一FET单位单元电路712至第N个FET单位单元电路720。因此，该链以连接到第二FET单位单元电路714的单元漏极节点的第一FET单位单元电路712的单元源极节点开始，并且继续到连接到第N个FET单位单元电路720的单元漏极节点的第(N-1)个FET单位单元电路718的单元源极节点。在如图22所示的实施例中，FET单位单元电路712-720的总数目N为奇数。因此，第((N+1)/2)个FET单位单元电路716位于链的中间。为了清楚起见而未示出的在第二FET单位单元电路714和第((N+1)/2)个FET单位单元电路716之间、以及在第((N+1)/2)个FET单位单元电路716和第(N-1)个FET单位单元电路718之间的链中的其他FET单位单元电路由“省略号”(“...”)指示。FET单位单元电路712-720的数目N可以是大于1的任何奇数。开关堆叠设备710可以在SOI衬底上或以任何其他适当的方式形成。
FET单位单元电路712-720可以上面关于图3-12中所示的实施例描述的各种类型中的任何一种。替代地，FET单位单元电路712-720可以是常规类型。
FET单位单元电路712-720中的每一个的单元体节点被连接到体偏置网络滤波器电路722，体偏置网络滤波器电路722偏置单元体节点并且以上面关于图13-17描述的方式提供滤波。即，体偏置网络滤波器电路722可以包括上述体偏置网络滤波器电路384、414、450、502和536中的任何一个。在其他实施例(未示出)中，这种FET单位单元电路的单元体节点可以被连接到任何其他类型的体偏置网络，诸如不提供滤波的体偏置网络。
FET单位单元电路712-720中的每一个的单元栅极节点被连接到栅极偏置网络滤波器电路724，栅极偏置网络滤波器电路724偏置单元栅极节点并且以下述方式提供滤波。栅极偏置网络滤波器电路724包括彼此串联的N个栅极偏置网络滤波器电阻726-728。栅极偏置网络电阻726-728中的每一个被耦合在链中的一对连续的FET单位单元电路的单元栅极节点之间。例如，第一栅极偏置网络电阻726被连接在第一FET单位单元电路712的单元栅极节点和第二FET单位单元电路714的单元栅极节点之间，并且第N栅极偏置网络电阻728被连接在第(N-1)铬FET单位单元电路718的单元栅极节点和第N个FET单位单元电路720的单元栅极节点之间。在本实施例中，公共节点730由链中间的第((N+1)/2)个FET单位单元电路716的单元栅极节点来定义。因此，公共节点730位于(N-1)/2个栅极偏置网络电阻的第一串联连接的组和(N-1)/2个栅极偏置网络电阻的第二串联连接的组之间。
栅极偏置网络滤波器电路724还包括彼此串联连接的N+1个漏极-源极电阻732-742。漏极-源极电阻732-742中的每一个对应于FET单位单元电路712-720中的一个，并且被连接在FET单位单元电路712-720的其对应的一个的单元漏极节点和单元源极节点之间。因此：第一漏极-源极电阻732被连接在第一FET单位单元电路712的单元漏极节点和单元源极节点之间；第二漏极-源极电阻734被连接在第二FET单位单元电路714的单元漏极节点和单元源极节点之间；以此类推，通过连接在第(N-1)FET单位单元电路718的单元漏极节点和单元源极节点之间的第N漏极-源极电阻740；以及最后，连接在第N个FET单位单元电路720的单元漏极节点和单元源极节点之间的第(N+1)个漏极-源极电阻742。在该实施例中，中间节点744(即，虚拟节点V)在第(N/2)个漏极-源极电阻468和第((N/2)+1)个漏极-源极电阻738之间被定义。第(N/2)个漏极-源极电阻736和第((N/2)+1)个漏极-源极极电阻738彼此串联，并且被连接在链中间的第((N+1)/2)个FET单位单元电路528的单元漏极节点和单元源极节点之间。第(N/2)个漏极-源极电阻736和第((N/2)+1)个漏极-源极电阻738二者对应于第((N+1)/2)个FET单位单元电路716。换言之，除了通过串联的漏极-源极电阻736和738连接的FET单位单元电路716的单元漏极和源极节点之外，只有单个漏极-源极电阻被连接在每个相应的FET单位单元电路的单元漏极和源极节点之间。可以注意，中间节点744也位于第((N+1)/2)个FET单位单元电路716的单元漏极节点和单元源极节点之间。还可以注意，中间节点744位于在(N+1)/2个漏极-源极电阻732-736的第一串联连接的组和(N+1)/2个漏极-源极电阻738-742的第二串联连接的组之间。
栅极偏置网络滤波器电路724还包括栅极偏置网络滤波器电容746和栅极偏置网络滤波器公共电阻748。栅极偏置网络滤波器电容746被连接到中间节点744，并且经由栅极偏置网络滤波器公共电阻748被耦合到公共节点730。因此，栅极偏置网络滤波器电容746和栅极偏置网络滤波器公共电阻748彼此串联，并且经由公共节点730被耦合在中间节点744与FET单位单元电路712-720中的每一个的单元栅极节点之间。公共电阻750将栅极偏置电压(“V_BIAS”)节点耦合到栅极偏置网络滤波器电容746和栅极偏置网络滤波器公共电阻748之间的节点752。因此，公共节点730经由电阻748和750被耦合到V_BIAS节点。
栅极偏置网络滤波器电路724还接收常规开关控制信号作为输入，其可用于以上文关于其他实施例所描述的方式操作开关堆叠设备710。
栅极偏置网络滤波器电容746和栅极偏置网络滤波器公共电阻748一起定义基于RC的滤波器，其对FET单位单元电路712-720中的每一个的单元栅极节点电压进行滤波。该基于RC的栅极偏置网络滤波器电路724因此促进开关堆叠设备710的线性操作。
前述实施例可以以各种方式组合。如图23所示，开关堆叠设备754表示其中常规类型的FET单位单元电路与上面关于图19描述的并联电阻类型的栅极偏置网络滤波器电路756，和上面关于图14描述的并联电阻类型的体偏置网络滤波器电路758组合的示例。开关堆叠设备754包括以与关于图13、14、16、18、19和21描述的相同的方式连接的偶数个FET单位单元电路760到762和764到766。FET单位单元电路760-766中的每一个具有常规结构，分别包括FET 768至770和772至774，以及漏极-源极偏置电阻器776至778和780到782。FET单位单元电路760-766中的每一个以上文关于其他实施例所描述的方式连接到栅极偏置网络滤波器电路756和体偏置网络滤波器电路758。由于栅极偏置网络滤波器电路756与以上关于图19描述的栅极偏置网络滤波器电路608相同，可以注意，栅极偏置网络滤波器电路756包括：彼此并联的N个栅极偏置网络电阻784至786和788至790；栅极偏置网络滤波器电容792；栅极偏置网络滤波器公共电阻794；和公共电阻796。由于体偏置网络滤波器电路758与上面关于图14描述的体偏置网络滤波器电路414相同，可以注意，体偏置网络滤波器电路758包括：彼此并联的N个体偏置网络滤波器电阻798至800和802至804；体偏置网络滤波器电容806；体偏置网络滤波器公共电阻808；和公共电阻810。
如图24所示，开关堆叠设备812表示以下示例，其中以上关于图4描述的FET单位单元电路的类型与上面关于图19描述的并联电阻类型的栅极偏置网络滤波器电路814和上面关于图16描述的串联电阻类型的体偏置网络滤波器电路816组合。开关堆叠设备812包括以与关于图13、14、16、18、19和21描述的相同的方式连接的偶数个FET单位单元电路818到820和822到824。FET单位单元电路818-824中的每一个与以上关于图4描述的FET单位单元电路62-66相同。FET单位单元电路818-824中的每一个以上文关于其他实施例所描述的方式连接到栅极偏置网络滤波器电路814和体偏置网络滤波器电路816。由于栅极偏置网络滤波器电路814与以上关于图19描述的栅极偏置网络滤波器电路608相同，可以注意，栅极偏置网络滤波器电路814包括：彼此并联的N个栅极偏置网络电阻826至828和830至832；栅极偏置网络滤波器电容834；栅极偏置网络滤波器公共电阻836；和公共电阻838。由于体偏置网络滤波器电路816与上面关于图16描述的体偏置网络滤波器电路502相同，可以注意，体偏置网络滤波器电路816包括：彼此并联的N个体偏置网络滤波器电阻840至842和844至846；体偏置网络滤波器电容848；体偏置网络滤波器公共电阻850；和公共电阻852。
如图25所示，开关堆叠设备854表示以下示例，其中以上关于图8描述的FET单位单元电路的类型与上面关于图22描述的串联电阻类型的栅极偏置网络滤波器电路856和上面关于图14描述的并联电阻类型的体偏置网络滤波器电路858组合的示例。开关堆叠设备854包括以与关于图13、14、16、18、19和21描述的相同的方式连接的偶数个FET单位单元电路860到862和864到866。FET单位单元电路860-866中的每一个与以上关于图8描述的FET单位单元电路174-176相同。FET单位单元电路860-866中的每一个以上文关于其他实施例所描述的方式连接到栅极偏置网络滤波器电路856和体偏置网络滤波器电路858。由于栅极偏置网络滤波器电路856与以上关于图22描述的栅极偏置网络滤波器电路724相同，可以注意，栅极偏置网络滤波器电路856包括：彼此串联的N个栅极偏置网络电阻868至870和872至874；栅极偏置网络滤波器电容876；栅极偏置网络滤波器公共电阻878；和公共电阻880。由于体偏置网络滤波器电路858与上面关于图14描述的体偏置网络滤波器电路414相同，可以注意，体偏置网络滤波器电路858包括：彼此串联的N个体偏置网络滤波器电阻882至884和886至888；体偏置网络滤波器电容890；体偏置网络滤波器公共电阻892；和公共电阻894。
如图26所示，开关堆叠设备896表示以下示例，其中以上关于图12描述的FET单位单元电路的类型与上面关于图22描述的串联电阻类型的栅极偏置网络滤波器电路898和上面关于图16描述的串联电阻类型的体偏置网络滤波器电路900组合。开关堆叠设备896包括以与关于图13、14、16、18、19和21描述的相同的方式连接的偶数个FET单位单元电路902到904和906到908。FET单位单元电路902-908中的每一个与以上关于图12描述的FET单位单元电路308-310相同。FET单位单元电路902-908中的每一个以上文关于其他实施例所描述的方式连接到栅极偏置网络滤波器电路898和体偏置网络滤波器电路900。由于栅极偏置网络滤波器电路898与以上关于图22描述的栅极偏置网络滤波器电路724相同，可以注意，栅极偏置网络滤波器电路898包括：彼此串联的N个栅极偏置网络电阻910至912和914至916；栅极偏置网络滤波器电容918；栅极偏置网络滤波器公共电阻920；和电阻922。由于体偏置网络滤波器电路900与上面关于图16描述的体偏置网络滤波器电路502相同，可以注意，体偏置网络滤波器电路900包括：彼此串联的N个体偏置网络滤波器电阻924至926和928至930；体偏置网络滤波器电容932；体偏置网络滤波器公共电阻934；和电阻936。
图23-26中示出的示例仅表示本领域普通技术人员将认识到的上述类型的FET单位单元电路、栅极偏置网络滤波器电路和体偏置网络滤波器电路的各种组合的一部分是可能的。鉴于本文的描述，本领域普通技术人员将容易地进行其他这样的组合。
虽然已经具体示出和描述了所选择的方面，但是应当理解，可以在不背离如所附权利要求限定的本公开的精神和范围的情况下在其中进行各种替换和改变。

Claims (20)

1.一种用于切换射频(RF)信号的设备，包括：
多个场效应晶体管(FET)单位单元电路，所述多个场效应晶体管(FET)单位单元电路被配置为FET堆叠，每个FET单位单元电路包括FET；
耦合到所述FET堆叠的偏置网络电路；以及
滤波电路装置，所述滤波电路装置被包括在所述偏置网络电路或所述多个FET单位单元电路中，所述滤波电路装置包括电容。
2.根据权利要求1所述的设备，其中，每个FET单位单元电路至少包括体滤波器或栅极滤波器，所述体滤波器包括耦合到所述FET的体节点的体滤波器电容，所述栅极滤波器包括耦合到所述FET的栅极节点的栅极滤波器电容。
3.根据权利要求2所述的设备，其中，所述栅极滤波器包括漏极-源极电路，所述漏极-源极电路包括具有与第二电阻串联的第一电阻的分压器电路，所述分压器电路定义在所述第一电阻和所述第二电阻之间的虚拟节点，并且所述栅极滤波器电容被耦合到所述虚拟节点。
4.根据权利要求3所述的设备，进一步包括在所述虚拟节点和所述FET的所述体节点之间的体滤波器电容。
5.根据权利要求2所述的设备，其中，所述栅极滤波器包括漏极-源极电路，所述漏极-源极电路包括具有与第二电容串联的第一电容的分压器电路，所述分压器电路定义在所述第一电容和所述第二电容之间虚拟节点，并且所述栅极滤波器包括耦合在所述虚拟节点和所述FET的所述栅极节点之间的栅极滤波器电阻。
6.根据权利要求5所述的设备，进一步包括在所述虚拟节点和所述FET的所述体节点之间的体滤波器电容。
7.根据权利要求2所述的设备，其中，所述多个FET单位单元电路中的每个FET单位单元电路包括第一FET和第二FET，所述设备进一步包括：
第一体滤波器，所述第一体滤波器具有耦合在所述第一FET的体节点与所述第一FET的栅极节点之间的第一体滤波器电容；以及
第二体滤波器，所述第二体滤波器具有耦合在所述第二FET的体节点和所述第二FET的栅极节点之间的第二体滤波器电容。
8.根据权利要求7所述的设备，进一步包括共享体滤波器电容，所述共享体滤波器电容被耦合在所述第一FET的源极节点和所述第一FET的所述体节点之间，并且被耦合在所述第二FET的漏极节点和所述第二FET的所述体节点之间。
9.根据权利要求1所述的设备，其中，所述多个FET单位单元电路在绝缘体上硅(SOI)衬底上形成。
10.根据权利要求1所述的设备，其中，所述偏置网络电路至少包括栅极偏置网络滤波器电路或体偏置网络滤波器电路，所述栅极偏置网络滤波器电路被耦合到每个FET单位单元电路的栅极节点，所述体偏置网络滤波器电路被耦合到每个FET单位单元电路的体节点，所述体偏置网络滤波器电路具有耦合到在一对连续FET单位单元电路之间的至少一个漏极-源极极节点的中间节点，所述体偏置网络滤波器电路具有耦合在所述中间节点和每个FET单位单元电路的所述体节点之间的体偏置网络滤波器电容，所述栅极偏置网络滤波器电路具有耦合在所述中间节点和每个FET单位单元电路的所述栅极节点之间的栅极偏置网络滤波器电容。
11.根据权利要求10所述的设备，其中，所述体偏置网络滤波器电路包括关于公共节点彼此并联的多个体偏置网络电阻，每个体偏置网络电阻对应于所述多个FET单位单元电路中的一个，每个体偏置网络电阻被连接在所述公共节点和对应的FET单位单元电路的体节点之间。
12.根据权利要求10所述的设备，其中，所述体偏置网络滤波器电路包括彼此串联的多个体偏置网络电阻，并且每个体偏置网络电阻被耦合在一对连续的FET单位单元电路的体节点之间。
13.根据权利要求10所述的设备，其中，所述栅极偏置网络滤波器电路包括关于公共节点彼此并联的多个栅极偏置网络电阻，每个栅极偏置网络电阻对应于所述多个FET单位单元电路中的一个，每个栅极偏置网络电阻被连接在所述公共节点和对应的FET单位单元电路的栅极节点之间。
14.根据权利要求10所述的设备，其中，所述栅极偏置网络滤波器电路包括彼此串联的多个栅极偏置网络电阻，并且每个栅极偏置网络电阻被耦合在一对连续的FET单位单元电路的栅极节点之间。
15.根据权利要求10所述的设备，其中：
所述体偏置网络滤波器电路包括体偏置网络电容器和多个体偏置网络滤波器电阻，所述多个体偏置网络滤波器电阻关于所述体偏置网络滤波器电路的公共节点彼此并联，每个体偏置网络电阻对应于所述多个FET单位单元电路中的一个，每个体偏置网络电阻被连接在所述体偏置网络滤波器电路的所述公共节点和对应的FET单位单元电路的体节点之间，所述体偏置网络电容器被耦合在所述体偏置网络滤波器电路的所述中间节点和所述公共节点之间；并且
所述栅极偏置网络滤波器电路包括栅极偏置网络电容器和多个栅极偏置网络电阻，所述多个栅极偏置网络电阻关于所述栅极偏置网络滤波器电路的公共节点彼此并联，每个栅极偏置网络电阻对应于所述多个FET单位单元电路中的一个，每个栅极偏置网络电阻被连接在所述栅极偏置网络滤波器电路的所述公共节点和对应的FET单位单元电路的栅极节点之间，所述栅极偏置网络电容器被耦合在所述栅极偏置网络滤波器电路的所述中间节点和所述公共节点之间。
16.根据权利要求10所述的设备，其中：
所述体偏置网络滤波器电路包括体偏置网络电容器和多个体偏置网络电阻，所述多个体偏置网络电阻关于所述体偏置网络滤波器电路的公共节点彼此并联，每个体偏置网络电阻对应于所述多个FET单位单元电路中的一个，每个体偏置网络电阻被连接在所述体偏置网络滤波器电路的所述公共节点和对应的FET单位单元电路的体节点之间，所述体偏置网络电容器被耦合在所述体偏置网络滤波器电路的所述中间节点和所述公共节点之间；并且
所述栅极偏置网络滤波器电路包括栅极偏置网络电容器和彼此串联的多个栅极偏置网络电阻，并且每个栅极偏置网络电阻被耦合在一对连续的FET单位单元电路的栅极节点之间，所述栅极偏置网络电容器被耦合在所述栅极偏置网络滤波器电路的所述中间节点和公共节点之间。
17.根据权利要求10所述的设备，其中：
所述体偏置网络滤波器电路包括体偏置网络电容器和彼此串联的多个体偏置网络电阻，并且每个体偏置网络电阻被耦合在一对连续的FET单位单元电路的体节点之间，所述体偏置网络电容器被耦合在所述栅极偏置网络滤波器电路的所述中间节点和公共节点之间；并且
所述栅极偏置网络滤波器电路包括栅极偏置网络电容器和多个栅极偏置网络电阻，所述多个栅极偏置网络电阻关于所述栅极偏置网络滤波器电路的公共节点彼此并联，每个栅极偏置网络电阻对应于所述多个FET单位单元电路中的一个，每个栅极偏置网络电阻被连接在所述公共节点和对应的FET单位单元电路的栅极节点之间，所述栅极偏置网络电容器被耦合在所述栅极偏置网络滤波器电路的所述中间节点和所述公共节点之间。
18.根据权利要求10所述的设备，其中：
所述体偏置网络滤波器电路包括体偏置网络电容器和彼此串联的多个体偏置网络电阻，并且每个体偏置网络电阻被耦合在一对连续的FET单位单元电路的体节点之间，所述体偏置网络电容器被耦合在所述体偏置网络滤波器电路的所述中间节点和公共节点之间；并且
所述栅极偏置网络滤波器电路包括栅极偏置网络电容器和彼此串联的多个栅极偏置网络电阻，并且每个栅极偏置网络电阻被耦合在一对连续的FET单位单元电路的栅极节点之间，所述栅极偏置网络电容器被耦合在所述栅极偏置网络滤波器电路的所述中间节点和公共节点之间。
19.一种设备，包括：
用于切换射频信号的装置；
用于偏置用于切换的装置的装置；以及
用于滤波的装置，所述用于滤波的装置包括在所述用于切换的装置或用于偏置的装置中，所述用于滤波的装置包括电容。
20.根据权利要求19所述的设备，其中，所述用于滤波的装置包括用于对FET栅极节点信号进行滤波的装置或用于对FET体节点信号进行滤波的装置。
CN201580026492.4A 2014-05-20 2015-05-14 具有用于保留ac等电位节点的滤波器的基于晶体管的开关堆叠 Active CN106464246B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/281,965 2014-05-20
US14/281,965 US9438223B2 (en) 2014-05-20 2014-05-20 Transistor based switch stack having filters for preserving AC equipotential nodes
PCT/US2015/030737 WO2015179201A1 (en) 2014-05-20 2015-05-14 Transistor-based switch stack having filters for preserving ac equipotential nodes

Publications (2)

Publication Number Publication Date
CN106464246A true CN106464246A (zh) 2017-02-22
CN106464246B CN106464246B (zh) 2019-05-07

Family

ID=53267664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580026492.4A Active CN106464246B (zh) 2014-05-20 2015-05-14 具有用于保留ac等电位节点的滤波器的基于晶体管的开关堆叠

Country Status (5)

Country Link
US (1) US9438223B2 (zh)
EP (1) EP3146631B1 (zh)
JP (1) JP2017519430A (zh)
CN (1) CN106464246B (zh)
WO (1) WO2015179201A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111155A (zh) * 2017-11-30 2018-06-01 上海华虹宏力半导体制造有限公司 一种改善非线性的射频开关电路
CN113544974A (zh) * 2018-12-20 2021-10-22 唯捷创芯(天津)电子技术股份有限公司 射频开关电路、芯片及通信终端

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
KR101670167B1 (ko) * 2015-03-25 2016-10-27 삼성전기주식회사 고주파 스위치 회로
US9742400B2 (en) * 2015-05-06 2017-08-22 Infineon Technologies Ag System and method for driving radio frequency switch
US10056901B2 (en) * 2016-02-11 2018-08-21 Skyworks Solutions, Inc. Impedance control in radio-frequency switches
EP3297161B1 (en) * 2016-09-15 2019-08-21 Visic Technologies Ltd. Power device for high voltage and high current switching
EP3516770B1 (en) 2016-09-26 2023-04-26 Skyworks Solutions, Inc. Main-auxiliary field-effect transistor configurations for radio frequency applications
US10050609B2 (en) * 2016-10-05 2018-08-14 Samsung Electro-Mechanics Co., Ltd. Antenna switch circuit with improved harmonic suppression characteristic
KR101901699B1 (ko) * 2016-10-05 2018-09-28 삼성전기 주식회사 고조파 억제특성을 개선한 안테나 스위치 회로
JP6815509B2 (ja) * 2016-11-24 2021-01-20 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
US10181478B2 (en) 2017-01-06 2019-01-15 Qorvo Us, Inc. Radio frequency switch having field effect transistor cells
KR101912289B1 (ko) 2017-06-28 2018-10-29 삼성전기 주식회사 고조파 감쇠특성을 개선한 고주파 스위치 장치
US10326440B1 (en) 2018-02-28 2019-06-18 Nxp Usa, Inc. RF switches, integrated circuits, and devices with multi-gate field effect transistors and voltage leveling circuits, and methods of their fabrication
US10277222B1 (en) * 2018-02-28 2019-04-30 Qorvo Us, Inc. Radio frequency switch
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) * 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10263616B1 (en) 2018-03-29 2019-04-16 Qorvo Us, Inc. Radio frequency switch
US10659031B2 (en) 2018-07-30 2020-05-19 Qorvo Us, Inc. Radio frequency switch
US10523195B1 (en) 2018-08-02 2019-12-31 Psemi Corporation Mixed style bias network for RF switch FET stacks
US10530357B1 (en) * 2018-11-12 2020-01-07 Newport Fab, Llc Dynamic impedance circuit for uniform voltage distribution in a high power switch branch
KR102636848B1 (ko) * 2019-06-18 2024-02-14 삼성전기주식회사 균등 전압 분배 기능을 갖는 고주파 스위치
US10784862B1 (en) 2019-09-10 2020-09-22 Nxp Usa, Inc. High speed switching radio frequency switches
US10972091B1 (en) * 2019-12-03 2021-04-06 Nxp Usa, Inc. Radio frequency switches with voltage equalization
US11296688B2 (en) 2019-12-18 2022-04-05 Skyworks Solutions, Inc. Switching time reduction of an RF switch
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
US11569812B2 (en) * 2020-06-15 2023-01-31 Psemi Corporation RF switch stack with charge control elements
US11463087B2 (en) * 2020-07-31 2022-10-04 Psemi Corporation Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs
US11368180B2 (en) 2020-07-31 2022-06-21 Nxp Usa, Inc. Switch circuits with parallel transistor stacks and methods of their operation
US11671090B2 (en) 2020-07-31 2023-06-06 Psemi Corporation Switch FET body current management devices and methods
US11601126B2 (en) * 2020-12-11 2023-03-07 Psemi Corporation RF switch stack with charge redistribution
US11683028B2 (en) * 2021-03-03 2023-06-20 Nxp Usa, Inc. Radio frequency switches with voltage equalization
US11923838B2 (en) 2022-06-17 2024-03-05 Psemi Corporation Inductive drain and/or body ladders in RF switch stacks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088282A (zh) * 2009-12-03 2011-06-08 Nxp股份有限公司 具有开关本体伪单元的开关本体pmos开关
US8008988B1 (en) * 2008-02-20 2011-08-30 Triquint Semiconductor, Inc. Radio frequency switch with improved intermodulation distortion through use of feed forward capacitor
JP5348239B2 (ja) * 2009-02-25 2013-11-20 日本電気株式会社 高周波スイッチ回路
US20140009213A1 (en) * 2012-07-07 2014-01-09 Skyworks Solutions, Inc. Body-gate coupling to reduce distortion in radio-frequency switch

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300835B1 (en) * 1999-12-10 2001-10-09 Motorola, Inc. Power amplifier core
US6730953B2 (en) 2002-09-13 2004-05-04 Mia-Com, Inc. Apparatus, methods and articles of manufacture for a low control voltage switch
US20040228056A1 (en) * 2003-05-15 2004-11-18 Vice Michael W. Switching circuit with equity voltage division
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US8081928B2 (en) 2005-02-03 2011-12-20 Peregrine Semiconductor Corporation Canceling harmonics in semiconductor RF switches
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP2760136B1 (en) 2008-02-28 2018-05-09 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8395435B2 (en) 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
US8461903B1 (en) 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement
JP5751498B2 (ja) * 2009-10-16 2015-07-22 ファーフィクス リミテッド スイッチングシステム及びスイッチング方法
TWI623141B (zh) 2012-07-07 2018-05-01 西凱渥資訊處理科技公司 與基於射頻開關之絕緣體上矽相關之電路、裝置、方法及其組合
US9160328B2 (en) 2012-07-07 2015-10-13 Skyworks Solutions, Inc. Circuits, devices, methods and applications related to silicon-on-insulator based radio-frequency switches
JP5996378B2 (ja) * 2012-11-01 2016-09-21 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
WO2014202137A1 (en) 2013-06-19 2014-12-24 Qualcomm Technologies, Inc. Switchable capacitor array and method for driving a switchable capacitor array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008988B1 (en) * 2008-02-20 2011-08-30 Triquint Semiconductor, Inc. Radio frequency switch with improved intermodulation distortion through use of feed forward capacitor
JP5348239B2 (ja) * 2009-02-25 2013-11-20 日本電気株式会社 高周波スイッチ回路
CN102088282A (zh) * 2009-12-03 2011-06-08 Nxp股份有限公司 具有开关本体伪单元的开关本体pmos开关
US20140009213A1 (en) * 2012-07-07 2014-01-09 Skyworks Solutions, Inc. Body-gate coupling to reduce distortion in radio-frequency switch

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108111155A (zh) * 2017-11-30 2018-06-01 上海华虹宏力半导体制造有限公司 一种改善非线性的射频开关电路
CN108111155B (zh) * 2017-11-30 2021-05-25 上海华虹宏力半导体制造有限公司 一种改善非线性的射频开关电路
CN113544974A (zh) * 2018-12-20 2021-10-22 唯捷创芯(天津)电子技术股份有限公司 射频开关电路、芯片及通信终端
CN113544974B (zh) * 2018-12-20 2023-06-06 唯捷创芯(天津)电子技术股份有限公司 射频开关电路、芯片及通信终端

Also Published As

Publication number Publication date
JP2017519430A (ja) 2017-07-13
US20150341026A1 (en) 2015-11-26
WO2015179201A1 (en) 2015-11-26
US9438223B2 (en) 2016-09-06
CN106464246B (zh) 2019-05-07
EP3146631B1 (en) 2019-07-31
EP3146631A1 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
CN106464246A (zh) 具有用于保留ac等电位节点的滤波器的基于晶体管的开关堆叠
TWI279082B (en) High-frequency switching device and semiconductor device
CN106130527B (zh) 用于驱动射频开关的系统和方法
CN103516332B (zh) 用于升压开关的系统和方法
CN1674444B (zh) 电荷泵电路
CN107040255A (zh) 用于可切换电容的系统和方法
CN104980135B (zh) 用于驱动射频开关的系统和方法
CN100505104C (zh) 移位寄存器电路
EP2736168A1 (en) Class AB amplifiers
JP2004523830A5 (zh)
CN104052454B (zh) 用于高密度集成电路的电平转换器
CN110138369A (zh) 射频开关装置
CN103460579A (zh) 减小电荷泵浪涌电流
CN106462552A (zh) 可配置电容器阵列和开关电容器电路
WO2008084760A1 (ja) ミキサ回路およびそれを利用した電子機器
JP5321126B2 (ja) アナログスイッチ回路
WO2010062704A1 (en) High-performance analog switch
CN107592119A (zh) 射频开关电路和具有内置耦合器的设备
TW200527367A (en) DC-DC conversion circuit
CN217985026U (zh) 一种射频开关电路
Maiti et al. Universal biquadratic filter employing single differential voltage current controlled conveyor transconductance amplifier
TWI668961B (zh) 具有旁通功能之控制電路
TWI493855B (zh) 電壓轉換電路
CN109861675A (zh) 数字信号毛刺消除电路
JP6313174B2 (ja) 高周波スイッチ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant