CN106449413A - 鳍形半导体器件及其制备方法 - Google Patents
鳍形半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN106449413A CN106449413A CN201610947343.8A CN201610947343A CN106449413A CN 106449413 A CN106449413 A CN 106449413A CN 201610947343 A CN201610947343 A CN 201610947343A CN 106449413 A CN106449413 A CN 106449413A
- Authority
- CN
- China
- Prior art keywords
- fin
- shaped semiconductor
- semiconductor device
- nitride layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title claims abstract description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 2
- 239000007772 electrode material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 230000005669 field effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种鳍形半导体器件及其制备方法。鳍形半导体器件制备方法包括：在半导体基体上覆盖氮化物层，图案化蚀刻去除指定区域氮化物层；覆盖第一氧化物层并磨平至氮化物层露出；图案化蚀刻氮化物层、第一氧化物层及半导体基体形成第一鳍形结构和第二鳍形结构；覆盖第二氧化物层以覆盖第一鳍形结构和第二鳍形结构；对第二氧化物层执行化学机械研磨以露出氮化物层；去除氮化物层；在去除氮化物层的位置进行外延生长以形成外延结构；完全去除第一氧化物层，减薄第二氧化物层，形成不同高度第一鳍形半导体结构和第二鳍形半导体结构；在垂直于鳍形沟道上依次覆盖高介电常数材料层和栅极材料层；执行化学机械研磨至外延结构露出。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种鳍形半导体器件及其制备方法。
背景技术
目前有两种途径将鳍式场效应晶体管(Fin Field-Effect Transistor；FinFET)的两个栅极分开，一种是用化学机械研磨将鳍顶端的栅极去掉，但在传统的FinFET结构中，此方法很难将4T-FinFET(包括4个晶体管的鳍式场效应晶体管)和3T-FinFET(包括3个晶体管的鳍式场效应晶体管)整合到一起；另一种方法是增加一道光罩，将指定的鳍顶端的栅极刻蚀掉，但此方法对于光刻的对齐是一个巨大的挑战。
因此，希望提供一种能够将3T-FinFET和4T-FinFET结合的鳍式场效应管FinFET器件的制备方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够将3T-FinFET和4T-FinFET结合的鳍式场效应管FinFET器件的制备方法。
为了实现上述技术目的，根据本发明，提供了一种鳍形半导体器件制备方法，包括：
第一步骤：提供半导体基体，在所述半导体基体上覆盖氮化物层，图案化蚀刻去除指定区域氮化物层；
第二步骤：覆盖第一氧化物层并磨平至氮化物层露出；
第三步骤：图案化蚀刻所述氮化物层、第一氧化物层及半导体基体形成第一鳍形结构和第二鳍形结构；
第四步骤：覆盖第二氧化物层以覆盖第一鳍形结构和第二鳍形结构；
第五步骤：对第二氧化物层执行化学机械研磨以露出氮化物层；
第六步骤：去除所述氮化物层；
第七步骤：在去除所述氮化物层的位置进行外延生长以形成外延结构；
第八步骤：部分地去除氧化物，其中完全去除第一氧化物层，而且减薄了第二氧化物层，形成不同高度第一鳍形半导体结构和第二鳍形半导体结构；
第九步骤：在垂直于鳍形沟道上依次覆盖高介电常数材料层和栅极材料层；
第十步骤：对高介电常数材料层执行化学机械研磨至外延结构露出。
优选地，所述半导体基体是硅基体。
优选地，氮化物层是氮化硅。
优选地，所述第一氧化物层是氧化硅。
优选地，所述第二氧化物层是氧化硅。
优选地，外延生长是非掺杂外延或掺杂外延。
优选地，高介电常数材料层为HfO2。
优选地，栅极材料层是金属材料，而且金属材料由TIN/TaN/AL构成。
为了实现上述技术目的，根据本发明，提供了一种采用上述鳍形半导体器件制备方法制备的鳍形半导体器件。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第一步骤。
图2示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第二步骤。
图3示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第三步骤。
图4示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第四步骤。
图5示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第五步骤。
图6示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第六步骤。
图7示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第七步骤。
图8示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第八步骤。
图9示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第九步骤。
图10示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的第十步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图10示意性地示出了根据本发明优选实施例的鳍形半导体器件制备方法的各个步骤。
如图1至图10所示，根据本发明优选实施例的鳍形半导体器件制备方法包括：
第一步骤S1：提供半导体基体10，在所述半导体基体上覆盖氮化物层20，图案化蚀刻去除指定区域氮化物层；
一般，所述半导体基体10是硅基体，例如单晶硅，也可以其他半导体材料。
优选地，氮化物层20是氮化硅。
第二步骤S2：覆盖第一氧化物层30并磨平至氮化物层露出；
优选地，所述第一氧化物层30是氧化硅。
第三步骤S3：图案化蚀刻所述氮化物层20、第一氧化物层30及半导体基体10形成第一鳍形结构41和第二鳍形结构42；
第四步骤S4：覆盖第二氧化物层50以覆盖第一鳍形结构41和第二鳍形结构42；
优选地，所述第二氧化物层50是氧化硅。
第五步骤S5：对第二氧化物层50执行化学机械研磨以露出氮化物层20；
第六步骤S6：去除所述氮化物层20；
第七步骤S7：在去除所述氮化物层20的位置进行外延生长以形成外延结构11；
优选地，外延生长是非掺杂外延，也可是掺杂外延，如锗掺杂、碳掺杂等。
第八步骤S8：部分地去除氧化物，其中完全去除第一氧化物层30，而且减薄了第二氧化物层50，形成不同高度第一鳍形半导体结构61和第二鳍形半导体结构62；
第九步骤S9：在垂直于鳍形沟道上依次覆盖高介电常数材料层70和栅极材料层80；
优选地，高介电常数材料层为HfO2，但不仅限于HfO2。
优选地，栅极材料层是金属材料，而且金属栅极为TIN/TaN/AL等构成。或者优选地，栅极材料层是原位水汽生成工艺(ISSG)等工艺在沟道外侧形成氧化层，沉积多晶硅作为栅极。
第十步骤S10：对高介电常数材料层70执行化学机械研磨至外延结构11露出，形成3T和4T结合的FinFET结构。
由此，本发明提供了一种3T和4T相结合的FinFET器件的制备方法。
根据本发明的另一实施例，本发明还提供了一种采用上述鳍形半导体器件制备方法制备的鳍形半导体器件。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
而且，本发明实施例的方法和/或系统的实现可包括手动、自动或组合地执行所选任务。而且，根据本发明的方法和/或系统的实施例的实际器械和设备，可利用操作系统通过硬件、软件或其组合实现几个所选任务。
Claims (9)
1.一种鳍形半导体器件制备方法，其特征在于包括：
第一步骤：提供半导体基体，在所述半导体基体上覆盖氮化物层，图案化蚀刻去除指定区域氮化物层；
第二步骤：覆盖第一氧化物层并磨平至氮化物层露出；
第三步骤：图案化蚀刻所述氮化物层、第一氧化物层及半导体基体形成第一鳍形结构和第二鳍形结构；
第四步骤：覆盖第二氧化物层以覆盖第一鳍形结构和第二鳍形结构；
第五步骤：对第二氧化物层执行化学机械研磨以露出氮化物层；
第六步骤：去除所述氮化物层；
第七步骤：在去除所述氮化物层的位置进行外延生长以形成外延结构；
第八步骤：部分地去除氧化物，其中完全去除第一氧化物层，而且减薄了第二氧化物层，形成不同高度第一鳍形半导体结构和第二鳍形半导体结构；
第九步骤：在垂直于鳍形沟道上依次覆盖高介电常数材料层和栅极材料层；
第十步骤：对高介电常数材料层执行化学机械研磨至外延结构露出。
2.根据权利要求1所述的鳍形半导体器件制备方法，其特征在于，所述半导体基体是硅基体。
3.根据权利要求1或2所述的鳍形半导体器件制备方法，其特征在于，氮化物层是氮化硅。
4.根据权利要求1或2所述的鳍形半导体器件制备方法，其特征在于，所述第一氧化物层是氧化硅。
5.根据权利要求1或2所述的鳍形半导体器件制备方法，其特征在于，所述第二氧化物层是氧化硅。
6.根据权利要求1或2所述的鳍形半导体器件制备方法，其特征在于，外延生长是非掺杂外延或掺杂外延。
7.根据权利要求1或2所述的鳍形半导体器件制备方法，其特征在于，高介电常数材料层为HfO2。
8.根据权利要求1或2所述的鳍形半导体器件制备方法，其特征在于，栅极材料层是金属材料，而且金属材料由TIN/TaN/AL构成。
9.一种采用根据权利要求1或2所述的鳍形半导体器件制备方法制备的鳍形半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610947343.8A CN106449413B (zh) | 2016-10-26 | 2016-10-26 | 鳍形半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610947343.8A CN106449413B (zh) | 2016-10-26 | 2016-10-26 | 鳍形半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449413A true CN106449413A (zh) | 2017-02-22 |
| CN106449413B CN106449413B (zh) | 2019-03-26 |
Family
ID=58178631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610947343.8A Active CN106449413B (zh) | 2016-10-26 | 2016-10-26 | 鳍形半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449413B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421853A (zh) * | 2021-06-25 | 2021-09-21 | 长江存储科技有限责任公司 | 一种半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110134684A1 (en) * | 2008-11-10 | 2011-06-09 | Texas Instruments Incorporated | INTEGRATED CIRCUITS WITH SPLIT GATE AND COMMON GATE FinFET TRANSISTORS |
| CN103594344A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 多高度FinFET器件的制造方法 |
| US20140106528A1 (en) * | 2012-10-17 | 2014-04-17 | International Business Machines Corporation | Finfet circuits with various fin heights |
| CN105225963A (zh) * | 2015-10-14 | 2016-01-06 | 上海华力微电子有限公司 | 一种FinFET半导体器件的制备方法 |
-
2016
- 2016-10-26 CN CN201610947343.8A patent/CN106449413B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110134684A1 (en) * | 2008-11-10 | 2011-06-09 | Texas Instruments Incorporated | INTEGRATED CIRCUITS WITH SPLIT GATE AND COMMON GATE FinFET TRANSISTORS |
| CN103594344A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 多高度FinFET器件的制造方法 |
| US20140106528A1 (en) * | 2012-10-17 | 2014-04-17 | International Business Machines Corporation | Finfet circuits with various fin heights |
| CN105225963A (zh) * | 2015-10-14 | 2016-01-06 | 上海华力微电子有限公司 | 一种FinFET半导体器件的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421853A (zh) * | 2021-06-25 | 2021-09-21 | 长江存储科技有限责任公司 | 一种半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449413B (zh) | 2019-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107039523B (zh) | 于主动区域中具有栅极接触的三维半导体晶体管 | |
| CN102315171B (zh) | 集成电路组件及其制造方法 | |
| DE102012204516B4 (de) | FinFET-Vorrichtung und Herstellungsverfahren für dieselbe | |
| CN105990239B (zh) | 半导体元件及其制作方法 | |
| US20160056262A1 (en) | Metal gate and manufuacturing process thereof | |
| US9941279B2 (en) | Semiconductor structure having fins and method for manufacturing the same | |
| US9082873B2 (en) | Method and structure for finFET with finely controlled device width | |
| CN106206314A (zh) | 修整鳍结构的方法 | |
| US9324827B1 (en) | Non-planar schottky diode and method of fabrication | |
| CN107492549A (zh) | 晶体管及形成方法 | |
| CN102931203A (zh) | 多栅极介电结构及其形成方法 | |
| CN110137260A (zh) | Ldmos晶体管的场氧化层隔离结构及其制备方法 | |
| CN106711329A (zh) | 形成纳米线基装置的方法 | |
| CN108010915A (zh) | 浮栅型闪存sab制作方法以及浮栅型闪存结构 | |
| CN107492497A (zh) | 晶体管的形成方法 | |
| DE102015117230A1 (de) | Verfahren zum Bilden einer Halbleitervorrichtungsstruktur | |
| CN106449413A (zh) | 鳍形半导体器件及其制备方法 | |
| US9698240B2 (en) | Semiconductor device and formation thereof | |
| CN102655081A (zh) | 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法 | |
| US9490136B1 (en) | Method of forming trench cut | |
| CN104362096A (zh) | SiGe源漏MOS器件制造方法 | |
| CN105047564A (zh) | 鳍式场效应管基体制备方法 | |
| US20220005949A1 (en) | Semiconductor structure and method of forming the same | |
| CN108074974A (zh) | 半导体装置及其形成方法 | |
| CN106206737A (zh) | 半浮栅晶体管工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |