CN106409822A - 光耦合装置 - Google Patents

光耦合装置 Download PDF

Info

Publication number
CN106409822A
CN106409822A CN201610116679.XA CN201610116679A CN106409822A CN 106409822 A CN106409822 A CN 106409822A CN 201610116679 A CN201610116679 A CN 201610116679A CN 106409822 A CN106409822 A CN 106409822A
Authority
CN
China
Prior art keywords
light
chip
interconnecting piece
region
wire interconnecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610116679.XA
Other languages
English (en)
Other versions
CN106409822B (zh
Inventor
钉山裕太
斎藤比佐实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106409822A publication Critical patent/CN106409822A/zh
Application granted granted Critical
Publication of CN106409822B publication Critical patent/CN106409822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明的实施方式提供一种能够使封装小型化，且还能缩短接合线的光耦合装置。实施方式的光耦合装置具备：第1光接收芯片，具有第1上表面及第1侧面，所述第1上表面在一端侧具有第1区域及在另一端侧具有第2区域；第2光接收芯片，具有第2上表面及第2侧面，所述第2上表面在一端侧具有第3区域及另一端侧的第4区域，且以在第1方向，所述第3区域与所述第1区域并排，且所述第2侧面与所述第1侧面对向的方式配置；第1发光芯片，设置在所述第1区域；第2发光芯片，设置在所述第4区域；第1连接部，配置在所述第2区域，利用接合线电连接在所述第2发光芯片；以及第2连接部，配置在所述第3区域，利用接合线电连接在所述第1发光芯片。

Description

光耦合装置
[相关申请]
本申请享有以日本专利申请案2015-153533号(申请日：2015年8月3日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种光耦合装置。
背景技术
已知有在一个封装内设置有发光元件与光接收元件成对的多组光耦合组的光耦合装置。
在此种光耦合装置中，容易产生来自一个光耦合组的发光元件的光由其他光耦合组的光接收元件接收，而错误地传送信号的所谓串扰。串扰能够通过使各光接收元件间的距离拉开，或在各光接收元件间设置遮光部件来防止，但相应地会导致封装变大。
另外，如果使光接收元件间的距离变长，那么因发光元件或光接收元件的配置关系，而光耦合装置内的接合线变长，会成为接合线的断线或短路的原因。
发明内容
本发明的实施方式提供一种能够使封装小型化的光耦合装置。
根据实施方式，提供一种光耦合装置，具备：第1光接收芯片，具有第1上表面及第1侧面，所述第1上表面在一端侧具有第1区域及另一端侧的第2区域；
第2光接收芯片，具有第2上表面及第2侧面，所述第2上表面在一端侧具有第3区域及另一端侧的第4区域，且以在第1方向，所述第3区域与所述第1区域并排，且所述第2侧面与所述第1侧面对向的方式配置；
第1发光芯片，设置在所述第1区域；
第2发光芯片，设置在所述第4区域；
第1连接部，配置在所述第2区域，利用接合线电连接在所述第2发光芯片；以及
第2连接部，配置在所述第3区域，利用接合线电连接在所述第1发光芯片。
附图说明
图1是一实施方式的光耦合装置的立体图。
图2是光耦合装置的布局图。
图3是图2的A-A线剖视图。
图4是图2的第1变化例的布局图。
图5是具有与图2不同的配置的导线连接部的第2变化例的光耦合装置的布局图。
图6是第3变化例的1：3构成的双向4信道的光耦合装置的布局图。
图7是使图6的左侧的第3光接收芯片与第1芯片为另一封装的第4变化例的光耦合装置的布局图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
图1是一实施方式的光耦合装置1的立体图，图2是光耦合装置1的布局图。如图1及图2所示，本实施方式的光耦合装置1具备：矩形状的第1光接收芯片2及第2光接收芯片3；第1发光芯片4，配置在第1光接收芯片2上；以及第2发光芯片5，配置在第2光接收芯片3上。
第1发光芯片4及第2发光芯片5既可为LED(Light Emission Diode，发光二极管)等发光元件单体的半导体装置，也可为将安装有发光元件的衬底与安装有发光元件的周边电路的衬底收纳在一个封装的半导体装置。第1光接收芯片2及第2光接收芯片3为内置光电二极管等光接收元件的半导体装置。第1发光芯片4使其发光面与处于第1光接收芯片2的上表面的光接收面对向，而配置在第1光接收芯片2上。同样地，第2发光芯片5使其发光面与处于第2光接收芯片3的上表面的光接收面对向，而配置在第2光接收芯片3上。
来自第1发光芯片4的发光面的光向下方前进而由第1光接收芯片2的光接收面接收。同样地，来自第2发光芯片5的发光面的光向下方前进而由第2光接收芯片3的光接收面接收。第1发光芯片4的发光面与第1光接收芯片2的光接收面例如利用使透明的硅酮膏硬化而成的透明接着部件来接着。第2发光芯片5与第2光接收芯片3的接着也相同。此处，所谓透明，是指相对于来自第1发光芯片4的光的发光波长具有透过性。
在图1及图2中，将矩形状的第1光接收芯片2及第2光接收芯片3的短边方向设为第1方向x，将长边方向设为第2方向y。如图1所示，第1光接收芯片2具有第1上表面2a及第1侧面2b，所述第1上表面2a具有第2方向y中的一端侧的第1区域2a1及另一端侧的第2区域2a2。第2光接收芯片3具有第2上表面3a及第2侧面3b，所述第2上表面3a具有第2方向y中的一端侧的第3区域3a1及另一端侧的第4区域3a2。第3区域3a1在第1方向x与第1区域2a1并排，第2侧面3b在第1方向x与第1侧面2b对向而配置。第1发光芯片4设置在第1区域2a1，第2发光芯片5设置在第4区域3a2。
如图2所示，第1光接收芯片2具有配置在第2区域2a2且利用接合线6连接在第2发光芯片5的第1连接部9。第1连接部9由于以与第2发光芯片5对向的方式配置，所以能够使将第1连接部9与第2发光芯片5连接的接合线6变短。
同样地，第2光接收芯片3具有配置在第3区域3a1且利用接合线6连接在第1发光芯片4的第2连接部10。第2连接部10由于以与第1发光芯片4对向的方式配置，所以能够使将第2连接部10与第1发光芯片4连接的接合线6变短。
第1光接收芯片2安装在引线框架LF4上的在第2方向y延伸的宽幅部LF4a。同样地，第2光接收芯片3安装在引线框架LF5上的在第2方向y延伸的宽幅部LF5a。引线框架LF4、LF5的各宽幅部LF4a、LF5a接近第1方向x而与第2方向y大致平行地配置。通过在这些宽幅部LF4a、LF5a安装第1光接收芯片2与第2光接收芯片3，能够使第1光接收芯片2及第2光接收芯片3的对向的第1及第2侧面2b、3b彼此在第1方向x接近而对向配置。以下，将第1光接收芯片2及第2光接收芯片3的对向的第1及第2侧面2b、3b彼此的间隔称为第1光接收芯片2与第2光接收芯片3的间隔d。
通过将第1发光芯片4配置在第1光接收芯片2之上，且使来自第1发光芯片4的光在较短的光路由第1光接收芯片2接收，能够使来自第1发光芯片4的光不泄漏地由第1光接收芯片2接收，从而表示光接收效率的光的耦合特性提高。关于配置在第2光接收芯片3上的第2发光芯片5也相同。
如上所述，第1发光芯片4配置在第1光接收芯片2的第1区域2a1，第2发光芯片5配置在第2光接收芯片3的第4区域3a2。也就是说，第1发光芯片4与第2发光芯片5在第1光接收芯片2与第2光接收芯片3的上表面中配置在对角上。将第1发光芯片4及第2发光芯片5配置在对角上的理由如下所述，是因为接合线6的缩短化，及尽量使第1发光芯片4与第2发光芯片5的距离变长而防止串扰。此处，所谓串扰，例如，为由光接收芯片接收来自本来的发光芯片以外的发光芯片的光的现象。
第1光接收芯片2上的第1连接部9利用1根以上的接合线6，而与第2发光芯片5连接。同样地，第2光接收芯片3上的第2连接部10利用1根以上的接合线6，而与第1发光芯片4连接。这些接合线6以不交叉的方式大致平行地配置。这些接合线6的长度依赖于第1光接收芯片2与第2光接收芯片3的间隔d。在本实施方式中，以使接合线6的长度尽量变短的方式，配置第1光接收芯片2、第2光接收芯片3、第1发光芯片4及第2发光芯片5。
此外，如图2所示，也可存在第1光接收芯片2的第1侧面2b与第2光接收芯片3的第2侧面3b在第2方向y稍微偏移而配置的情况。在该情况下，接合线6相对于第1方向x而倾斜地配置，相应地，接合线6的长度变长。
另外，所述间隔d越狭窄，越能够缩短接合线6。因此，理想的是使间隔d短至不产生光的串扰的程度。通过使接合线6变短，而不易产生断线或短路，也能够使封装变小。
然而，如果间隔d变小，那么容易产生来自第1发光芯片4与第2发光芯片5的光泄漏的串扰。因此，理想的是，间隔d考虑接合线6的长度、封装、第1发光芯片4及第2发光芯片5间的距离来决定。
如图2所示，第1光接收芯片2的上表面的第1连接部9具有连接在第2发光芯片5上的阳极5a的导线连接部WC6，及连接在第2发光芯片5上的阴极5k的导线连接部WC5。此外，在第1光接收芯片2的上表面，配置有导线连接部WC1～WC4。这些导线连接部WC1～WC6配置在第1光接收芯片2的上表面的第2方向y中的另一端侧的第2区域2a2。这些导线连接部WC1～WC6在第1光接收芯片2的第2方向y排列为3列，在第1方向x排列为2列。第1光接收芯片2上的在第2方向y排列为一列的导线连接部WC1～WC3在第1方向x接近引线框架LF1～LF3而配置，导线连接部WC4～WC6在第1方向x，接近第2光接收芯片3而配置。
同样地，第2光接收芯片3的上表面的第2连接部10具有连接在第1发光芯片4上的阳极4a的导线连接部WC12，及连接在第1发光芯片4上的阴极4k的导线连接部WC11。此外，在第2光接收芯片3的上表面，配置有导线连接部WC7～WC10。这些导线连接部WC7～WC12配置在第2光接收芯片3的上表面的第2方向y中的一端部侧的第3区域3a1。这些导线连接部WC7～WC12在第2光接收芯片3的第2方向y排列为3列，在第1方向x排列为2列。第2光接收芯片3上的在第2方向y排列为一列的导线连接部WC7～WC9在第1方向x接近引线框架LF6～LF8而配置，导线连接部WC10～WC12在第1方向x接近第1光接收芯片2而配置。
第1光接收芯片2的导线连接部WC6经由接合线6而连接在第2发光芯片5的阳极5a。第1光接收芯片2的导线连接部WC5经由接合线6而连接在第2发光芯片5的阴极5k。同样地，第2光接收芯片3的导线连接部WC12经由接合线6而连接在第1发光芯片4的阳极4a。第2光接收芯片3的导线连接部WC11经由接合线6而连接在第1发光芯片4的阴极4k。
如此，在本实施方式中，连接在第1发光芯片4的阳极4a及阴极4k的接合线6分别连接在在第1方向x接近配置的第2光接收芯片3的第2连接部10(导线连接部WC12、WC11)。同样地，连接在第2发光芯片5的阳极5a及阴极5k的接合线6连接在接近配置的第1光接收芯片2的第1连接部9(导线连接部WC6、WC5)。
由于第1光接收芯片2上的导线连接部WC6、WC5在第1方向x与第2发光芯片5对向而配置，所以到第2发光芯片5的阳极5a及阴极5k为止的距离变近，能够使接合线6的长度变短。同样地，由于第2光接收芯片3上的导线连接部WC12、WC11与第1发光芯片4对向而配置，所以到第1发光芯片4的阳极4a及阴极4k为止的距离变近，能够使接合线6的长度变短。
设置在第1光接收芯片2的上表面的6个导线连接部WC1～WC6中，除了导线连接部WC5、WC6以外的4个导线连接部WC1～WC4经由分别不同的接合线6，而连接在分别不同的引线框架LF1～LF4。
更具体来说，引线框架LF1供给第1光接收芯片2与第1发光芯片4用的电源电压VDD1，且经由接合线6而连接在导线连接部(第5导线连接部)WC1。引线框架LF2传送第1光接收芯片2的输出信号VO1，且经由接合线6而连接在导线连接部(第6导线连接部)WC2。引线框架LF3供给第2发光芯片5的输入信号VI2，且经由接合线6而连接在导线连接部(第7导线连接部)WC3。引线框架LF4设定第1光接收芯片2与第1发光芯片4用的接地电位GND1，且经由接合线6而连接在导线连接部(第8导线连接部)WC4。
另外，引线框架LF5供给第2光接收芯片3与第2发光芯片5用的电源电压VDD2，且经由接合线6而连接在导线连接部(第9导线连接部)WC10。引线框架LF6供给第1发光芯片4用的输入信号VI1，且连接在导线连接部(第11导线连接部)WC9。引线框架LF7传送第2光接收芯片3的输出信号VO2，且经由接合线6而连接在导线连接部(第10导线连接部)WC8。引线框架LF8设定第2光接收芯片3与第1发光芯片4用的接地电位GND2，且经由接合线6而连接在导线连接部(第12导线连接部)WC7。
如此，图2所示的第1光接收芯片2的导线连接部WC1为电源端子，导线连接部WC2为输出端子，导线连接部WC3为输入端子，导线连接部WC4为接地端子，导线连接部WC5为第2发光芯片5的阴极连接用端子，导线连接部WC6为第2发光芯片5的阳极连接用端子。通过接近这些导线连接部WC1～WC4而配置引线框架LF1～LF4，并且接近第1光接收芯片2而配置第2发光芯片5，能够缩短各接合线6的长度。同样地，第2光接收芯片3的导线连接部WC7为接地端子，导线连接部WC8为输出端子，导线连接部WC9为输入端子，导线连接部WC10为电源端子，导线连接部WC11为第1发光芯片4的阴极连接用端子，导线连接部WC12为第1发光芯片4的阳极连接用端子。通过接近这些导线连接部WC7～WC10而配置引线框架LF5～LF8，并且接近第2光接收芯片3而配置第1发光芯片4，能够缩短各接合线6的长度。
图3是图2的A-A线剖视图。在第1光接收芯片2上，使发光面朝下而配置的第1发光芯片4的表面与接合线6的一部分由具有透明的硅酮材的第1树脂部7而覆盖。另外，第1树脂部7的表面由将外界光遮光的第2树脂部8而覆盖。引线框架LF1～LF8在第2树脂部8的外侧与内部之间延伸。此外，图2表示了光耦合装置1的封装形状为DIP(Dual Inline Package，双列直插式封装)的例，但也可为SIP(Single Inline Package，单列直插式封装)或SOP(Small Outline Package，小外形封装)等，封装形状为任意。
在图2中，将具有宽幅部LF4a的引线框架LF4设定为接地电位GND1，将具有宽幅部LF5a的引线框架LF5设定为电源电压VDD2。在接地电位容易接收噪音的影响的情况下，理想的是使设定为接地电位的引线框架尽量宽幅。因此，图4是将具有在x方向相邻的宽幅部LF4a、LF8a的引线框架LF4、LF8分别设定为接地电位GND1、GND2的图2的第1变化例的布局图。
图4的引线框架LF1的宽幅部LF4a中的第1光接收芯片2与第1发光芯片4的第2方向y的配置与图2的引线框架LF1相反。同样地，图4的引线框架LF8的宽幅部LF8a中的第2光接收芯片3与第2发光芯片5的第2方向y的配置与图2的引线框架LF5相反。
但是，连接在第1光接收芯片2上的导线连接部WC1～WC6与第2光接收芯片3上的导线连接部WC7～WC12的各接合线6的连接处与图2相同。
在图4的情况下，也由于接近导线连接部WC1～WC4而配置引线框架LF1～LF4，并且接近第1光接收芯片2而配置第2发光芯片5，所以能够缩短各接合线6的长度。同样地，由于接近导线连接部WC7～WC10而配置引线框架LF5～LF8，并且接近第2光接收芯片3而配置第1发光芯片4，所以能够缩短各接合线6的长度。
在图2中，表示了在第1光接收芯片2与第2光接收芯片3的上表面，在第1方向x设置2列、在第2方向y设置3列的导线连接部WC1～WC6、WC7～WC12的示例，但这些导线连接部的配置并不限定于图2所示的配置。图5是第2变化例的光耦合装置1的布局图。图5的光耦合装置1内的第1光接收芯片2与第2光接收芯片3具有与图2不同的配置的导线连接部WC1～WC12。
图5的第1光接收芯片2具有第1连接部9，该第1连接部9具有配置在引线框架LF1～LF4侧且排列在第2方向y的6个导线连接部WC1～WC6，及配置在第2光接收芯片3侧且排列在第2方向y的2个导线连接部WC7、WC8。第2光接收芯片3具有第2连接部10，该第2连接部10具有配置在引线框架LF5～LF8侧且排列在第2方向y的6个导线连接部WC9～WC14，及配置在第1光接收芯片2侧且排列在第2方向y的2个导线连接部WC15、WC16。在图2中，将第1光接收芯片2上的导线连接部WC1～WC6配置在第1光接收芯片2上的第2方向y的另一端部侧的第2区域2a2，但在图5中，将导线连接部WC1、WC2与第1发光芯片4一起配置在第2区域2a2，将导线连接部WC3～WC6配置在第1区域2a1。如此，导线连接部WC1～WC6分散配置在第1区域2a1与第2区域2a2。同样地，在图5中，将第2光接收芯片3上的导线连接部WC9、WC10与第2发光芯片5一起配置在第3区域3a1，将导线连接部WC11～W14配置在第4区域3a2。如此，导线连接部WC9～WC14分散配置在第3区域3a1与第4区域3a2。
在图5中，第1发光芯片4的阳极4a与阴极4k分别利用接合线6连接在在第1方向x对向配置的第2光接收芯片3的第4连接部3a2内的导线连接部WC15、WC16。同样地，第2发光芯片5的阳极5a与阴极5k分别利用接合线6连接在在第1方向x对向配置的第1光接收芯片2的第1连接部2a1内的导线连接部WC7、WC8。
如此，在图5中，也通过接近第1光接收芯片2的导线连接部WC1～WC6而配置引线框架LF1～LF4，并且接近导线连接部WC7、WC8而配置第2发光芯片5，能够缩短各接合线6的长度。同样地，通过接近第2光接收芯片3的导线连接部WC9～WC14而配置引线框架LF5～LF8，并且接近导线连接部WC15、WC16而配置第1发光芯片4，能够缩短各接合线6的长度。
在图5的情况下，也与图2同样地，能够缩短接合线6，且能够实现封装的缩小与串扰的减少。
在图1～图5中，表示了使第1光接收芯片2及第2光接收芯片3的第1方向x的对向的第1及第2侧面2b、3b彼此对向配置的1：1构成的双向2信道的光耦合装置1的示例。此处，所谓1：1构成，是指在光耦合装置1的封装的一侧各设置一个输入信号用的引线框架LF3与输出信号用的引线框架LF4，且在封装的另一侧也各设置一个输入信号用的引线框架LF8与输出信号用的引线框架LF9。此外，本实施方式也能够应用于3信道以上的光耦合装置1。
图6是第3变化例的光耦合装置1的布局图。图6表示1：3构成的双向4信道的光耦合装置1的布局图。此处，所谓1：3构成，是指在光耦合装置1的封装的一侧设置输入信号用的1个引线框架LF3与输出信号用的3个引线框架LF2、LF4、LF5，且在封装的另一侧设置输入信号用的3个引线框架LF8、LF10、LF11与输出信号用的1个引线框架LF9。
图6的光耦合装置1具有12个(单侧6个)引线框架LF1～LF12。引线框架LF1与LF7分别具有在第2方向y延伸的宽幅部LF1a、LF7a，这些宽幅部在第1方向x接近配置。在引线框架LF1的宽幅部LF1a，安装有第1光接收芯片2与第3光接收芯片11。在引线框架LF7的宽幅部LF7a，安装有第2光接收芯片3与第1芯片12。
第1光接收芯片2与第2光接收芯片3与图5所示的第1光接收芯片2与第2光接收芯片3同样地构成，在其上配置第1发光芯片4与第2发光芯片5及接合线6的连接形态也相同。
在第3光接收芯片11上，配置有2个发光芯片(以下，为第3发光芯片13与第4发光芯片14)。连接在这些2个发光芯片13、14的阳极与阴极的接合线6连接在在第1方向x对向配置的第1芯片12上的导线连接部12a。此外，第1芯片12具有导线连接部12b、12c、12d。导线连接部12b内的各端子利用对应的接合线6而连接在引线框架LF10～LF12。导线连接部12c利用接合线6而连接在引线框架LF7。导线连接部12d利用接合线6而连接在第3发光芯片13。
第1芯片12上的导线连接部12a具有连接在第3发光芯片13与第4发光芯片14的阳极与阴极的端子。因此，通过将导线连接部12a配置在第3发光芯片13与第4发光芯片14的附近，能够缩短将导线连接部12a与第3发光芯片13、14连接的接合线6。
另外，第1芯片12上的导线连接部12b具有电源端子以及第3发光芯片13及第4发光芯片14用的输入端子。因此，通过在导线连接部12b的附近配置电源端子用的引线框架LF12与输入端子用的引线框架LF10、LF11，能够缩短将导线连接部12b与引线框架LF10～LF12连接的各接合线6。
此外，在图6中，表示了在引线框架LF1的宽幅部LF1a配置2个光接收芯片2、11的示例，但配置在一个宽幅部的光接收芯片的数量并不特别限制。另外，也可使用封装不同的多个光耦合装置1，进行多个信号传送。
例如，图7是第4变化例的光耦合装置21、22的布局图。在图7中，表示了图6的左侧的第3光接收芯片11与第1芯片12由不同的封装的光耦合装置21、22构成的示例。在图7中，由一点链线图示2个光耦合装置21、22的封装的轮廓。在图7的情况下，表示了设置布局不同的2种光耦合装置21、22实现1：3信道构成的示例。在图7的情况下，虽然必须设置2种光耦合装置21、22，但是通过使2种光耦合装置21、22接近配置，而成为与图6大致相同的布局，在光耦合装置21、22的任一者中均能够缩短接合线6。另外，通过将2种光耦合装置21、22任意组合使用，能够实现输入信号引脚的配置不同的各种构成的光耦合装置1。
如此，在包含所述图1～图7的本实施方式中，由于使第1光接收芯片2及第2光接收芯片3的第1及第2侧面2b、3b彼此在第1方向x接近并对向配置，将第1发光芯片4配置在第1光接收芯片2上的第2方向y的一端部侧的第1区域2a1，将第2发光芯片5配置在第2光接收芯片3上的第2方向y的另一端部侧的第4区域3a2，所以能够使将第1光接收芯片2与第2发光芯片5连接的接合线6的长度与将第2光接收芯片3与第1发光芯片4连接的接合线6的长度变短。也就是说，在本实施方式中，由于将第1发光芯片4及第2发光芯片5的阳极及阴极连接用的接合线6连接在接近配置的第2光接收芯片3及第1光接收芯片2，所以接合线6较短即可。因此，不易产生接合线6的断线或短路。
另外，根据本实施方式，第1发光芯片4及第2发光芯片5在第1光接收芯片2及第2光接收芯片3的上表面配置在对角上。因此，即便使第1光接收芯片2及第2光接收芯片3接近配置，也可确保第1发光芯片4与第2发光芯片5的距离比较大。由此，能够防止串扰，可靠性提高。如果换个相反的说法，那么由于即便是第1光接收芯片2及第2光接收芯片3在第1方向x接近配置也不易产生串扰，所以能够使光耦合装置1的封装小型化。封装越大，在封装内应力的施加方法越容易产生不均，越容易产生发光芯片或光接收芯片的剥离。因此，根据本实施方式，通过使封装小型化，而发光芯片或光接收芯片的剥离也不易产生。
进而，在本实施方式中，由于使矩形状的第1光接收芯片2及第2光接收芯片3的第1及第2侧面2b、3b彼此接近并对向配置，所以能够使将第1光接收芯片2与第2光接收芯片3连接的接合线6变短。
如此，根据本实施方式，由于能够整体地缩短接合线6的长度，所以能够防止接合线6的断线或短路，从而光耦合装置1的可靠性提高。
对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不意图限定发明的范围。这些新颖的实施方式能够以其他各种形态实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1 光耦合装置
2 第1光接收芯片
3 第2光接收芯片
4 第1发光芯片
5 第2发光芯片
6 接合线
9 第1连接部
10 第2连接部
11 第3光接收芯片
12 第1芯片
13 第3发光芯片
14 第4发光芯片
WC1～WC12 导线连接部

Claims (6)

1.一种光耦合装置，其特征在于具备：
第1光接收芯片，具有第1上表面及第1侧面，所述第1上表面在一端侧具有第1区域及在另一端侧具有第2区域；
第2光接收芯片，具有第2上表面及第2侧面，所述第2上表面在一端侧具有第3区域及另一端侧的第4区域，且以在第1方向，所述第3区域与所述第1区域并排，且所述第2侧面与所述第1侧面对向的方式配置；
第1发光芯片，设置在所述第1区域；
第2发光芯片，设置在所述第4区域；
第1连接部，配置在所述第2区域，利用接合线电连接在所述第2发光芯片；以及
第2连接部，配置在所述第3区域，利用接合线电连接在所述第1发光芯片。
2.根据权利要求1所述的光耦合装置，其特征在于：
所述第1连接部以与所述第2发光芯片对向的方式配置，
所述第2连接部以与所述第1发光芯片对向的方式配置。
3.根据权利要求1或2所述的光耦合装置，其特征在于：
所述第1连接部具有：
第1导线连接部，连接在所述第2发光芯片的阳极；以及
第2导线连接部，连接在所述第2发光芯片的阴极；
所述第2连接部具有：
第3导线连接部，连接在所述第1发光芯片的阳极；以及
第4导线连接部，连接在所述第1发光芯片的阴极。
4.根据权利要求3所述的光耦合装置，其特征在于：
所述第1光接收芯片具有：
第5导线连接部，利用接合线，接收向所述第1光接收芯片及所述第1发光芯片的电源电压；
第6导线连接部，利用接合线，输出来自所述第1光接收芯片的输出信号；
第7导线连接部，利用接合线，接收向所述第2发光芯片的输入信号；以及
第8导线连接部，利用接合线，设定所述第1光接收芯片及所述第1发光芯片的接地电位；
所述第2光接收芯片具有：
第9导线连接部，利用接合线，接收向所述第2光接收芯片及所述第2发光芯片的电源电压；
第10导线连接部，利用接合线，输出来自所述第2光接收芯片的输出信号；
第11导线连接部，利用接合线，接收向所述第1发光芯片的输入信号；以及
第12导线连接部，利用接合线，设定所述第2光接收芯片及所述第2发光芯片的接地电位。
5.根据权利要求4所述的光耦合装置，其特征在于：
所述第5至第8导线连接部配置在所述第2区域内，
所述第9至第12导线连接部配置在所述第3区域内。
6.根据权利要求4所述的光耦合装置，其特征在于：
所述第5至第8导线连接部配置在所述第1区域及所述第2区域内，
所述第9至第12导线连接部配置在所述第3区域及所述第4区域内。
CN201610116679.XA 2015-08-03 2016-03-02 光耦合装置 Active CN106409822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015153533A JP6445940B2 (ja) 2015-08-03 2015-08-03 光結合装置
JP2015-153533 2015-08-03

Publications (2)

Publication Number Publication Date
CN106409822A true CN106409822A (zh) 2017-02-15
CN106409822B CN106409822B (zh) 2019-04-05

Family

ID=57987243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610116679.XA Active CN106409822B (zh) 2015-08-03 2016-03-02 光耦合装置

Country Status (4)

Country Link
US (1) US10068883B2 (zh)
JP (1) JP6445940B2 (zh)
CN (1) CN106409822B (zh)
TW (1) TWI575767B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
US10135545B2 (en) * 2016-06-20 2018-11-20 Oclaro Japan, Inc. Optical receiver module and optical module
US10295768B2 (en) * 2016-07-08 2019-05-21 Finisar Corporation Chip on leadframe optical subassembly
WO2018152647A1 (en) * 2017-02-24 2018-08-30 Reflex Photonics Inc. Wirebonding for side-packaged optical engine
CN107799512A (zh) * 2017-11-28 2018-03-13 无锡豪帮高科股份有限公司 一种立体封装集成光耦电路的结构及其方法
JP7413217B2 (ja) * 2020-09-17 2024-01-15 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881552A (zh) * 2005-06-16 2006-12-20 夏普株式会社 制造光耦合器的方法
US20080159691A1 (en) * 2006-12-28 2008-07-03 Sharp Kabushiki Kaisha Multi-channel optical coupling device, electronic equipment, lead frame member, and fabrication method for multi-channel optical coupling device
EP1351319A3 (en) * 2002-04-05 2009-04-15 Canon Kabushiki Kaisha Package for optical semiconductor
CN101872760A (zh) * 2009-04-23 2010-10-27 电子部品研究院 光电转换模块
US20130087811A1 (en) * 2011-10-11 2013-04-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN103713331A (zh) * 2012-10-04 2014-04-09 力智电子股份有限公司 接近感测器及其电路布局方法
CN104465531A (zh) * 2013-09-12 2015-03-25 株式会社东芝 安装部件和光耦合器
US9070817B2 (en) * 2012-09-21 2015-06-30 Kabushiki Kaisha Toshiba Photocoupler and semiconductor light emitting element

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6317569A (ja) * 1986-07-09 1988-01-25 Mitsubishi Electric Corp 光結合素子
US5753929A (en) * 1996-08-28 1998-05-19 Motorola, Inc. Multi-directional optocoupler and method of manufacture
JP4195979B2 (ja) 2003-02-19 2008-12-17 パナソニック株式会社 光通信用光電気変換モジュール
JP4478669B2 (ja) * 2005-08-31 2010-06-09 キヤノン株式会社 センサおよびそれを用いた記録装置
JP4529878B2 (ja) * 2005-11-18 2010-08-25 セイコーエプソン株式会社 光学センサ、インクカートリッジ及びインクジェット装置
EP1811579A1 (en) * 2006-01-18 2007-07-25 STMicroelectronics S.r.l. Galvanic optocoupler structure and corresponding hybrid integration process
JP2012248742A (ja) 2011-05-30 2012-12-13 Sharp Corp 光結合装置、光結合装置の製造方法および光結合装置を備える産業機器
JP5875848B2 (ja) * 2011-12-16 2016-03-02 株式会社東芝 フォトカプラの製造方法及びフォトカプラ用リードフレームシート
JP5908294B2 (ja) * 2012-02-03 2016-04-26 株式会社東芝 半導体装置およびその製造方法
JP2014135473A (ja) * 2012-12-11 2014-07-24 Renesas Electronics Corp 光結合素子
JP5865859B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 光結合装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351319A3 (en) * 2002-04-05 2009-04-15 Canon Kabushiki Kaisha Package for optical semiconductor
CN1881552A (zh) * 2005-06-16 2006-12-20 夏普株式会社 制造光耦合器的方法
US20080159691A1 (en) * 2006-12-28 2008-07-03 Sharp Kabushiki Kaisha Multi-channel optical coupling device, electronic equipment, lead frame member, and fabrication method for multi-channel optical coupling device
CN101872760A (zh) * 2009-04-23 2010-10-27 电子部品研究院 光电转换模块
US20130087811A1 (en) * 2011-10-11 2013-04-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US9070817B2 (en) * 2012-09-21 2015-06-30 Kabushiki Kaisha Toshiba Photocoupler and semiconductor light emitting element
CN103713331A (zh) * 2012-10-04 2014-04-09 力智电子股份有限公司 接近感测器及其电路布局方法
CN104465531A (zh) * 2013-09-12 2015-03-25 株式会社东芝 安装部件和光耦合器

Also Published As

Publication number Publication date
TWI575767B (zh) 2017-03-21
JP2017034127A (ja) 2017-02-09
US20170040305A1 (en) 2017-02-09
JP6445940B2 (ja) 2018-12-26
US10068883B2 (en) 2018-09-04
TW201707227A (zh) 2017-02-16
CN106409822B (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN106409822A (zh) 光耦合装置
CN105895792B (zh) 发光组件
US20080031009A1 (en) Light emitting apparatus
US7973393B2 (en) Stacked micro optocouplers and methods of making the same
US20060045434A1 (en) Optical semiconductor module and semiconductor device including the same
CN102237483A (zh) 发光装置
KR20130054430A (ko) 광전 소자 및 그 제조 방법
TW201516541A (zh) 整合背光單元
US9209338B2 (en) Optical device with through-hole cavity
US20160276327A1 (en) Photocoupler package
CN102306648B (zh) 一种光耦合器
US8476653B2 (en) Light-emitting diode package
CN102692592B (zh) 发光二极管测试方法及在该方法中使用的发光二极管型材
US8175462B2 (en) Fiber optic transceiver (FOT) module and method for manufacturing an FOT module
EP1811579A1 (en) Galvanic optocoupler structure and corresponding hybrid integration process
KR101274043B1 (ko) 발광 다이오드
US20240113093A1 (en) Insulation module
CN112436002A (zh) 一种多通道光耦合器及其制造方法
US20080105884A1 (en) Light-emitting diode
KR101109516B1 (ko) 광 모듈 및 그 제조 방법
KR101946244B1 (ko) 반도체 발광소자
KR101968244B1 (ko) 반도체 발광소자
CN202275831U (zh) 一种光耦合器
KR101819909B1 (ko) 반도체 발광소자
KR20170042454A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant