CN106358364A - 一种印刷电路板及Fanout布线方法 - Google Patents

Abstract

本发明公开了一种印刷电路板及Fanout布线方法，公开的印刷电路板包括叠层厚度已确定的板体，所述板体上设置有芯片、信号线和若干地孔，当板体上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点，在需要掏空的信号线位置点其对应的参考层设置掏空区域。在设计前期，确定了印刷电路板上设置芯片型号和叠层设置后，通过在信号与地孔的垂直交汇处，在信号线的参考地层掏空一小部分，从而补偿信号线距离地孔较近而对上升沿的影响。可以消除信号线与地孔较近而带来的影响，能够保证DDR的时序，从而可以制定相对宽松一点的绕线规范，且不需要增加布线工程师的工作量，减少设计难度与时间成本。

Description

一种印刷电路板及Fanout布线方法

技术领域

本发明涉及到计算机硬件技术领域，尤其涉及一种印刷电路板。本发明还涉及一种Fanout布线方法。

背景技术

飞腾处理器芯片下方的DDR（内存）的时序直接关系到DDR能否正常工作，对计算机的性能影响很大。目前，在进行DDR绕线时，由于飞腾处理器芯片下方布线空间的限制，不可避免的存在Fanout（扇出）绕线。为了保证DDR的时序，保证DDR的正常工作，需要在DDR绕线时对布线长度上进行严格的限制，比如同组信号等长误差不超过10mil，以保证DDR同组信号的等时。布线工程师为了保证时序，需要遵守布线规范，需要花费大量的时间在绕等长的工作中，绕等长的工作是需求工程师有丰富的经验以及足够细心、耐心，故增大工作量、增加时间成本是不可避免的。

但是即使保证了同组信号走线等长，也不能能保证DDR的时序。因为忽略了信号线距离地孔过近带来的影响。在飞腾处理器芯片下方的DDR Fanout绕线时，由于布线空间的限制，走线距离地孔较近，这导致了部分走线的参考变多，信号的损耗减小，信号的上升沿变缓，距离地孔较近的走线上传递信号比同组的其他正常走线上传递信号慢，这可能会导致部分走线的等长但等时超出标准，这会破坏DDR的时序问题，使得DDR不能正常工作在额定频率。

因此如何能够保证DDR的时序，且不需要增加布线工程师的工作量，成为本领域技术人员亟待解决的问题。

发明内容

本发明要解决的技术问题是，克服现有技术存在的上述缺陷，提供一种印刷电路板，能够保证DDR的时序，且不需要增加布线工程师的工作量。

本发明提供了一种印刷电路板，包括叠层厚度已确定的板体，所述板体上设置有芯片、信号线和若干地孔，当板体上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点，在需要掏空的信号线位置点其对应的参考层设置掏空区域。

优选地，所述预设距离为2倍信号线的线宽。

优选地，所述需要掏空的信号线位置点对应参考层具体为距离信号线最近的地层。

优选地，所述印刷电路板的板材影响掏空区域位置、形状及面积。

优选地，掏空区域位置、形状及面积确定具体为：根据确定印刷电路板上设置芯片型号、叠层厚度、芯片下方的出线线宽与线间距，建立具有过孔、地孔和信号线的仿真模型；在仿真模型中，需要掏空的信号线位置点其对应的参考层上根据掏空区域的初始值进行掏空处理，并对无地孔影响仿真模型、有地孔影响的仿真模型且掏空处理后的信号模型进行仿真分析；对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而得到最合适的掏空区域的位置、形状及面积。

本发明还提供的一种Fanout布线方法，所述方法包括以下步骤：

步骤S100：确定印刷电路板上设置芯片型号和叠层厚度，当印刷电路板上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点；

步骤S200：在需要掏空的信号线位置点其对应的参考层上设置的掏空区域。

优选地，所述步骤S100中的预设距离为2倍信号线的线宽。

优选地，所述步骤S200中需要掏空的的信号线位置点对应参考层具体为距离信号线最近的地层。

优选地，所述印刷电路板的板材影响掏空区域面积。

优选地，所述步骤S200中掏空区域位置、形状及面积确定具体为：

步骤S201：根据确定印刷电路板上设置芯片型号、叠层厚度、芯片下方的出线线宽与线间距，建立具有过孔、地孔和信号线的仿真模型；

步骤S202：在仿真模型中，需要掏空的信号线位置点其对应的参考层上根据掏空区域的初始值进行掏空处理，并对无地孔影响仿真模型、有地孔影响的仿真模型且掏空处理后的信号模型进行仿真分析；

步骤S203：对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而得到最合适的掏空区域的位置、形状及面积。

通过在信号与地孔的垂直交汇处，在信号线的参考地层掏空一小部分，从而补偿信号线距离地孔较近而对上升沿的影响。可以消除信号线与地孔较近而带来的影响，能够保证DDR的时序，从而可以制定相对宽松一点的绕线规范，且不需要增加布线工程师的工作量，减少设计难度与时间成本。

附图说明

图1为单个过孔信号线的印刷电路板示意图；

图2为3个距离走线间距为4mil的地孔的印刷电路板示意图；

图3为本发明提供的第一种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图；

图4为无地孔无掏空结构和有3个距离走线间距为4mil的地孔模型仿真S参数对比图；

图5为无地孔无掏空结构和有3个距离走线间距为4mil的地孔且有掏空的模型仿真S参数对比图；

图6为本发明提供的第二种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图；

图7为本发明提供的第一种Fanout布线方法的流程图；

图8为本发明提供的第二种Fanout布线方法的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明的技术方案，下面结合附图对本发明作进一步的详细说明。

参见图1至图5，图1为单个过孔信号线的印刷电路板示意图，图2为3个距离走线间距为4mil的地孔的印刷电路板示意图，图3为本发明提供的第一种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图，图4为无地孔无掏空结构和有3个距离走线间距为4mil的地孔模型仿真S参数对比图，图5为无地孔无掏空结构和有3个距离走线间距为4mil的地孔且有掏空的模型仿真S参数对比图。

本发明还提供了一种印刷电路板，包括叠层厚度已确定的板体1，所述板体1上设置有芯片、信号线2、和若干地孔4、过孔3，当板体1上的信号线2上的点与地孔4距离小于预设距离时，确定为需要掏空的位置点，在需要掏空的信号线位置点其对应的参考层设置掏空区域5。

本发明主要存在的区域是对飞腾处理器芯片封装下方的出线区域，在设计前期，印刷电路板上设置的芯片型号选定后，可以通过芯片手册，得到芯片的信号引脚之间的间距，在设计的叠层厚度确定后，为保证信号走线的阻抗，芯片下方的出线线宽与线间距则会确定，因为芯片的信号引脚是固定的，即信号线上的点与地孔的位置与间距固定，如此，即可确定信号线距离地孔较近的位置点。当印刷电路板上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点。通过在信号与地孔的垂直交汇处，在信号线的参考地层掏空一小部分，从而补偿信号线距离地孔较近而对上升沿的影响。可以消除信号线与地孔较近而带来的影响，能够保证DDR的时序，从而可以制定相对宽松一点的绕线规范，且不需要增加布线工程师的工作量，减少设计难度与时间成本。

当印刷电路板上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点。需要掏空的位置点可以为多个。

掏空区域至少为一个，可以每个需要掏空的位置点对应一个掏空区域，，也可以若干需要掏空的位置点对应一个掏空区域，掏空区域位置、形状及面积均可通过仿真确定。

图4（a）为插入损耗对比图，其中实线为无地孔影响的正常走线的插入损耗，虚线为增加了3个距离走线间距为4mil的地孔影响的插入损耗，所述插入损耗具体为信号通过一段传输线后，能量的一个损耗。图4（b）为上升沿延迟曲线图，其中实线为无地孔无掏空结构下的延迟曲线，虚线为有3个地孔结构下的延迟曲线。

从图4中看出，添加地孔后，信号的插入损耗变小，信号质量略有提升，且信号的上升沿变缓了约1ps，一般的DDR绕线规范中要求，同组信号线延迟差异不能超过2ps，而仅仅是多了3个地孔，则会对信号的延迟造成了1ps的误差，极大地增加了绕线的难度。

图5为（a）插入损耗对比图，其中实线为无地孔影响的正常走线的插入损耗，点短线为有3距离走线间距为4mil的地孔影响，点线为有3个距离走线间距为4mil的地孔影响且进行了参考层掏空处理的走线的插入损耗。图5（b）为上升沿延迟曲线图，其中实线为无地孔无掏空结构下的延迟曲线，虚线为有3个地孔且增加掏空结构下的延迟曲线。

从图5中看出，增加掏空结构后，插入损耗得到一定的补偿，延迟时间与最初没有地孔的结构相对比也有一定的优化，图中的上升沿延迟基本消除。

在进一步的方案中，所述预设距离为2倍信号线的线宽。

如果信号线上的点与地孔4的垂直距离小于2倍的线宽，那么信号的损耗减小，信号的上升沿变缓，距离地孔较近的信号线上传递信号比同组的其他正常走线上传递信号慢，则需要进行掏空处理。

在更进一步的方案中，所述需要掏空的信号线位置点对应参考层具体为距离信号线最近的地层。

印刷电路板的板体1包括多层导电层、设在相邻两个所述导电层之间的介质层以及地层，所述导电层上设有信号线和若干地孔，所述地孔贯穿所述板体的厚度且与所述地层电连接。需要掏空的的信号线位置点其最近的地层即为该信号线的参考层，如果掏空的的信号线位置点的上下地层的距离一致或者大致相同，则上下地层均为该掏空的的信号线位置点的参考层。

若需要掏空的的信号线位置点有上下两个参考层，那么掏空区域可以位于两层参考层其中一层，也可以在两层参考层上均设置掏空区域。

掏空区域5确定具体为：根据确定印刷电路板上预设置芯片型号、叠层厚度、芯片下方的出线线宽与线间距，建立具有过孔、地孔和信号线的仿真模型；在仿真模型中，需要掏空的信号线位置点其对应的参考层上根据掏空区域的初始值进行掏空处理，并对无地孔影响仿真模型、有地孔影响的仿真模型且掏空处理后的信号模型进行仿真分析；对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而得到最合适的掏空区域的位置、形状及面积。

根据对仿真模型进行仿真，对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而确定最合适的掏空区域的位置、形状及面积。

参见图3和图6，图3为本发明提供的第一种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图，图6为本发明提供的第二种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图；

信号线距离地孔较近，相当于增大了信号线的走线电容，通过对参考层的掏空，增大信号线的回路电感，来补偿地孔对信号线的影响。但是掏空区域也不能无限增大，在芯片下方的区域，出线较多，布线面积紧张，掏空区域同样会受到限制，而且，过大的掏空面积（主要是指宽度），会导致走线的线宽线间距越大，则会使得走线距离地孔越近，由于地孔的限制，则在参考层掏空的区域，其长度不能太大，由于地孔的存在，地孔附近就无法进行掏空处理，地孔一般是注铜孔，如果地孔附近进行了掏空，会使得地孔在参考层的焊盘变形，造成难以估量的其他影响。因而适当增加掏空矩形的面积，包括长度、宽度，会使得回路电感增大，更有利于减小过近的地孔对信号的影响。

优选地，所述印刷电路板的板材影响掏空区域位置、形状及面积。印刷电路板上设置芯片型号和叠层厚度确定后，印刷电路板的板材决定了印刷电路板中信号线走线的线宽线间距，信号线走线的线宽线间距，则会决定信号线是否距离地孔在一个安全范围以外，当印刷电路板上的信号线上的点与地孔距离小于预设距离时，则需要进行掏空处理，因而印刷电路板的板材影响间接掏空区域位置、形状及面积。

参见图1至图5及图7，图1为单个过孔信号线的印刷电路板示意图，图2为3个距离走线间距为4mil的地孔的印刷电路板示意图，图3为本发明提供的第一种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图，图4为无地孔无掏空结构和有3个距离走线间距为4mil的地孔模型仿真S参数对比图，图5为无地孔无掏空结构和有3个距离走线间距为4mil的地孔且有掏空的模型仿真S参数对比图，图7为本发明提供的第一种Fanout布线方法的流程图

本发明提供的Fanout布线方法，即对飞腾处理器芯片封装下方的出线区域进行Fanout布线时，所述方法包括以下步骤：

步骤S100：确定印刷电路板上设置芯片型号和叠层厚度，当印刷电路板上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点；

步骤S200：在需要掏空的信号线位置点其对应的参考层上设置掏空区域。

本发明主要存在的区域是对飞腾处理器芯片封装下方的出线区域，在设计前期，印刷电路板上设置的芯片型号选定后，可以通过芯片手册，得到芯片的信号引脚之间的间距，在设计的叠层厚度确定后，为保证信号走线的阻抗，芯片下方的出线线宽与线间距则会确定，因为芯片的信号引脚是固定的，即信号线上的点与地孔的位置与间距固定，如此，即可确定信号线距离地孔较近的位置点。当印刷电路板上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点。通过在信号与地孔的垂直交汇处，在信号线的参考地层掏空一小部分，从而补偿信号线距离地孔较近而对上升沿的影响。通过该方法，可以消除信号线与地孔较近而带来的影响，能够保证DDR的时序，从而可以制定相对宽松一点的绕线规范，且不需要增加布线工程师的工作量，减少设计难度与时间成本。

当印刷电路板上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点。需要掏空的位置点可以为多个。

掏空区域至少为一个，可以每个需要掏空的位置点对应一个掏空区域，，也可以若干需要掏空的位置点对应一个掏空区域，掏空区域位置、形状及面积均可通过仿真确定。

图4（a）为插入损耗对比图，其中实线为无地孔影响的正常走线的插入损耗，虚线为增加了3个距离走线间距为4mil的地孔影响的插入损耗，所述插入损耗具体为信号通过一段传输线后，能量的一个损耗。图4（b）为上升沿延迟曲线图，其中实线为无地孔无掏空结构下的延迟曲线，虚线为有3个地孔结构下的延迟曲线。

从图4中看出，添加地孔后，信号的插入损耗变小，信号质量略有提升，且信号的上升沿变缓了约1ps，一般的DDR绕线规范中要求，同组信号线延迟差异不能超过2ps，而仅仅是多了3个地孔，则会对信号的延迟造成了1ps的误差，极大地增加了绕线的难度。

图5为（a）插入损耗对比图，其中实线为无地孔影响的正常走线的插入损耗，点短线为有3距离走线间距为4mil的地孔影响，点线为有3个距离走线间距为4mil的地孔影响且进行了参考层掏空处理的走线的插入损耗。图5（b）为上升沿延迟曲线图，其中实线为无地孔无掏空结构下的延迟曲线，虚线为有3个地孔且增加掏空结构下的延迟曲线。

从图5中看出，增加掏空结构后，插入损耗得到一定的补偿，延迟时间与最初没有地孔的结构相对比也有一定的优化，图中的上升沿延迟基本消除。

在进一步的方案中，所述步骤S100中的预设距离为2倍信号线的线宽。

如果信号线上的点与地孔的垂直距离小于2倍的线宽，那么信号的损耗减小，信号的上升沿变缓，距离地孔较近的信号线上传递信号比同组的其他正常走线上传递信号慢，则需要进行掏空处理。

在更进一步的方案中，所述步骤S200中需要掏空的的信号线位置点对应参考层具体为距离信号线最近的地层。

需要掏空的的信号线位置点其最近的地层即为该信号线的参考层，如果掏空的的信号线位置点的上下地层的距离一致或者大致相同，则上下地层均为该掏空的的信号线位置点的参考层。

若需要掏空的的信号线位置点有上下两个参考层，那么掏空区域可以位于两层参考层其中一层，也可以在两层参考层上均设置掏空区域。

参见图8，图8本发明提供的第二种Fanout布线方法的流程图。

与第一中Fanout布线方法的区别在于，掏空区域的确定方法不同。

关于步骤S200中掏空区域的位置、形状及面积确定具体为：

步骤S201：根据确定印刷电路板上设置芯片型号、叠层厚度、芯片下方的出线线宽与线间距，建立具有过孔、地孔和信号线的仿真模型；

步骤S202：在仿真模型中，需要掏空的信号线位置点其对应的参考层上根据掏空区域的初始值进行掏空处理，并对无地孔影响仿真模型、有地孔影响的仿真模型且掏空处理后的信号模型进行仿真分析；

步骤S203：对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而得到最合适的掏空区域的位置、形状及面积。

其中，掏空区域的初始值可根据经验进行设置。

根据对仿真模型进行仿真，对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而确定最合适的掏空区域的位置、形状及面积。

参见图3和图7，图3为本发明提供的第一种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图，图8本发明提供的为第二种在图3上在走线邻近地孔的位置下方掏空一个矩形块的印刷电路板示意图；

信号线距离地孔较近，相当于增大了信号线的走线电容，通过对参考层的掏空，增大信号线的回路电感，来补偿地孔对信号线的影响。但是掏空区域也不能无限增大，在芯片下方的区域，出线较多，布线面积紧张，掏空区域同样会受到限制，而且，过大的掏空面积（主要是指宽度），会导致走线的线宽线间距越大，则会使得走线距离地孔越近，由于地孔的限制，则在参考层掏空的区域，其长度不能太大，由于地孔的存在，地孔附近就无法进行掏空处理，地孔一般是注铜孔，如果地孔附近进行了掏空，会使得地孔在参考层的焊盘变形，造成难以估量的其他影响。因而适当增加掏空矩形的面积，包括长度、宽度，会使得回路电感增大，更有利于减小过近的地孔对信号的影响。

优选地，所述印刷电路板的板材影响掏空区域位置、形状及面积。

印刷电路板上预设置芯片型号和叠层厚度确定后，印刷电路板的板材决定了印刷电路板中信号线走线的线宽线间距，信号线走线的线宽线间距，则会决定信号线是否距离地孔在一个安全范围以外，当印刷电路板上的信号线上的点与地孔距离小于预设距离时，则需要进行掏空处理，因而印刷电路板的板材影响间接掏空区域位置、形状及面积。

以上对本发明所提供的一种印刷电路板及Fanout布线方法及进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种印刷电路板，其特征在于，包括叠层厚度已确定的板体，所述板体上设置有芯片、信号线和若干地孔，当板体上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点，在需要掏空的信号线位置点其对应的参考层设置掏空区域。

2.根据权利要求1所述的印刷电路板，其特征在于，所述预设距离为2倍信号线的线宽。

3.根据权利要求2所述的印刷电路板，其特征在于，所述需要掏空的信号线位置点对应参考层具体为距离信号线最近的地层。

4.根据权利要求3所述的印刷电路板，其特征在于，所述印刷电路板的板材影响掏空区域位置、形状及面积及。

5.根据权利要求1至4所述任一项的印刷电路板，其特征在于，掏空区域具体由以下步骤确定：根据确定印刷电路板上设置芯片型号、叠层厚度、芯片下方的出线线宽与线间距，建立具有过孔、地孔和信号线的仿真模型；在仿真模型中，需要掏空的信号线位置点其对应的参考层上根据掏空区域的初始值进行掏空处理，并对无地孔影响仿真模型、有地孔影响的仿真模型且掏空处理后的信号模型进行仿真分析；对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而得到最合适的掏空区域的位置、形状及面积。

6.一种的Fanout布线方法，其特征在于，所述方法包括以下步骤：

步骤S100：确定印刷电路板上设置芯片型号和叠层厚度，当印刷电路板上的信号线上的点与地孔距离小于预设距离时，确定为需要掏空的位置点；

步骤S200：在需要掏空的信号线位置点其对应的参考层上设置掏空区域。

7.根据权利要求6所述的的Fanout布线方法，其特征在于，所述步骤S100中的预设距离为2倍信号线的线宽。

8.根据权利要求7所述的Fanout布线方法，其特征在于，所述步骤S200中需要掏空的的信号线位置点对应参考层具体为距离信号线最近的地层。

9.根据权利要求8所述的Fanout布线方法，其特征在于，所述印刷电路板的板材影响掏空区域位置、形状及面积。

10.根据权利要求6至9所述任一项的Fanout布线方法，其特征在于，所述步骤S200中掏空区域具体由以下步骤确定：

步骤S201：根据确定印刷电路板上设置芯片型号、叠层厚度、芯片下方的出线线宽与线间距，建立具有过孔、地孔和信号线的仿真模型；

步骤S202：在仿真模型中，需要掏空的信号线位置点其对应的参考层上根据掏空区域的初始值进行掏空处理，并对无地孔影响仿真模型、有地孔影响的仿真模型且掏空处理后的信号模型进行仿真分析；

步骤S203：对比无地孔影响时的信号参数与有地孔影响但进行掏空处理时的信号参数，并且不断调整掏空区域的位置、形状及面积进行迭代优化，找到最佳的补偿情况，从而得到最合适的掏空区域的位置、形状及面积。