CN106328606A - 用于芯片封装件的结构和形成方法 - Google Patents

用于芯片封装件的结构和形成方法 Download PDF

Info

Publication number
CN106328606A
CN106328606A CN201610512681.9A CN201610512681A CN106328606A CN 106328606 A CN106328606 A CN 106328606A CN 201610512681 A CN201610512681 A CN 201610512681A CN 106328606 A CN106328606 A CN 106328606A
Authority
CN
China
Prior art keywords
chip
chip structure
face
substrate
certain embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610512681.9A
Other languages
English (en)
Inventor
魏文信
吴集锡
余振华
胡宪斌
侯上勇
陈伟铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106328606A publication Critical patent/CN106328606A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Abstract

本发明提供了一种芯片封装件的结构和形成方法。芯片封装件包括第一芯片结构和第二芯片结构。第一芯片结构的高度与第二芯片结构高度不同。芯片封装件也包括覆盖第一芯片结构的侧壁和第二芯片结构的侧壁的封装层。封装层不覆盖第一芯片结构的顶面和第二芯片结构的顶面。本发明实施例涉及用于芯片封装件的结构和形成方法。

Description

用于芯片封装件的结构和形成方法
优先权声明和交叉引用
本申请要求于2015年7月2日提交的美国临时申请第62/188,169号的优先权，其全部内容通过引用结合于此作为参考。
技术领域
本发明实施例涉及用于芯片封装件的结构和形成方法。
背景技术
半导体器件用于诸如个人电脑、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层，以及使用光刻和蚀刻工艺光刻图案化各个材料层以在半导体衬底上方形成电路组件和元件来制造半导体器件。通过不断减小最小部件尺寸，半导体工业不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度，这允许更多组件集成到给定面积中。在一些应用中，这些更小的电子部件还需要使用更小面积或更小高度的更小的封装件。已经开发新的封装工艺以提高半导体器件的密度和功能。这些相对新型的半导体封装工艺面临制造挑战。
发明内容
根据本发明的一个实施例，提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。
根据本发明的另一实施例，还提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的顶面高于所述第二芯片结构的顶面；以及模塑料层，环绕所述第一芯片结构和所述第二芯片结构，其中，所述模塑料层不覆盖所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面。
根据本发明的又另一实施例，还提供了一种用于形成芯片封装件的方法，包括：在衬底上方接合第一芯片结构和第二芯片结构；形成离型膜以覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面；在形成所述离型膜之后，形成封装层以环绕所述第一芯片结构和所述第二芯片结构；去除所述离型膜使得暴露所述第一芯片结构的所述顶面、所述第二芯片结构的所述顶面和所述封装层的顶面。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A至图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。
图2是根据一些实施例的芯片封装件的截面图。
图3A至图3E是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。
具体实施方式
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形 成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。
描述了本发明的一些实施例。图1A至图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。可以在图1A至图1F描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，描述的一些阶段可以被替换或消除。可以将额外的部件添加至半导体器件结构。对于不同的实施例，可以替换或消除下面所描述的一些部件。虽然一些实施例描述为按照特定的顺序实施操作，但这些操作也可以以任何合理的顺序来实施。
如图1A所示，根据一些实施例，在衬底180上方接合芯片结构10、10’和20。在一些实施例中，芯片结构10’高于芯片结构10，以及芯片结构10高于芯片结构20。如图1A所示，在一些实施例中，芯片结构10’的顶面高于芯片结构10的顶面。在一些实施例中，芯片结构10的顶面高于芯片结构20的顶面。
在一些实施例中，芯片结构10是单个半导体芯片。在一些实施例中，芯片结构10包括半导体衬底100和形成在半导体衬底100上的互连结构(未示出)。例如，互连结构形成在面向衬底180的底面上。互连结构包括多个层间介电层和形成在层间介电层中的多个导电部件。这些导电部件包括导电线、导电通孔和导电接触件。导电部件的一些部分可以用作导电焊盘。
在一些实施例中，各个器件元件形成在半导体衬底100中。各个器件元件的实施例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管、或其他适用的元件。
器件元件通过互连结构连通以形成集成电路器件。集成电路器件包括逻辑器件、存储器件(例如，静态随机存取存储器，SRAMs)、无线射频器件(RF)、输入/输出(I/O)器件、芯片上系统(SoC)器件、其他合适类型的器件或它们的组合。在一些实施例中，芯片结构10是包括多个功能的芯片上系统(SoC)芯片。
在一些实施例中，芯片结构10’类似于芯片结构10。芯片结构10’包括半导体衬底100’和形成在半导体衬底100’上的互连结构(未示出)。例如，互连结构形成在面向衬底180的底面上。在一些实施例中，芯片结构10’是包括多个功能的芯片上系统(SoC)芯片。在一些实施例中，芯片结构10和芯片结构10’的多功能的一些或者部分互不相同。
在一些实施例中，芯片结构20包括堆叠的多个半导体管芯。如图1A所示，芯片结构20包括半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H。在一些实施例中，芯片结构20包括封装和保护这些半导体管芯的模塑料层210。模塑料层210可以包括具有填充料分散在其中的环氧树脂。填充料可以包括纤维、绝缘粒子、其他合适的元件或它们的组合。
在一些实施例中，半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H是存储管芯。存储管芯可以包括诸如静态随机存取存储(SRAM)器、动态随机存取存储(DRAM)器、其他合适的器件或它们的组合的存储器件。在一些实施例中，半导体管芯200是电连接到堆叠于其上的存储管芯的控制管芯。芯片结构20可以起到高带宽存储器(HBM)的作用。
可以对本发明的实施例作出许多改变和/或修改。在一些实施例中，芯片结构20包括单个半导体芯片。半导体芯片可以是SoC芯片。
如图1A所示，在一些实施例中，导电接合结构206形成于这些半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H之间以将他们结合在一起。在一些实施例中，导电接合结构206的每个均包括金属柱和/或焊料凸块。在一些实施例中，底部填充元件208形成于这些半导体管芯之间以环绕和保护导电接合结构206。在一些实施例中，底部填充元件208包括具有填充料分散其中的环氧树脂。填充料可以包括纤维、绝缘粒子、其他合适的元件或它们的组合。在一些实施例中，分散于底部填充元件208中的填充物的大小和密度小于分散于模塑料层210中的填充物的大小和密度。
如图1A所示，在一些实施例中，多个导电部件282形成在管芯结构20中的半导体管芯的一些中。导电部件282的每个穿透半导体管芯200、半导体管芯202A、半导体管芯202B、半导体管芯202C、半导体管芯202D、半导体管芯202E、半导体管芯202F、半导体管芯202G和半导体管芯202H中的一个以及电连接至导电接合结构206的一个。将导电部件282用作硅通孔(TSV)。电信号能够通过导电部件282在这些垂直堆叠半导体管芯之间传输。
如图1A所示，根据一些实施例，芯片结构10、芯片结构10’和芯片结构20通过导电接合结构106接合在半导体衬底180上。在一些实施例中，导电接合结构106包括焊料凸块、金属柱凸块、其他合适的结构或它们的组合。如图1A所示，在一些实施例中，每个导电接合结构106均包括金属柱凸块102、焊料元件104和金属柱凸块184。例如，金属柱凸块102和金属柱凸块184大致由铜制成。
在一些实施例中，许多金属柱凸块102形成在管芯结构10、管芯结构10’和管芯结构20的底面上方。在一些实施例中，在与管芯结构10、管芯结构10’和管芯结构20接合之前，许多金属柱凸块184形成在衬底180上方。
在一些实施例中，在接合工艺之前，诸如焊膏的焊料材料应用在金属柱凸块102和金属柱凸块184其中一个或者两者上。然后，金属柱凸块102和金属柱凸块184通过焊料材料接合在一起。焊料材料在金属柱凸块102和金属柱凸块184之间形成焊料元件104。结果，如图1A所示，形成导电接合结构106。在一些实施例中，焊料材料是含锡(Sn)合金材料。焊料材料也包括其他元素。元素可以包括铅、银、铜、镍、铋、其他合适的元素或者它们的组合。在一些实施例中，焊料材料不包括铅。
在一些实施例中，衬底180包括半导体材料、陶瓷材料、绝缘材料、高分子材料、其他合适的材料或它们的组合。在一些实施例中，衬底180是半导体衬底。半导体衬底可以是诸如硅晶圆的半导体晶圆。
如图1A所示，根据一些实施例，许多导电部件182形成在半导体衬底180中。在一些实施例中，在形成金属柱凸块184之前，形成导电部件182。在一些实施例中，各个导电部件182电连接到随后形成的其中一个金属柱凸块184。互连结构(未示出)包括，例如，再分配层，可以用于在导电部件182和金属柱凸块184之间形成电连接。在一些实施例中，绝缘元件(未示出)形成在导电部件182和衬底180之间以防止不同的导电部件182之间短路。在其他一些实施例中，衬底180是绝缘衬底。在这些实例中，可以不形成绝缘元件。
在一些实施例中，导电部件182是由铜、铝、钛、钨、钴、金、铂、其他合适的导电材料或它们的组合制成。在一些实施例中，绝缘元件由氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、其他合适的材料或它们的组合制成。在一些实施例中，一个或多个光刻和蚀刻工艺用于形成限定导电部件182的位置的多个开口。然后，在衬底180上方按顺序沉积绝缘层和导电层以填充开口。随后执行平坦化工艺以去除开口外的绝缘层和导电层的部分。结果，开口中的绝缘层和导电层的剩余部分分别形成绝缘元件和导电部件182。
如图1B所示，根据一些实施例，形成底部填充层108以围绕和保护导电接合结构106。在一些实施例中，底部填充层108与导电接合结构106直接接触。在一些实施例中，液态的底部填充材料通过毛细管作用分配和 固化以形成底部填充层108。在一些实施例中，底部填充层108包括具有填充料分散其中的环氧树脂。填充料可以包括纤维、粒子、其他合适的元件或它们的组合。
如图1C所示，根据一些实施例，在芯片结构10、芯片结构10’、和芯片结构20的顶面上方形成离型膜109。在一些实施例中，离型膜109附着在芯片结构10、芯片结构10’和芯片结构20的顶面上。在一些实施例中，离型膜109能够容易地从芯片结构10、芯片结构10’和芯片结构20上去除。在一些实施例中，离型膜109可以通过诸如紫外线辐射或激光辐射的光照辐射从芯片结构10、芯片结构10’和芯片结构20上去除。
如图1D所示，根据一些实施例，封装层110形成在离型膜109和衬底180之间以环绕和/或封装芯片结构10、芯片结构10’和芯片结构20。在一些实施例中，封装层110填充由芯片结构10、芯片结构10’、芯片结构20、离型膜109和衬底180环绕的空间。在一些实施例中，封装层110和底部填充层108直接接触。在一些实施例中，封装层110和导电接合结构106不直接接触。在一些实施例中，封装层110和管芯结构20的模塑料层210直接接触。
在一些实施例中，封装层110包括聚合物材料。在一些实施例中，封装层110是模塑料层。模塑料层可以包括具有填充料分散在其中的环氧树脂。填充料可以包括纤维、绝缘粒子、其他合适的元件或它们的组合。在一些实施例中，分散于封装层110中的填充物的大小和/或密度大于分散于底部填充层108中的填充物的大小和/或密度。
在一些实施例中，液态的模塑料材料分配在离型膜109和衬底180之间的空间内。例如，液态的模塑料通过毛细管作用分配。随后，实施热操作以处理液态的模塑料材料。结果，液态的模塑料材料变硬以及转变成封装层110。在一些实施例中，在介于约200℃至约230℃范围内的温度下实施热操作，热操作的操作时间介于约1小时至约3小时的范围内。
如图1D所示，在一些实施例中，封装层110覆盖芯片结构10、芯片结构10’和芯片结构20的侧壁。在一些实施例中，封装层110不覆盖芯片结构10、芯片结构10’和芯片结构20的顶面。由于离型膜109，阻止 了液态的模塑料材料覆盖在芯片结构10、芯片结构10’和芯片结构20的顶面。因此，如图1D所示，在一些实施例中，封装层110不覆盖芯片结构10、芯片结构10’和芯片结构20的顶面。
如图1D所示，在一些实施例中，封装层110具有倾斜面S1和倾斜面S2(例如，相对于管芯结构10的顶面)。在一些实施例中，倾斜面S1连接芯片结构10’和芯片结构10的顶面。在一些实施例中，倾斜面S2连接芯片结构10和芯片结构20的顶面。在一些实施例中，倾斜面S1和倾斜面S2是平坦表面。在一些实施例中，倾斜面S1和倾斜面S2包括弯曲部分。
如图1E所示，根据一些实施例，从芯片结构10、芯片结构10’、芯片结构20和封装层110去除或分离离型膜109。之后，如图1G所示，根据一些实施例，减薄衬底180以暴露导电部件182。在一些实施例中，各个导电部件182都穿过衬底180。在一些实施例中，各个导电部件182电连接到导电接合结构106的一个。
在一些实施例中，翻转并且倒置图1E所示的结构。在一些实施例中，在芯片结构10、芯片结构10’、芯片结构20和封装层110的顶面应用载体胶(未示出)以提供一个大致平坦的表面。具有大致平坦表面的载体胶可以为衬底180后续的减薄工艺提供方便。随后，使用平坦化工艺减薄衬底180以暴露导电部件182。平坦化工艺可以包括CMP工艺、研磨工艺、蚀刻工艺、其他适用的工艺或它们的组合。
之后，如图1E所示，根据一些实施例，在衬底180上方形成导电元件。如图1E所示，在一些实施例中，导电元件包括金属柱114和焊料元件116。然而，可以对本发明的实施例作出许多改变和/或修改。在一些其他实施例中，导电元件具有不同的结构。例如，导电元件不包括金属柱。导电元件可以仅仅包括焊料凸块。在一些实施例中，形成缓冲层112以保护导电元件。在一些实施例中，各个金属柱114电连接到其中一个导电部件182。在一些实施例中，这时去除载体胶。
如图1F所示，根据一些实施例，图1E所示的结构接合到衬底118上。在一些实施例中，衬底118是诸如印刷电路板的电路板。在其他一些实施例中，衬底118是陶瓷衬底。如图1F所示，在一些实施例中，导电元件 120和导电元件124形成在衬底118的相对的表面上。在一些实施例中，导电元件120和导电元件124是诸如控制芯片坍塌连接(C4)凸块和/或球栅阵列(BGA)凸块的焊料凸块。如图1F所示，在一些实施例中，导电元件120和焊料元件116被回流和接合在一起。
在一些实施例中，导电元件120的一个通过形成在衬底118中的导电部件(未示出)电连接到其中一个导电元件124。导电部件可以包括导电线和导电通孔。在一些实施例中，底部填充层122然后形成在衬底118和衬底180之间以保护他们之间的导电接合结构。
在一些实施例中，在形成封装层110过程中，不对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺。因此，由于没有对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺，因此芯片结构10、芯片结构10’和芯片结构20免受了损伤。显著地改进了芯片封装件的可靠性和质量。
可以对本发明的实施例作出许多改变和/或修改。图2是根据一些实施例的芯片封装件的截面图。在一些实施例中，没有形成底部填充层108。在一些实施例中，封装层110填充衬底180和芯片结构10、芯片结构180’、芯片结构20之间的空间。封装层110围绕导电接合结构106。在一些实施例中，由于没有形成底部填充层108，因此封装层110和导电接合结构106直接接触。
在一些实施例中，将衬底180用作插入器。衬底180可以用于改进芯片封装件结构的强度和可靠性。然而，本发明的实施例不限制于此。可以对本发明的实施例作出许多改变和/或修改。在一些实施例中，没有形成衬底180。
图3A至图3E是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。如图3A所示，根据一些实施例，芯片结构10、芯片结构10’和芯片结构20附接在载体衬底300上。可以使用粘附层(未示出)将芯片结构10、芯片结构10’和芯片结构20附接在载体衬底300上。在一些实施例中，载体衬底300包括玻璃衬底、陶瓷衬底、半导体衬底、高分子衬底、其他合适的衬底或它们的组合。在一些实施例中，在随后的工 艺中，载体衬底300是临时衬底以支撑芯片结构10、芯片结构10’和芯片结构20。随后，可以除去载体衬底300。
如图3B所示，根据一些实施例，形成阻挡膜309以覆盖管芯结构10、管芯结构10’和管芯结构20的顶面。在一些实施例中，阻挡膜309附着在芯片结构10、芯片结构10’和芯片结构20的顶面上。在一些实施例中，阻挡膜309能够容易地从芯片结构10、芯片结构10’和芯片结构20上去除。在一些实施例中，阻挡膜309可以通过诸如紫外线辐射或激光辐射的光照辐射从芯片结构10、芯片结构10’和芯片结构20上去除。
如图3C所示，根据一些实施例，封装层310形成在载体衬底300和阻挡膜310之间以封装芯片结构10、芯片结构10’和芯片结构20。在一些实施例中，封装层310填充芯片结构10、芯片结构10’和芯片结构20之间的空隙。在一些实施例中，封装层310和芯片结构20的模塑料层210直接接触。在一些实施例中，封装层310的材料及形成方法类似于封装层110的材料及形成方法。在一些其他实施例中，然后去除阻挡层309。
如图3C所示，在一些实施例中，封装层310覆盖芯片结构10、芯片结构10’和芯片结构20的侧壁。在一些实施例中，由于阻挡层310，因此封装层310不覆盖芯片结构10、芯片结构10’和芯片结构20的顶面。如图3C所示，在一些实施例中，与封装层110相似，封装层310具有倾斜面S1’和倾斜面S2’。
如图3D所示，根据一些实施例，除去载体衬底300，以暴露芯片结构10、芯片结构10’和芯片结构20的底面。在一些实施例中，芯片结构10、芯片结构10’、芯片结构20和封装层310的底面是彼此基本上共面的。
随后，如图3D所示，根据一些实施例，在芯片结构10、芯片结构10’、芯片结构20底面的上方形成导电元件。如图3D所示，在一些实施例中，导电元件包括金属柱314和焊料元件316。在一些其他实施例中，导电元件包括其他的配置。在一些实施例中，形成缓冲层(未示出)以保护导电元件。
如图3E所示，根据一些实施例，图3D所示的结构接合到衬底318上。在一些实施例中，衬底318是诸如印刷电路板的电路板。在其他一些实施 例中，衬底318是陶瓷衬底。在一些实施例中，导电元件320和导电元件324形成在衬底318的相对的表面上，如图3E所示。在一些实施例中，导电元件320和导电元件324是诸如控制芯片坍塌连接(C4)凸块和/或球栅阵列(BGA)凸块的焊料凸块。如图3E所示，在一些实施例中，导电元件320和焊料元件316被回流和接合在一起。
在一些实施例中，导电元件320的每个通过形成在衬底318中的导电部件(未示出)电连接到其中一个导电元件324。导电部件可以包括导电线和导电通孔。在一些实施例中，底部填充层322然后形成在衬底318和包括芯片结构10、芯片结构10’和芯片结构20的芯片之间以保护他们之间的导电接合结构。在一些实施例中，封装层310和其间的导电接合结构不直接接触。
在一些实施例中，在形成封装层310过程中，不对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺。因此，由于没有对芯片结构10、芯片结构10’和芯片结构20的顶面实施平坦化工艺，因此芯片结构10、芯片结构10’和芯片结构20免受了损伤。显著地改进了芯片封装件的可靠性和质量。
本发明的实施例形成包括具有不同高度的芯片结构的芯片封装件。离型膜(或阻挡膜)附接在芯片结构的顶面上。然后，形成诸如模塑料层的封装层以封装芯片结构。由于离型膜，封装层不覆盖芯片结构的顶面。在形成封装层过程中，不对芯片结构的表面实施平坦化工艺。因此，显著地改进了芯片封装件的性能和可靠性。
根据一些实施例，提供了芯片封装件。芯片封装件包括第一芯片结构和第二芯片结构。第一芯片结构的高度与第二芯片结构高度不同。芯片封装件也包括覆盖第一芯片结构的侧壁和第二芯片结构的侧壁的封装层。封装层不覆盖第一芯片结构的顶面和第二芯片结构的顶面。
根据一些实施例，提供了芯片封装件。芯片封装件包括第一芯片结构和第二芯片结构。第一芯片结构的顶面高于第二芯片结构的顶面。芯片封装件也包括环绕第一芯片结构和第二芯片结构的模塑料层。模塑料层不覆盖第一芯片结构和第二芯片结构的顶面。
根据一些实施例，提供了一种形成芯片封装件的方法。该方法包括在衬底上方接合第一芯片结构和第二芯片结构。该方法也包括形成离型膜以覆盖第一芯片结构和第二芯片结构的顶面。该方法进一步包括形成离型膜以覆盖第一芯片结构和第二芯片结构的顶面。此外，该方法包括除去离型膜以暴露第一芯片结构的顶面、第二芯片结构的顶面和封装层的顶面。
根据本发明的一个实施例，提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。
在上述芯片封装件中，所述封装层具有连接所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面的倾斜面。
在上述芯片封装件中，所述第二芯片结构包括多个堆叠的存储管芯。
在上述芯片封装件中，进一步包括衬底，其中，所述第一芯片结构和所述第二芯片结构通过导电接合结构接合在所述衬底上。
在上述芯片封装件中，所述衬底是半导体衬底。
在上述芯片封装件中，进一步包括穿透所述衬底并且电连接至所述导电接合结构的一个导电接合结构的导电部件。
在上述芯片封装件中，所述封装层环绕所述导电接合结构并且与所述导电接合结构直接接触。
在上述芯片封装件中，进一步包括环绕所述导电接合结构并与所述导电接合结构直接接触的底部填充层，其中，所述底部填充层在所述衬底和所述封装层之间。
在上述芯片封装件中，所述底部填充层与所述封装层直接接触。
在上述芯片封装件中，所述第二芯片结构包括环绕至少一个半导体管芯的模塑料层，并且所述模塑料层与所述封装层直接接触。
根据本发明的另一实施例，还提供了一种芯片封装件，包括：第一芯片结构；第二芯片结构，其中，所述第一芯片结构的顶面高于所述第二芯片结构的顶面；以及模塑料层，环绕所述第一芯片结构和所述第二芯片结 构，其中，所述模塑料层不覆盖所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面。
在上述芯片封装件中，进一步包括衬底，其中，所述第一芯片结构和所述第二芯片结构通过导电接合结构接合在所述衬底上。
在上述芯片封装件中，进一步包括穿透所述衬底并且电连接至所述导电接合结构的导电部件。
在上述芯片封装件中，所述模塑料层环绕所述导电接合结构并且与所述导电接合结构直接接触。
在上述芯片封装件中，进一步包括第三芯片结构，其中，所述模塑料层环绕所述第三芯片结构，所述模塑料层不覆盖所述第三芯片结构的顶面，以及所述第三芯片结构包括多个堆叠的存储管芯。
根据本发明的又另一实施例，还提供了一种用于形成芯片封装件的方法，包括：在衬底上方接合第一芯片结构和第二芯片结构；形成离型膜以覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面；在形成所述离型膜之后，形成封装层以环绕所述第一芯片结构和所述第二芯片结构；去除所述离型膜使得暴露所述第一芯片结构的所述顶面、所述第二芯片结构的所述顶面和所述封装层的顶面。
在上述用于形成芯片封装件的方法其中，所述第一芯片结构和所述第二芯片结构通过多个导电接合结构接合在所述衬底上。
在上述用于形成芯片封装件的方法其中，进一步包括在形成所述封装层之前，形成底部填充层以环绕所述导电接合结构。
在上述用于形成芯片封装件的方法其中，所述封装层填充位于所述导电接合结构之间的空间。
在上述用于形成芯片封装件的方法其中，进一步包括：在接合所述第一芯片结构和所述第二芯片结构之前，在所述衬底中形成导电部件；以及
在形成所述封装层之后，从所述衬底的表面减薄所述衬底以暴露所述导电部件。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以很容易地使用本 发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行各个变化、替换以及改变。

Claims (10)

1.一种芯片封装件，包括：
第一芯片结构；
第二芯片结构，其中，所述第一芯片结构的高度与所述第二芯片结构的高度不同；以及
封装层，覆盖所述第一芯片结构的侧壁和所述第二芯片结构的侧壁，其中，所述封装层不覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面。
2.根据权利要求1所述的芯片封装件，其中，所述封装层具有连接所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面的倾斜面。
3.根据权利要求1所述的芯片封装件，其中，所述第二芯片结构包括多个堆叠的存储管芯。
4.根据权利要求1所述的芯片封装件，进一步包括衬底，其中，所述第一芯片结构和所述第二芯片结构通过导电接合结构接合在所述衬底上。
5.根据权利要求4所述的芯片封装件，其中，所述衬底是半导体衬底。
6.根据权利要求4所述的芯片封装件，进一步包括穿透所述衬底并且电连接至所述导电接合结构的一个导电接合结构的导电部件。
7.根据权利要求4所述的芯片封装件，其中，所述封装层环绕所述导电接合结构并且与所述导电接合结构直接接触。
8.根据权利要求4所述的芯片封装件，进一步包括环绕所述导电接合结构并与所述导电接合结构直接接触的底部填充层，其中，所述底部填充层在所述衬底和所述封装层之间。
9.一种芯片封装件，包括：
第一芯片结构；
第二芯片结构，其中，所述第一芯片结构的顶面高于所述第二芯片结构的顶面；以及
模塑料层，环绕所述第一芯片结构和所述第二芯片结构，其中，所述模塑料层不覆盖所述第一芯片结构的所述顶面和所述第二芯片结构的所述顶面。
10.一种用于形成芯片封装件的方法，包括：
在衬底上方接合第一芯片结构和第二芯片结构；
形成离型膜以覆盖所述第一芯片结构的顶面和所述第二芯片结构的顶面；
在形成所述离型膜之后，形成封装层以环绕所述第一芯片结构和所述第二芯片结构；
去除所述离型膜使得暴露所述第一芯片结构的所述顶面、所述第二芯片结构的所述顶面和所述封装层的顶面。
CN201610512681.9A 2015-07-02 2016-07-01 用于芯片封装件的结构和形成方法 Pending CN106328606A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562188169P 2015-07-02 2015-07-02
US62/188,169 2015-07-02
US14/981,458 US9818720B2 (en) 2015-07-02 2015-12-28 Structure and formation method for chip package
US14/981,458 2015-12-28

Publications (1)

Publication Number Publication Date
CN106328606A true CN106328606A (zh) 2017-01-11

Family

ID=57683010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512681.9A Pending CN106328606A (zh) 2015-07-02 2016-07-01 用于芯片封装件的结构和形成方法

Country Status (3)

Country Link
US (2) US9818720B2 (zh)
CN (1) CN106328606A (zh)
TW (1) TWI738689B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
TWI631676B (zh) * 2017-12-08 2018-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US20230012350A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269866B1 (en) * 1997-02-13 2001-08-07 The Furukawa Electric Co., Ltd. Cooling device with heat pipe
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP2007173431A (ja) * 2005-12-21 2007-07-05 Epson Toyocom Corp 圧電デバイス
JP4559993B2 (ja) * 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
TW200743190A (en) * 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
US8254134B2 (en) * 2007-05-03 2012-08-28 Super Talent Electronics, Inc. Molded memory card with write protection switch assembly
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same
US7838967B2 (en) * 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
JP5297992B2 (ja) * 2009-12-15 2013-09-25 ルネサスエレクトロニクス株式会社 外部記憶装置
TWI476959B (zh) * 2010-04-11 2015-03-11 Achrolux Inc 轉移均勻螢光層至一物件上之方法及所製得之發光結構
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6039886B2 (ja) * 2011-04-08 2016-12-07 富士通株式会社 半導体装置の製造方法
JP5779042B2 (ja) * 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
WO2013052679A1 (en) * 2011-10-04 2013-04-11 Qualcomm Incorporated Monolithic 3-d integration using graphene
US8866274B2 (en) * 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
JP6149487B2 (ja) * 2012-11-09 2017-06-21 日亜化学工業株式会社 発光装置の製造方法および発光装置
US8866290B2 (en) * 2013-03-15 2014-10-21 Intel Corporation Molded heat spreaders
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies

Also Published As

Publication number Publication date
US9818720B2 (en) 2017-11-14
US20180047703A1 (en) 2018-02-15
US20170005071A1 (en) 2017-01-05
US10163853B2 (en) 2018-12-25
TW201737431A (zh) 2017-10-16
TWI738689B (zh) 2021-09-11

Similar Documents

Publication Publication Date Title
CN106328606A (zh) 用于芯片封装件的结构和形成方法
CN106328608B (zh) 用于芯片封装件的结构和形成方法
US11233036B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
CN103295986B (zh) 形成用于堆叠封装件的连接件的机构
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US7361987B2 (en) Circuit device with at least partial packaging and method for forming
CN102543772B (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
US8203213B2 (en) Methods for packaging microelectronic devices and microelectronic devices formed using such methods
CN102714190B (zh) 具有半导体衬底的封装组件
US20050218518A1 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US20230260920A1 (en) Chip package and manufacturing method thereof
US20030230801A1 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TWI739821B (zh) 半導體封裝結構及其製造方法
US7122748B2 (en) Semiconductor device having packaging structure
CN110112115A (zh) 集成电路封装件及其形成方法
US20230099787A1 (en) Semiconductor package and method of fabricating the same
KR20210042212A (ko) 반도체 패키지
TWI693645B (zh) 晶片封裝體
KR20150019874A (ko) 반도체 소자 및 제조 방법
US9721928B1 (en) Integrated circuit package having two substrates
TWI338927B (en) Multi-chip ball grid array package and method of manufacture
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
TW202247362A (zh) 電子封裝件及其製法
KR20170120764A (ko) 수분 배출 경로를 갖는 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170111