CN106299016B - 一种雪崩光电二极管及其制备方法 - Google Patents

一种雪崩光电二极管及其制备方法 Download PDF

Info

Publication number
CN106299016B
CN106299016B CN201610976991.6A CN201610976991A CN106299016B CN 106299016 B CN106299016 B CN 106299016B CN 201610976991 A CN201610976991 A CN 201610976991A CN 106299016 B CN106299016 B CN 106299016B
Authority
CN
China
Prior art keywords
type
layer
active area
region
central active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610976991.6A
Other languages
English (en)
Other versions
CN106299016A (zh
Inventor
刘炜
石东平
杨守良
夏继宏
梁康有
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Arts and Sciences
Original Assignee
Chongqing University of Arts and Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Arts and Sciences filed Critical Chongqing University of Arts and Sciences
Priority to CN201610976991.6A priority Critical patent/CN106299016B/zh
Publication of CN106299016A publication Critical patent/CN106299016A/zh
Application granted granted Critical
Publication of CN106299016B publication Critical patent/CN106299016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

公开了一种雪崩光电二极管及其制备方法,雪崩光电二极管包括覆盖层(26),所述的覆盖层(26)包括P型中心有源区(27)和补偿掺杂区(28),所述的P型中心有源区(27)是向所述的覆盖层(26)中心区域掺入P型杂质而形成;所述的补偿掺杂区(28)是向所述的P型中心有源区(27)的外围环形区域内掺入N型杂质而形成,所述的补偿掺杂区(28)为掺入一定量的N型杂质的P型材料。

Description

一种雪崩光电二极管及其制备方法
技术领域
本发明涉及一种半导体光电器件技术领域,特别是一种雪崩光电二极管及其制备方法。
背景技术
在InGaAs/InP雪崩光电二极管(APD)内部高电场区的作用下,载流子可以与晶格原子发生碰撞,产生二次载流子雪崩倍增效应,实现对初始光电流信号的放大,从而提高了整个光接收机的灵敏度。APD作为光通信领域内重要的高灵敏度光信号接收元件,已经被广泛应用于GPON/EPON接入网络和中长距离的干线数据传输中。当前,InGaAs/InP APD芯片主要采用分离吸收区和倍增区的SAGCM结构,该结构可以在实现雪崩区高电场的同时获得低电场区的光吸收区,具有高雪崩增益和低暗电流的双重优点。常规的热扩散或离子注入方法可以较方便地形成APD的雪崩区,但是掺杂区边缘不可避免地会出现杂质分布的“弯曲”结构,使得APD雪崩区边缘的电场大于中心区域的电场,导致边缘区域将先于雪崩中心区域被击穿(即产生所谓的边缘效应),导致雪崩区倍增增益的减少和器件可靠性的恶化。
传统抑止边缘击穿的方法有多种:包括在器件的侧向形成保护环,这种技术是利用在芯片生长过程中通过扩散形成P区的同时,利用离子注入或者二次扩散的方法在P区的侧向注入一定浓度的杂质,形成一个保护环结构(GR),或者形成两个相邻的一深一浅的保护环结构(PLEG)。保护环的作用在于它降低了P区的曲率效应,从而有效的抑止APD器件中P区边缘电场过高导致的击穿。但是这种办法对于分别吸收倍增(SAM)结构的APD器件来讲,由于引入了保护环,在环下面的空间电荷急剧下降,容易导致环底下的吸收层电场过高发生隧穿效应。另一种办法是在器件中形成浮动保护环,这种办法通过光刻技术一次性在倍增层上面形成三个有一定间隔窗口,然后通过一次性扩散形成重掺杂的P区和两个保护环。有了这两个保护环,随着外加电压的升高,P区下的耗尽区域往侧向扩展直至碰到内侧的保护环,由于保护环与中心的P区都是重掺杂,它们之间电势相等,耗尽区域就直接″跳″到外侧的保护环,扩大了的耗尽区域增加了P区边缘等电势线的间隔从而降低了P区边缘的电场。当电压继续升高时,耗尽区域又从内侧保护环″跳″到外侧的保护环,进一步降低边缘的电场,从而有效的抑止P区边缘发生击穿。再一种技术是利用在P区下方生长部分电荷薄层以增强PN区的电场,使PN区的电场大于边缘的电场先发生碰撞电离。该技术是先利用金属有机气相沉积(MOCVD)或分子束外延(MBE)的方法在衬底上生长吸收层和电荷层,然后利用反应离子刻蚀(RBE)在P区的正下方刻蚀出一个电荷薄层,再继续使用MOCVD或者MBE的办法生长倍增层。该技术涉及到多种工艺过程,包括二次生长,反应离子刻蚀等,实现比较复杂。现阶段还存在其他边缘击穿抑制的方法,如双Zn扩散台阶结技术、预刻蚀技术和刻蚀电荷层二次外延技术等。虽然上述方法都能够在一定程度上实现对边缘效应的抑制,但代价却是制备工艺更复杂和生成成本更昂贵,以及对工艺精度要求更高,从而阻碍了APD芯片性能和成品率的进一步提高。
专利文献CN105655436公开的一种雪崩光电二极管的制造方法具有以下工序:在衬底上形成p型电场缓和层的工序,其中,在该p型电场缓和层中作为p型掺杂物而添加碳,作为组成而包含铝;在所述p型电场缓和层上形成帽盖层的工序;以及在所述帽盖层上形成光吸收层的工序,不导入V族原料而在不活泼气体气氛中进行从所述帽盖层的生长温度至所述光吸收层的生长温度为止的升温工序。该专利能够改善电场缓和层中所添加的碳的活化率,但该专利无法实现对边缘击穿效应的抑制,同时不影响APD芯片的其他性能参数。
专利文献CN104465853 A公开的一种雪崩光电二极管在衬底上至少外延生长的缓冲层,N型欧姆接触层,光吸收层,雪崩倍增层和P型欧姆接触层。该专利采用不同厚度的InAs层、GaSb层的超晶格制成光吸收层,可以吸收从短波到长波的红外,同时AlGaAsSb可以减少暗电流,但该专利无法实现对边缘击穿效应的抑制,同时不影响APD芯片的其他性能参数。
专利文献CN103081129 A公开的一种雪崩光电二极管包括半绝缘性基板;在所述半绝缘性基板面上,按照p型电极层、p型光吸收层、低杂质浓度的光吸收层、带隙倾斜层、p型电场控制层、雪崩倍增层、n型电场控制层、以及低杂质浓度的电子行进层的顺序层叠的第1层叠结构所构成的第1台面;以及从层叠方向看,外周处于所述第1台面的外周的内侧,在所述第1台面的所述电子行进层侧的表面上,按照n型电极缓冲层、以及n型电极层的顺序层叠的第2层叠结构所构成的第2台面,所述n型电场控制层的总施主浓度比所述p型电场控制层的总受主浓度低2×1011~1×1012/cm2的范围。该专利提供能够降低台面表面、电极层的形状所引起的暗电流的APD,但该专利无法实现对边缘击穿效应的抑制,同时不影响APD芯片的其他性能参数。
专利文献CN102280516 A公开的一种半导体受光元件具有:第一导电型的半导体衬底;依次层叠在所述半导体衬底上的掺杂有杂质的第一导电型的光吸收复合层、第一导电型的多层反射膜、光吸收层以及窗层;第二导电型的掺杂区域,形成在所述窗层的一部分上;第一电极,与所述掺杂区域连接;以及第二电极,与所述半导体衬底的下表面连接,所述窗层的带隙能量比所述光吸收层的带隙能量大,所述光吸收复合层的带隙能量比所述半导体衬底的带隙能量小。该专利能够降低响应失真并且抑制受光灵敏性的降低,但该专利无法实现对边缘击穿效应的抑制,同时不影响APD芯片的其他性能参数。
在背景技术部分中公开的上述信息仅仅用于增强对本发明背景的理解,因此可能包含不构成在本国本领域普通技术人员公知的现有技术的信息。
发明内容
鉴于上述问题,本发明的目的是提出了一种雪崩光电二极管及其利用补偿掺杂技术制备雪崩光电二极管(APD)芯片的方法。采用该方法制备APD芯片不需要复杂的加工工艺就可以实现对边缘击穿效应的抑制,同时不影响APD芯片的其他性能参数。
本发明的目的是通过以下技术方案予以实现。
本发明的一个方面,一种雪崩光电二极管包括:
-衬底;
-缓冲层,所述的缓冲层布置在所述的衬底上;
-光吸收层,所述的光吸收层布置在所述的缓冲层上;
-过渡层,所述的过渡层布置在所述的光吸收层上;
-渐变层,所述的渐变层布置在所述的过渡层上;
-电荷层,所述的电荷层布置在所述的渐变层上;
-覆盖层,所述的覆盖层布置在所述的电荷层上,其中,所述的覆盖层包括P型中心有源区和补偿掺杂区,
所述的P型中心有源区是向所述的覆盖层中心区域掺入P型杂质而形成;
所述的补偿掺杂区是向所述的P型中心有源区的外围环形区域内掺入N型杂质而形成;
-介质掩膜层,所述的介质掩膜层经由淀积方式布置在所述的覆盖层上,并经由光刻布置电极孔;
-正面电极层,所述的正面电极层布置在所述的介质掩膜层上,并通过所述的介质掩膜层的所述电极孔与所述的覆盖层相接触,实现电连接;
-背面电极层,所述的背面电极层布置在所述的衬底背面。
优选地,所述的衬底和所述的缓冲层均为N型InP材料。
优选地,所述的衬底为重掺杂层。
优选地,所述的光吸收层和所述的过渡层均为N型InGaAs材料。
优选地,所述的光吸收层为非故意掺杂的本征材料。
优选地,所述的渐变层为N型InGaAsP多层带隙渐变结构。
优选地,所述的电荷层和所述的覆盖层均为N型InP材料。
优选地,所述的电荷层为重掺杂层。
优选地,所述的P型中心有源区和所述的补偿掺杂区均采用热扩散或离子注入的方式实现掺杂,所述的P型中心有源区为P型重掺杂区。
优选地,所述的补偿掺杂区为掺入一定量的N型杂质的P型材料。
优选地,所述的P型中心有源区与所述的电荷层之间的区域为高电场的雪崩倍增区。
优选地,所述的介质掩膜层为SiO2或SiNx材料,所述的P型中心有源区上方有刻蚀出的环形电极孔。
优选地,所述的正面电极层通过所述的电极孔与所述的P型中心有源区相接触,且中央区域为透光的窗口区。
优选地,所述的背面电极布置在减薄之后的所述的衬底的背面。
本发明的另一个方面,一种制备所述的雪崩光电二极管的方法的步骤包括:
在第一步骤中:在衬底上利用外延生长设备依次生成缓冲层、光吸收层、过渡层、渐变层、电荷层和覆盖层;
在第二步骤中:利用光刻、刻蚀或者掺杂工艺,向所述的覆盖层中心区域掺入P型杂质,形成P型中心有源区;
在第三步骤中:利用光刻、刻蚀或者掺杂工艺,向所述的P型中心有源区的外围环形区域内掺入N型杂质,形成补偿掺杂区;
在第四步骤中:采用淀积方式在所述的覆盖层上制作介质掩膜层,并利用光刻或者刻蚀工艺,制作电极孔;
在第五步骤中:制作正面电极,通过所述的电极孔与所述的P型中心有源区形成欧姆接触,并利用光刻或者刻蚀工艺,制作出透光的窗口区;
在第六步骤中:将所述的衬底减薄后,在所述的衬底背面制作背面电极;
在第七步骤中:对所述的雪崩光电二极管的管芯进行分割解理,然后封装。
优选地,所述的P型中心有源区和所述的补偿掺杂区均采用热扩散或离子注入的方式实现掺杂,其中,所述的P型中心有源区为P型重掺杂区,所述的补偿掺杂区中掺入一定量的N型杂质,实现对所述的P型中心有源区外围区域的杂质补偿作用,所述的补偿掺杂区是P型材料。
优选地,所述的P型中心有源区与所述的电荷层之间的区域为高电场的雪崩倍增区。
优选地,所述的介质掩膜层为SiO2或SiNx材料,并在所述的P型中心有源区上方刻蚀出环形电极孔。
优选地,所述的正面电极层通过所述的电极孔与所述的P型中心有源区相接触,且中央区域为透光的窗口区。
优选地,所述的背面电极布置在减薄之后的所述的衬底的背面。
本发明依据半导体中杂质补偿的原理,在传统的两步扩散工艺基础上进行了改进,实现了对APD芯片边缘效应的抑制。在完成有源区P型掺杂后,在P型掺杂区外围再进行N型掺杂。利用N型杂质对P型杂质的补偿作用,实质上降低了P型有源区外围的P型杂质浓度,从而降低了整个有源区外围区域的击穿电场,实现了对APD芯片边缘提前击穿现象的抑制。
上述说明仅是本发明技术方案的概述,为了能够使得本发明的技术手段更加清楚明白,达到本领域技术人员可依照说明书的内容予以实施的程度,并且为了能够让本发明的上述和其它目的、特征和优点能够更明显易懂,下面以本发明的具体实施方式进行举例说明。
附图说明
通过阅读下文优选的具体实施方式中的详细描述,本发明各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。说明书附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。显而易见地,下面描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。而且在整个附图中,用相同的附图标记表示相同的部件。
在附图中:
图1是根据本发明一个实施例的雪崩光电二极管的结构示意图;
图2是P型中心有源区和补偿掺杂区的雪崩倍增因子与偏置电压的典型关系曲线;
图3是根据本发明一个实施例的制备雪崩光电二极管的方法的步骤示意图。
其中:
20-衬底;
21-缓冲层;
22-光吸收层;
23-过渡层;
24-渐变层;
25-电荷层;
26-覆盖层;
27-P型中心有源区;
28-补偿掺杂区;
29-介质掩膜层;
30-正面电极层;
31-背面电极层;
32-雪崩倍增区。
以下结合附图和实施例对本发明作进一步的解释。
具体实施方式
下面将参照附图更详细地描述本发明的具体实施例。虽然附图中显示了本发明的具体实施例,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。
需要说明的是,在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解,技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语,故应解释成“包含但不限定于”。说明书后续描述为实施本发明的较佳实施方式,然所述描述乃以说明书的一般原则为目的,并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。
为便于对本发明实施例的理解,下面将结合附图以具体实施例为例做进一步的解释说明,且各个附图并不构成对本发明实施例的限定。
为了更好地理解,图1是根据本发明一个实施例的雪崩光电二极管的结构示意图,如图1所示,所述雪崩光电二极管包括:
-衬底20;
-缓冲层21,所述的缓冲层21布置在所述的衬底20上;
-光吸收层22,所述的光吸收层22布置在所述的缓冲层21上;
-过渡层23,所述的过渡层23布置在所述的光吸收层22上;
-渐变层24,所述的渐变层24布置在所述的过渡层23上;
-电荷层25,所述的电荷层25布置在所述的渐变层24上;
-覆盖层26,所述的覆盖层26布置在所述的电荷层25上,其中,
所述的覆盖层26包括P型中心有源区27和补偿掺杂区28,
所述的P型中心有源区27是向所述的覆盖层26中心区域掺入P型杂质而形成;
所述的补偿掺杂区28是向所述的P型中心有源区27的外围环形区域内掺入N型杂质而形成;
-介质掩膜层29,所述的介质掩膜层29经由淀积方式布置在所述的覆盖层26上,并经由光刻布置电极孔;
-正面电极层30,所述的正面电极层30布置在所述的介质掩膜层29上,并通过所述的介质掩膜层29的所述电极孔与所述的覆盖层26相接触,实现电连接;
-背面电极层31,所述的背面电极层31布置在所述的衬底20背面。
图2是P型中心有源区和补偿掺杂区的雪崩倍增因子与偏置电压的典型关系曲线,如图2所示的P型中心有源区和补偿掺杂区的雪崩倍增因子与偏置电压的典型关系,其中,实线表示P型中心有源区,虚线表示补偿掺杂区,从图2中可以看出,相同偏置电压下,补偿掺杂区的倍增因子小于P型中心有源区的,特别是在接近击穿电压的区域,这种差异更明显。采用补偿掺杂区结构后,明显地提高了有源区外围区域,即补偿掺杂区的击穿电压,从而有效的抑制了边缘提前击穿现象的发生。本发明巧妙地利用杂质补偿原理对APD芯片边缘电场的分布进行了优化。在N型补偿掺杂的作用下,有源区外围区域的P型杂质浓度降低。在同样的偏置电压下,该区域的电场小于P型中心有源区的电场。从而使得APD边缘的击穿电压小于P型中心有源区内的击穿电压,实现了对边缘效应的抑制。虽然在P型中心有源区和补偿掺杂区的界面处存在杂质浓度差,但是由于都是P型杂质,不会形成PN结,因此不会形成明显的空间电荷分布,即在界面处不存在明显的界面电场。
在一个实施例中,所述的衬底20和所述的缓冲层21均为N型InP材料。
在一个实施例中,所述的衬底20为重掺杂层。
在一个实施例中,所述的光吸收层22和所述的过渡层23均为N型InGaAs材料。
在一个实施例中,所述的光吸收层22为非故意掺杂的本征材料。
在一个实施例中,所述的渐变层24为N型InGaAsP多层带隙渐变结构。
在一个实施例中,所述的电荷层25和所述的覆盖层26均为N型InP材料。
在一个实施例中,所述的电荷层25为重掺杂层。
在一个实施例中,所述的P型中心有源区27和所述的补偿掺杂区28均采用热扩散或离子注入的方式实现掺杂,所述的P型中心有源区27为P型重掺杂区。
在一个实施例中,所述的补偿掺杂区28为掺入一定量的N型杂质的P型材料。
在一个实施例中,所述的P型中心有源区27与所述的电荷层25之间的区域为高电场的雪崩倍增区32。
在一个实施例中,所述的介质掩膜层29为SiO2或SiNx材料,所述的P型中心有源区27上方有刻蚀出的环形电极孔。
在一个实施例中,所述的正面电极层30通过所述的电极孔与所述的P型中心有源区27相接触,且中央区域为透光的窗口区。
在一个实施例中,所述的背面电极层31布置在减薄之后的所述的衬底20的背面。
图3为本发明的一个实施例的制备雪崩光电二极管的步骤示意图,本发明实施例将结合图3进行具体说明。
如图3所示,一种制备所述的雪崩光电二极管的方法的步骤包括:
在第一步骤S1中:在衬底20上利用外延生长设备依次生成缓冲层21、光吸收层22、过渡层23、渐变层24、电荷层25和覆盖层26。例如,在重掺杂的N+型的InP衬底20上利用外延生长设备依次生长约1μm厚的N-型InP缓冲层21、2-4μm厚的N-型InGaAs光吸收层22、0.2-0.3μm厚的N型InGaAs过渡层23、0.05-0.1μm厚的N型InGaAsP渐变层24、0.1-0.5μm厚的掺杂浓度1-8×1017cm-3的N+型InP电荷层25和3-5μm厚的N-型InP覆盖层26。
在第二步骤S2中:利用光刻、刻蚀或者掺杂工艺,向所述的覆盖层26中心区域掺入P型杂质,形成P型中心有源区27。例如,利用光刻或者刻蚀工艺,在覆盖层26的中心形成扩散孔,采用热扩散技术向扩散孔内掺入Zn,杂质浓度约2-5×1018cm-3,实现对该区域的P型重掺杂。
在第三步骤S3中:利用光刻、刻蚀或者掺杂工艺,向所述的P型中心有源区27的外围环形区域内掺入N型杂质,形成补偿掺杂区28。例如,利用光刻或者刻蚀工艺,在P型中心有源区27的外围环形区域形成开孔区,采用离子注入技术,向开孔区内注入少量的Si,用以补偿该区域内的Zn杂质含量,使得该区域内P型浓度降低至0.1-0.8×1018cm-3。形成补偿掺杂区28。
在第四步骤S4中:采用淀积方式在所述的覆盖层26上制作介质掩膜层29,并利用光刻或者刻蚀工艺,制作电极孔。例如,采用化学气相沉积PECVD技术,在InP覆盖层26上制作100nm-200nm厚的SiNx作为介质掩膜层29,并利用光刻和刻蚀工艺在SiNx层上留出环形电极孔,用于电极接触。
在第五步骤S5中:制作正面电极层30,通过所述的电极孔与所述的P型中心有源区27形成欧姆接触,并利用光刻或者刻蚀工艺,制作出透光的窗口区。例如,采用光刻和电子束蒸发工艺,蒸发Ti/Pt/Au材料作为正面电极,与InP覆盖层26形成欧姆接触。同时,剥离后,保证P型中心有源区27上方为透光窗口区。
在第六步骤S6中:将所述的衬底20减薄后,在所述的衬底20背面制作背面电极层31。例如,将InP衬底20减薄至150~200μm厚,并抛光。再利用电子束蒸发技术,在InP衬底20背面蒸发Ti/Pt/Au材料制作背面电极层31。
在第七步骤S7中:对所述的雪崩光电二极管管芯进行分割解理,然后封装,最终获得的利用补偿掺杂技术制备的如APD芯片结构的雪崩光电二极管如图1所示。
本发明提出的APD制备方法与现有的平面工艺SAGCM结构APD芯片制备工艺相兼容,并基本沿用了现有APD芯片的外延结构,从而在不增加工艺复杂性的前提下,实现了对边缘效应的有效抑制。同时,还具有芯片结构简单,易于制备和可靠性高的特点。
尽管以上结合附图对本发明的实施方案进行了描述,但本发明并不局限于上述的具体实施方案和应用领域,上述的具体实施方案仅仅是示意性的、指导性的,而不是限制性的。本领域的普通技术人员在本说明书的启示下和在不脱离本发明权利要求所保护的范围的情况下,还可以做出很多种的形式,这些均属于本发明保护之列。

Claims (8)

1.一种雪崩光电二极管,其特征在于:所述的雪崩光电二极管包括:
-衬底(20);
-缓冲层(21),所述的缓冲层(21)布置在所述的衬底(20)上;
-光吸收层(22),所述的光吸收层(22)布置在所述的缓冲层(21)上,所述的光吸收层(22)为非故意掺杂的本征材料;
-过渡层(23),所述的过渡层(23)布置在所述的光吸收层(22)上;
-渐变层(24),所述的渐变层(24)布置在所述的过渡层(23)上;
-电荷层(25),所述的电荷层(25)布置在所述的渐变层(24)上,所述的电荷层(25)为重掺杂层;
-覆盖层(26),所述的覆盖层(26)布置在所述的电荷层(25)上,其中,所述的覆盖层(26)包括P型中心有源区(27)和补偿掺杂区(28),
所述的P型中心有源区(27)是向所述的覆盖层(26)中心区域掺入P型杂质而形成,所述的P型中心有源区(27)为P型重掺杂区;
所述的补偿掺杂区(28)是向所述的P型中心有源区(27)的外围环形区域内掺入N型杂质而形成;
-介质掩膜层(29),所述的介质掩膜层(29)经由淀积方式布置在所述的覆盖层(26)上,并经由光刻布置电极孔;
-正面电极层(30),所述的正面电极层(30)布置在所述的介质掩膜层(29)上,并通过所述的介质掩膜层(29)的所述电极孔与所述的覆盖层(26)相接触,实现电连接;
-背面电极层(31),所述的背面电极层(31)布置在所述的衬底(20)背面;
所述的衬底(20)为重掺杂层,所述的补偿掺杂区(28)为掺入一定量的N型杂质的P型材料。
2.根据权利要求1所述的雪崩光电二极管,其特征在于,所述的衬底(20)和所述的缓冲层(21)均为N型InP材料;所述的过渡层(23)为N型InGaAs材料;所述的渐变层(24)为N型InGaAsP多层带隙渐变结构;所述的电荷层(25)和所述的覆盖层(26)均为N型InP材料;所述的P型中心有源区(27)与所述的电荷层(25)之间的区域为高电场的雪崩倍增区(32);所述的介质掩膜层(29)为SiO2或SiNx材料,所述的P型中心有源区(27)上方有刻蚀出的环形的所述的电极孔;所述的正面电极层(30)通过所述的电极孔与所述的P型中心有源区(27)相接触,且中央区域为透光的窗口区。
3.根据权利要求1所述的雪崩光电二极管,其特征在于:所述的P型中心有源区(27)和所述的补偿掺杂区(28)均采用热扩散或离子注入的方式实现掺杂。
4.根据权利要求1所述的雪崩光电二极管,其特征在于:所述的背面电极层(31)布置在减薄之后的所述的衬底(20)的背面。
5.一种制备根据权利要求1-4中任一项所述的雪崩光电二极管的方法,其步骤包括:
在第一步骤(S1)中:在所述的衬底(20)上利用外延生长设备依次生成所述的缓冲层(21)、所述的光吸收层(22)、所述的过渡层(23)、所述的渐变层(24)、所述的电荷层(25)和所述的覆盖层(26);
在第二步骤(S2)中:利用光刻、刻蚀或者掺杂工艺,向所述的覆盖层(26)中心区域掺入P型杂质,形成所述的P型中心有源区(27);
在第三步骤(S3)中:利用光刻、刻蚀或者掺杂工艺,向所述的P型中心有源区(27)的外围环形区域内掺入N型杂质,形成所述的补偿掺杂区(28);
在第四步骤(S4)中:采用淀积方式在所述的覆盖层(26)上制作所述的介质掩膜层(29),并利用光刻或者刻蚀工艺,制作所述的电极孔;
在第五步骤(S5)中:制作所述的正面电极层(30),通过所述的电极孔与所述的P型中心有源区(27)形成欧姆接触,并利用光刻或者刻蚀工艺,制作出透光的窗口区;
在第六步骤(S6)中:将所述的衬底(20)减薄后,在所述的衬底(20)背面制作所述的背面电极层(31);
在第七步骤(S7)中:对所述的雪崩光电二极管管芯进行分割解理,然后封装。
6.根据权利要求5所述的方法,其特征在于:所述的P型中心有源区(27)和所述的补偿掺杂区(28)均采用热扩散或离子注入的方式实现掺杂,其中,所述的P型中心有源区(27)为P型重掺杂区,所述的补偿掺杂区(28)中掺入一定量的N型杂质,实现对所述的P型中心有源区(27)外围区域的杂质补偿作用,所述的补偿掺杂区掺杂后是P型材料。
7.根据权利要求5所述的方法,其特征在于:所述的P型中心有源区(27)与所述的电荷层(25)之间的区域为高电场的雪崩倍增区(32);所述的介质掩膜层(29)为SiO2或SiNx材料,并在所述的P型中心有源区(27)上方刻蚀出环形电极孔;所述的正面电极层(30)通过所述的电极孔与所述的P型中心有源区(27)相接触,且中央区域为透光的窗口区。
8.根据权利要求5所述的方法,其特征在于:所述的背面电极层(31)布置在减薄之后的所述的衬底(20)的背面。
CN201610976991.6A 2016-11-07 2016-11-07 一种雪崩光电二极管及其制备方法 Active CN106299016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610976991.6A CN106299016B (zh) 2016-11-07 2016-11-07 一种雪崩光电二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610976991.6A CN106299016B (zh) 2016-11-07 2016-11-07 一种雪崩光电二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN106299016A CN106299016A (zh) 2017-01-04
CN106299016B true CN106299016B (zh) 2018-01-12

Family

ID=57721526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610976991.6A Active CN106299016B (zh) 2016-11-07 2016-11-07 一种雪崩光电二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN106299016B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862747B2 (en) * 2019-04-05 2024-01-02 Mitsubishi Electric Corporation Semiconductor light-receiving element and method of manufacturing semiconductor light-receiving element
CN110364590B (zh) * 2019-07-09 2024-05-10 武汉光谷量子技术有限公司 一种高增益带宽积的光探测器及其制造方法
CN110676333B (zh) * 2019-10-10 2021-05-11 中国电子科技集团公司第四十四研究所 一种单光子Si-APD探测器及其制造方法
CN111769168B (zh) * 2020-07-06 2022-03-11 武汉光谷量子技术有限公司 窄光谱响应的光电探测器及其制作方法和设计方法
CN113707763B (zh) * 2021-08-26 2023-10-31 厦门理工学院 一种平面InGaAs/InP APD光电探测器的制备方法
CN114220886B (zh) * 2021-12-14 2023-11-24 中国电子科技集团公司第四十四研究所 一种拉通型硅apd阵列及其像元间隔离方法
CN114388632B (zh) * 2022-01-12 2023-11-14 中国电子科技集团公司第四十四研究所 基于浮置环的多像素自由运行单光子探测器及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070780A (zh) * 2015-07-30 2015-11-18 中国电子科技集团公司第四十四研究所 一种平面型三阶梯结雪崩光电二极管及制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169634B2 (en) * 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
US8822311B2 (en) * 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070780A (zh) * 2015-07-30 2015-11-18 中国电子科技集团公司第四十四研究所 一种平面型三阶梯结雪崩光电二极管及制作方法

Also Published As

Publication number Publication date
CN106299016A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106299016B (zh) 一种雪崩光电二极管及其制备方法
US7187013B2 (en) Avalanche photodiode
JP5215284B2 (ja) 多接合型化合物半導体太陽電池
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
EP0159544B1 (en) Avalanche photodiode and its manufacturing method
US8178863B2 (en) Lateral collection architecture for SLS detectors
CN103189998A (zh) 用于多结太阳能电池的InP晶格常数的II型高带隙隧道结
JPH08242016A (ja) フォトダイオードの製造方法
US8729602B2 (en) Avalanche photodiode
JP2010135360A (ja) アバランシェフォトダイオード
EP2246905A2 (en) Multijunction photovoltaic structure with three-dimensional subcell and method thereof
EP0304048B1 (en) A planar type heterostructure avalanche photodiode
JP2002368238A (ja) タンデム型太陽電池およびその製造方法
CN106409966B (zh) 半导体受光元件
CN110190148A (zh) 一种雪崩光电二极管及其制作方法
JP2011060853A (ja) Iii−v族化合物半導体受光素子、及びiii−v族化合物半導体受光素子を作製する方法
KR101066604B1 (ko) 아발란치 포토 다이오드의 제조 방법
CN110364590A (zh) 一种高增益带宽积的光探测器及其制造方法
JP2703167B2 (ja) 受光素子及びその製造方法
KR101705725B1 (ko) 저전압 고이득 고속 광 검출기 및 그의 제조방법
CN115810675A (zh) 一种平面型InP基SPAD及其应用
JP2016213251A (ja) 受光素子
CN116387381A (zh) 红外探测器及其制作方法
JPH07183569A (ja) Sam型アバランシフォトダイオード及びその作製方法
CN116936659A (zh) 双极势垒短波红外探测器及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant