CN106298717A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106298717A
CN106298717A CN201610304288.0A CN201610304288A CN106298717A CN 106298717 A CN106298717 A CN 106298717A CN 201610304288 A CN201610304288 A CN 201610304288A CN 106298717 A CN106298717 A CN 106298717A
Authority
CN
China
Prior art keywords
teat
cartridge
flange part
cylindrical portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610304288.0A
Other languages
English (en)
Other versions
CN106298717B (zh
Inventor
大西永
大西一永
丸山力宏
万·阿札·宾·万·马特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106298717A publication Critical patent/CN106298717A/zh
Application granted granted Critical
Publication of CN106298717B publication Critical patent/CN106298717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种具备筒状部件的半导体装置，该半导体装置能够在焊接该筒状部件时抑制焊料飞散。该半导体装置具备在正面具有电路层的层叠基板、焊接于电路层的筒状部件、和插入到该筒状部件并与该筒状部件电连接的外部端子。筒状部件具有圆筒部和连接到圆筒部的长度方向的一端的凸缘部。该凸缘部具备与电路层相对的第一突部、第二突部和第三突部。该第一突部与第二突部之间的距离、该第二突部与第三突部之间的距离以及该第三突部与第一突部之间的距离均比该圆筒部的内径大。

Description

半导体装置
技术领域
本发明涉及一种具备筒状部件的半导体装置。
背景技术
半导体装置中的功率半导体模块的一例为具备：具有电路层的层叠基板；与该电路层电连接且机械连接的半导体芯片；和与该电路层的该半导体芯片的相同或不同的区域电连接且机械连接的外部端子。近年来，作为相对于机械应力和振动而长期稳定并且简单又价廉地将外部端子连接到层叠基板的技术，公开了一种使用了以焊料接合到层叠基板的电路层的筒状部件的功率半导体模块(专利文献1)。
现有技术文献
专利文献
专利文献1：美国专利第8087943号说明书
发明内容
技术问题
在使用焊膏和/或板焊料焊接专利文献1中记载的筒状部件时，存在溶融的焊料飞散而附着并固化在筒状部件的圆筒部的内表面的情况。固化在圆筒部的内表面的焊料存在阻碍外部端子的插入而导致接触不良的隐患。另外，如果强行插入外部端子，则存在破坏外部端子或筒状部件的隐患。
本发明是鉴于这点而实现的，其目的在于提供一种在具备筒状部件的半导体装置中能够在焊接该筒状部件时抑制焊料飞散的半导体装置。
技术方案
为了达成上述目的，作为一个实施形态，提供了以下的半导体装置。
半导体装置具备在正面具有电路层的层叠基板、焊接于上述电路层的筒状部件、和插入到上述筒状部件并与上述筒状部件电连接的外部端子。上述筒状部件具有圆筒部和连接到该圆筒部的长度方向的一端的凸缘部。上述凸缘部具备与上述电路层相对的第一突部、第二突部和第三突部。上述第一突部与第二突部之间的距离、上述第二突部与第三突部之间的距离以及上述第三突部与第一突部之间的距离均比上述圆筒部的内径大。
发明效果
根据本发明，具备筒状部件的半导体装置能够在焊接该筒状部件时抑制焊料飞散。
附图说明
图1是示出根据本发明的制造方法而制造的半导体模块的一例的部分截面的正视图。
图2是图1的半导体模块的主要部分的扩大剖视图。
图3是筒状部件的立体图。
图4是将外部端子插入到筒状部件的俯视图。
图5是插入有外部端子的筒状部件的剖视图。
图6是筒状部件的第一凸缘部的俯视图。
图7是图6的筒状部件的第一凸缘部的俯视图。
图8是另一筒状部件的第一凸缘部的俯视图。
图9是图8的筒状部件的第一凸缘部的俯视图。
图10是又一筒状部件的第一凸缘部的俯视图。
图11是图10的筒状部件的第一凸缘部的俯视图。
图12是现有的筒状部件的凸缘部的俯视图。
图13是插入有外部端子的图12的筒状部件的剖视图。
符号说明
1 功率半导体模块
2 层叠基板
3A、3B、3C、3D 半导体芯片
5 键合线
6、16、26 筒状部件
7 外部端子
8 壳体
9 凝胶
61 圆筒部
62、62A、62B 第一凸缘部
63 第二凸缘部
64 曲面部
65 平坦部
66、66A、66B 第一突部
67、67A、67B 第二突部
68、68A、68B 第三突部
具体实施方式
(实施方式一)
使用附图对本发明的半导体装置的实施方式进行具体说明。
图1是本发明的半导体装置的一个实施方式，是功率半导体模块1的一例的单侧剖视图。图2是图1的半导体模块1的主要部分的扩大剖视图。
功率半导体模块1具备：在正面具有电路层2b的层叠基板2；焊接于电路层2b的筒状部件6；和与插入到筒状部件6且与筒状部件6电连接的外部端子7。在层叠基板2上，作为半导体元件至少搭载有一个，在图示的实施方式中搭载有四个半导体芯片3A、3B、3C和3D。半导体芯片3A、3B、3C和3D可以设为例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅型双极晶体管)芯片或FWD(Free Wheeling Diode：续流二极管)芯片。也可以代替IGBT而使用MOSFET芯片，还可以代替IGBT芯片和FWD芯片而使用RC-IGBT芯片。层叠基板2由以下部分层叠而成，即由氧化铝、氮化铝、氮化硅等的绝缘性陶瓷构成的绝缘板2a；配置在绝缘板2a的正面，且选择性地形成铜箔和/或铝箔等的导体而构成电路的电路层2b；配置在绝缘板2a的背面且由铜箔和/或铝箔等构成的金属层2c。层叠基板2可以使用直接接合了绝缘板2a、电路层2b和金属层2c的DCB(Direct Copper Bond：直接铜键合)基板和/或AMB基板(Active Metal Bonding：活性金属键合)等。
半导体芯片3A、3B、3C和3D在正面和背面具有电极，背面的电极通过焊料4与电路层2b电连接且机械连接，正面的电极通过铜或铝等的键合线和/或引线框架5与电路层2b电连接。
在层叠基板2的电路层2b以焊料4接合有筒状部件6。筒状部件6为导电性的材料，例如为铜制。将外部端子7一侧的端部插入并固定于筒状部件6。
层叠基板2收纳在壳体8内，在该层叠基板2的电路层2b，电接合且机械接合有半导体芯片3A、3B、3C和3D，接合有筒状部件6，连接有键合线5。壳体8是通过该壳体8的下端与层叠基板2的周边部通过粘接剂(未图示)粘接而固定的。在比壳体8的上盖部的更内侧的空间填充有凝胶9，由此将壳体8的内部封装。外部端子7的另一侧的端部从壳体8突出。
如图3所示的立体图，筒状部件6具有中空的圆筒部61、与圆筒部61的长度方向的一端连接的第一凸缘部62和与另一端连接的第二凸缘部63。因为图3所示的筒状部件6的第一凸缘部62和第二凸缘部63具有相同形状，所以以下对筒状部件6的凸缘部以第一凸缘部62为代表进行说明。
第一凸缘部62是与电路层2b相对的部分。第一凸缘部62在内周侧具有与圆筒部61连接的曲面部64，在外周侧具有与曲面部64连接的平坦部65。第一凸缘部62还具有从平坦部65向与电路层2b相对的方向突出的第一突部66、第二突部67和第三突部68。第一突部66、第二突部67和第三突部68的距离平坦部65的表面的高度为，在将第一凸缘部62焊接于电路层2b时，第一突部66、第二突部67和第三突部68接近电路层2b，并且在平坦部65和电路层2b之间确保有充分的焊料厚度这样的高度。
使用图6在后面对第一突部66、第二突部67和第三突部68进行详细描述，第一突部66与第二突部67之间的距离L1、第二突部67与第三突部68之间的距离L2以及第三突部68与第一突部66之间的距离L3配置为均比圆筒部61的内径D大。第一突部66、第二突部67和第三突部68以分别与第一凸缘部62的外周接触的方式配置于平坦部65，不配置于曲面部64。
筒状部件6被焊接于电路层2b，以使第一凸缘部62与电路层2b相对并且圆筒部61的中心轴垂直于电路层2b的方式被固定。第一突部66、第二突部67和第三突部68接近电路层2b，确保平坦部65与电路层2b之间的焊料厚度。另外，平坦部65成为焊接时焊膏中的焊剂和/或板焊料中的气体的排出路。平坦部65的主面可以与圆筒部61的中心轴正交，与电路层2b的主面平行。
在焊接的筒状部件6的圆筒部61插入外部端子7并将其固定。如图4的筒状部件6的俯视图所示，外部端子7的对角线长度比圆筒部61的内径稍大，并且外部端子7具有多边形的横截面形状、例如四边形的横截面形状。外部端子7可以具有非圆形的横截面形状。在将外部端子7插入到筒状部件6时，以外部端子7的角部使圆筒部61稍微塑性变形，换言之，通过模锻能够将外部端子7更可靠地连接于筒状部件6。
图5示出插入有外部端子7的筒状部件6的剖视图。电路层2b与第一凸缘部62通过介于它们之间的焊料4电连接且机械连接。
在图6以俯视图示出筒状部件6的第一凸缘部62。配置成第一突部66与第二突部67之间的距离L1、第二突部67与第三突部68之间的距离L2以及第三突部68与第一突部66之间的距离L3均比圆筒部61的内径D大。距离L1是指在图示的第一凸缘部62的俯视图中，在连结第一突部66的轮廓上的一点和第二突部67的轮廓上的一点的线段为最短距离的情况下的距离。同样的，距离L2是指在第一凸缘部62的俯视图中，在连结第二突部67的轮廓上的一点和第三突部68的轮廓上的一点的线段为最短距离的情况下的距离。距离L3是指在第一凸缘部62的俯视图中，在连结第三突部68的轮廓上的一点和第一突部66的轮廓上的一点的线段为最短距离的情况下的距离。
通过使距离L1比圆筒部61的内径D大，距离L2也比内径D大，距离L3也比圆筒部61的内径D大，从而在焊接筒状部件时能够抑制焊料飞散。认为其理由如下。
由于焊接时第一突部66～第三突部68接近电路层2b，所以电路层2b和第一凸缘部62在接合时，焊剂和/或气体经由平坦部65向第一凸缘部62的外侧或圆筒部61排出。因此，第一凸缘部62的平坦部65以及第一突部66～第三突部68的形状对焊接时的焊剂和/或气体的排出情况有影响。
如图12的凸缘部的俯视图所示，专利文献1的图1中所示的筒状部件106在凸缘部162的平坦部165沿着凸缘部162的外周具备圆弧状的三个突部166、167、168。突部166与突部167之间的距离L1、突部167与突部168之间的距离L2、突部168与突部166之间的距离L3均比内径D小。因为具备了这样的具有突部166、突部167、突部168的凸缘部162的筒状部件106中距离L1、距离L2、距离L3，即相邻突部之间的平坦部的宽度小，所以在焊接时焊剂和/或气体从凸缘部162的外周向外侧排出的量受限制，而主要向圆筒部161排出。因此，大部分焊剂和/或气体穿过在圆筒部161的端部溶融了的焊料，而被排出至圆筒部161的中空部。这时的气体压力变高，因此会出现在圆筒部161的端部溶融了的焊料在焊剂和/或气体排出的同时飞散，附着并固化在圆筒部161的内表面。在图13的(a)示出筒状部件106的剖视图，在图13的(b)示出插入有外部端子7的筒状部件106的剖视图。筒状部件106在圆筒部161的长度方向的一端连接有凸缘部162，在另一端连接有凸缘部163。筒状部件106会出现焊料4向圆筒部161的内表面飞散，阻碍外部端子7的插入的情况。
在专利文献1的图9中示出的作为一个方式的筒状部件为在凸缘部以放射状具备三个大致四边形的突部。该三个突部中相邻突部之间的距离与图12所示的筒状部件相比较大，但相邻突部之间的距离比其筒状部件的内径小。另外，专利文献1的图9的各突部以从凸缘部的外周跨越内周附近的长度配置为放射状，因此在制造筒状部件时，形成凸缘部的弯曲加工和形成突部的冲压加工较难。其结果为，可能导致成品率低下和成本增加。
与此相对，图6所示的本实施方式的筒状部件6由于上述的距离L1、距离L2和距离L3均比圆筒部61的内径D大，所以在焊接时，焊剂和/或气体从凸缘外周向外侧排出的量多。因此，向圆筒部的中空部排出的焊剂和/或气体的气体压力低，能够抑制在圆筒部的端部溶融的焊料在排出焊剂和/或气体的同时飞散。
另外，筒状部件6的第一突部66、第二突部67和第三突部68不配置在第一凸缘部62的曲面部64，而仅配置在平坦部65，并且与平坦部65的外周，换言之与第一凸缘部62的外周接触而配置。因为第一突部66、第二突部67和第三突部68未配置在第一凸缘部62的曲面部64，所以容易进行形成凸缘部的弯曲加工和形成突部的冲压加工。其结果为，实现成品率的提高和/或成本的降低。另外，在接合前使用夹具在电路层2b上配置筒状部件6时的稳定性良好。
图6所示的筒状部件6，更具体来说第一突部66、第二突部67和第三突部68在第一凸缘部62上相对于圆筒部61的中心轴旋转对称地配置。由此，容易进行形成突部的冲压模具的设计、制作，在接合前使用夹具在电路层2b上配置筒状部件6时的稳定性良好。
筒状部件6的第一突部66、第二突部67和第三突部68具有相同形状。由于具有相同形状，所以容易进行形成这些突部的冲压模具的设计、制作。
筒状部件6的第一突部66、第二突部67和第三突部68，更具体来说，如图7所示的第一凸缘部62的俯视图，在从圆筒部61的中心轴方向观察时，具备将第一凸缘部62的内周侧的圆弧或线段66a、67a、68a视为上底，将凸缘外周侧的圆弧66b、67b、68b视为下底的大致等腰梯形的外形。第一突部66中的与第二突部67相对一侧的一个腰66d和第二突部67中的与第一突部66相对一侧的一个腰67c大致平行。同样地，第二突部67中的与第三突部68相对一侧的一个腰67d和第三突部68中的与第二突部67相对一侧的一个腰68c大致平行。第三突部68中的与第一突部66相对一侧的一个腰68d和第一突部66中的与第三突部68相对一侧的一个腰66c大致平行。由于筒状部件6具备第一突部66、第二突部67和第三突部68为大致等腰梯形的外形，相对的突部的腰大致平行，所以在焊接时焊剂和/或气体能够容易地从第一凸缘部62的外周向外侧排出，因此能够抑制焊料向圆筒部61的内表面飞散，另外，利用冲压加工形成第一突部66、第二突部67和第三突部68的冲压模具的设计、制作比较容易，进一步地能够使用冲压模具良好地赋予大致等腰梯形的外形。
具备上述的大致等腰梯形的外形的第一突部66、第二突部67和第三突部68中视为下底的凸缘外周侧的圆弧66b、67b、68b的长度b1、b2和b3，优选是圆筒部61的内径D的0.1倍以上且2倍以下。在b1、b2和b3是内径D的0.1倍以上且2倍以下的情况下，兼具有优良的焊剂、气体排出性和优良的筒状部件的支撑性。
(实施方式二)
本发明的实施方式二的功率半导体模块与上述的实施方式一的功率半导体模块的不同仅在于筒状部件，所以以下对作为区别特征的筒状部件进行说明。图8示出本实施方式的筒状部件的凸缘部的俯视图。应予说明，关于图8的筒状部件，对与图6所示的筒状部件6相同的部件标记了相同符号，以下省略重复说明。
图8所示的筒状部件16在第一凸缘部62A具备作为三个突部的第一突部66A、第二突部67A和第三突部68A。第一突部66A、第二突部67A和第三突部68A与图6所示的筒状部件6的第一突部66、第二突部67和第三突部68的形状、大小、配置都不同。第一突部66A、第二突部67A和第三突部68A是圆形。第一突部66A与第二突部67A之间的距离L1、第二突部67A与第三突部68A之间的距离L2以及第三突部68A与第一突部66A之间的距离L3比圆筒部61的内径D大。通过距离L1、距离L2和距离L3比圆筒部61的内径D大，能够在焊接筒状部件时抑制焊料飞散。
第一突部66A、第二突部67A和第三突部68A不配置在第一凸缘部62A的曲面部64，而仅配置在平坦部65，并且配置在第一凸缘部62A的平坦部65的内周端和外周端之间。通过第一突部66A、第二突部67A和第三突部68A未配置在第一凸缘部62A的曲面部64，使得形成凸缘部的弯曲加工和形成突部的冲压加工比较容易进行。其结果为，实现成品率的提高和/或成本的降低。
使用图9对第一凸缘部62A上的第一突部66A、第二突部67A以及第三突部68A的配置进行更为具体的说明。将穿过圆筒部61的中心轴C并与在第一突部66A的外形上远离第二突部67A的一侧的一点相切的线段作为第一线段S1，并将穿过圆筒部61的中心轴C并与在第二突部67A的外形上远离第一突部66A的一侧的一点相切的线段作为第二线段S2。第一线段S1与第一突部66A的轮廓上的一点相切，第二线段S2与第二突部67A的轮廓上的一点相切。第一突部66A和第二突部67A配置于夹在第一线段S1与第二线段S2之间的区域A。第三突部68A在相对于圆筒部61的中心轴C与区域A相反的一侧配置于夹在第一线段S1与第二线段S2之间的区域B。区域A、B是第一凸缘部62A上的区域。
图9的筒状部件16的第一突部66A、第二突部67A以及第三突部68A不以相对于圆筒部61的中心轴C而旋转对称的方式配置。通过使第一突部66A和第二突部67A配置于区域A，使第三突部68A配置于区域B，从而在接合前在使用夹具将筒状部件16配置在电路层2b上时，筒状部件16由第一突部66A、第二突部67A以及第三突部68A的三点支撑，稳定性良好。
筒状部件16的第一突部66A、第二突部67A和第三突部68A的大小相同。不过也可以三个突部中的一个大小与其他两个不同，或者所有突部的大小都不同。
第一突部66A、第二突部67A和第三突部68A具有圆形的相同外形。通过具有相同形状，容易进行形成这些突部的冲压模具的设计、制作。这些突部的外形不限于圆形，可以具备四边形等任何外形。另外，也可以三个突部中的一个形状与其他两个不同，或者所有突部的形状都不同。
(实施方式三)
本发明的实施方式三的功率半导体模块与上述的实施方式一的功率半导体模块的不同仅在于筒状部件，所以以下对作为区别特征的筒状部件进行说明。图10示出本实施方式的筒状部件的凸缘部的俯视图。应予说明，关于图10的筒状部件，对与图6所示的筒状部件6相同的部件标记了相同符号，以下省略重复说明。
图10所示的筒状部件26是在第一凸缘部62B具备第一突部～第n突部(n为4以上的整数)的例子，图示的例是具体到n为4的情况。
第一凸缘部62B具备第一突部66B、第二突部67B、第三突部68B和第四突部69B。这些均具有大致四边形。第一突部66B与第二突部67B之间的距离L1、第二突部67B与第三突部68B之间的距离L2以及第三突部68B与第一突部66B之间的距离L3比圆筒部61的内径D大。通过使距离L1、距离L2和距离L3比圆筒部61的内径D大，能够在焊接筒状部件时抑制焊料飞散。
第一突部66B、第二突部67B、第三突部68B以及第四突部69B不配置在第一凸缘部62B的曲面部64，而仅配置在平坦部65，并且以与平坦部65的外周，换言之与第一凸缘部62B的外周接触的方式配置。通过使第一突部66B、第二突部67B、第三突部68B和第四突部69B不配置在第一凸缘部62B的曲面部64，所以容易进行形成凸缘部的弯曲加工和形成突部的冲压加工。其结果为，实现成品率的提高和成本的降低。另外，通过使这些突部以与第一凸缘部62B的外周接触的方式配置，从而容易进行形成突部的冲压加工。
使用图11对第一凸缘部62B上的第一突部66B、第二突部67B、第三突部68B以及第四突部69B的配置进行更为具体的说明。在第一凸缘部62B上，将穿过圆筒部61的中心轴C并与在第一突部66B的外形上远离第二突部67B的一侧的一点相切的线段作为第一线段S1，并将穿过圆筒部61的中心轴C并与在第二突部67B的外形上远离第一突部66B的一侧的一点相切的线段作为第二线段S2。第一线段S1与第一突部66B的轮廓上的一点相切，第二线段S2与第二突部67B的轮廓上的一点相切。第一突部66B和第二突部67B配置于夹在第一线段S1与第二线段S2之间的区域A。第三突部68B在相对于圆筒部61的中心轴C与区域A相反的一侧配置于夹在第一线段S 1与第二线段S2之间的区域B。区域A、B是第一凸缘部62B上的区域。
通过使第一突部66B和第二突部67B配置于区域A，使第三突部68B配置于区域B，在接合前在使用夹具将筒状部件26配置在电路层2b上时，筒状部件26由第一突部66B、第二突部67B以及第三突部68B的三点支撑，稳定性良好。
若第一突部66B和第二突部67B配置于区域A，第三突部68B配置于区域B，则第四突部69B可以配置于第一凸缘部62B的平坦部65上的任何位置。在图10所示的筒状部件26中，第四突部69B在第一凸缘部62B的外周的圆弧上，配置在第一突部66B与第三突部68B之间。
第一突部66B、第二突部67B、第三突部68B和第四突部69B的大小相同。不过也可以四个突部中的一个或两个的大小与其他两个或三个不同，或者也可以所有突部的大小都不同。
第一突部66B、第二突部67B、第三突部68B和第四突部69B具有大致四边形的相同形状。通过具有相同形状，从而容易进行形成这些突部的冲压模具的设计、制作。这些突部的外形不限于大致四边形，可以具备任何外形。另外，也可以四个突部中的一个或两个的形状与其他两个或三个不同，或者也可以所有突部的形状都不同。
在图10中，对第n突部的n为4的情况进行了说明，但即使在n为5以上的情况，只要第一突部和第二突部配置于区域A，且作为第一突部和第二突部以外的突部而定义的第三突部配置于区域B，则第n突部能够配置在第一凸缘部62B的平坦部65上的任何位置。另外，即使n为5以上，通过使各突部具有相同形状，从而容易进行形成突部的冲压模具的设计、制作。
图6、图8以及图10所示的筒状部件6、16、26的圆筒部61的长度方向的一端连接有第一凸缘部62、62A、62B，另一端连接有第二凸缘部63。第二凸缘部63由于不与层叠基板2的电路层接合，所以不是必需的部分，所以也可以是具有第一凸缘部62、62A、62B而没有第二凸缘部63的筒状部件。不过具有第二凸缘部63使外部端子7的插入比较容易，另外减少在用于将筒状部件配置在电路层2b上的夹具内的部件的晃动。
进一步地，优选设为在第二凸缘部63具有与第一凸缘部62、62A、62B中具备的突部相同的根据本发明的突部的筒状部件。通过使第一凸缘部62、62A、62B与第二凸缘部63的形状没有区别，从而在向用于将筒状部件配置在电路层2b上的夹具安装该筒状部件时，没有必要识别与电路层2b相对的凸缘部是否为第一凸缘部62、62A、62B，所以会提高接合筒状部件的可施工性。
第二凸缘部63优选分别与第一凸缘部的第一突部、第二突部和第三突部形状相同的突部配置在与第一突部、第二突部和第三突部相对的位置。这是因为形成这些突部的冲压模具的设计、制作比较容易。在第一凸缘部62、62A、62B具备第n突部(n为4以上的整数)的情况下，也优选在第二凸缘部63将第n突部(n为4以上的整数)配置在相对的位置。
以上，针对本发明的半导体装置通过附图和实施方式进行了具体的说明，但本发明的半导体装置不限于附图和实施方式所记载的内容，也可以进行各种变形。

Claims (13)

1.一种半导体装置，其特征在于，具备：
层叠基板，其在正面具有电路层；
筒状部件，其焊接于所述电路层；和
外部端子，其插入到所述筒状部件并与所述筒状部件电连接，
所述筒状部件具有圆筒部和连接到所述圆筒部的长度方向的一端的凸缘部，
所述凸缘部具备与所述电路层相对的第一突部、第二突部和第三突部，所述第一突部与所述第二突部之间的距离、所述第二突部与所述第三突部之间的距离以及所述第三突部与所述第一突部之间的距离均比所述圆筒部的内径大。
2.根据权利要求1所述的半导体装置，其特征在于，
所述凸缘部分别在内周侧具备与所述圆筒部连接的曲面部，在外周侧具备与所述曲面部连接的圆盘状的平坦部，所述第一突部、所述第二突部和所述第三突部未配置于所述曲面部，而配置于所述平坦部。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一突部、所述第二突部和所述第三突部以相对于所述圆筒部的中心轴旋转对称的方式配置在所述凸缘部上。
4.根据权利要求3所述的半导体装置，其特征在于，
所述第一突部、所述第二突部和所述第三突部为相同形状，以与所述平坦部的外周接触的方式配置，并具备将所述第一突部、所述第二突部以及所述第三突部的各自的外周侧的圆弧作为下底的大致等腰梯形的外形，所述第一突部的一个腰和所述第二突部的与所述一个腰相对的另一个腰呈大致平行。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第一突部的外周侧的圆弧的长度为所述圆筒部的内径的0.1倍以上且2倍以下。
6.根据权利要求2所述的半导体装置，其特征在于，
将穿过所述圆筒部的中心轴并与在所述第一突部的外形上远离所述第二突部的一侧的一点相切的线段作为第一线段，并将穿过所述圆筒部的中心轴并与在所述第二突部的外形上远离第一突部的一侧的一点相切的线段作为第二线段，
所述第一突部和所述第二突部配置于夹在所述第一线段与所述第二线段之间的区域，
所述第三突部在相对于所述圆筒部的中心轴与配置有所述第一突部和所述第二突部的区域相反的一侧配置于夹在所述第一线段与所述第二线段之间的区域。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一突部、所述第二突部和所述第三突部具有相同形状。
8.根据权利要求1或7所述的半导体装置，其特征在于，
所述筒状部件还具有连接到所述圆筒部的长度方向的另一端的另一凸缘部。
9.根据权利要求8所述的半导体装置，其特征在于，
在所述另一凸缘部的与所述第一突部、所述第二突部和所述第三突部相对的位置配置有分别与所述第一突部、所述第二突部和所述第三突部具有相同形状的突部。
10.根据权利要求6所述的半导体装置，其特征在于，
所述凸缘部还具备第n突部，其中，n为4以上的整数。
11.根据权利要求10所述的半导体装置，其特征在于，
所述第一突部、所述第二突部、所述第三突部和所述第n突部具有相同形状。
12.根据权利要求11所述的半导体装置，其特征在于，
所述筒状部件还具有连接到所述圆筒部的长度方向的另一端的另一凸缘部。
13.根据权利要求12所述的半导体装置，其特征在于，
在所述另一凸缘部的与所述第一突部、所述第二突部、所述第三突部和所述第n突部相对的位置配置有分别与所述第一突部、所述第二突部、所述第三突部和所述第n突部具有相同形状的突部。
CN201610304288.0A 2015-06-25 2016-05-10 半导体装置 Active CN106298717B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015128039A JP6481527B2 (ja) 2015-06-25 2015-06-25 半導体装置
JP2015-128039 2015-06-25

Publications (2)

Publication Number Publication Date
CN106298717A true CN106298717A (zh) 2017-01-04
CN106298717B CN106298717B (zh) 2020-02-11

Family

ID=57602869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610304288.0A Active CN106298717B (zh) 2015-06-25 2016-05-10 半导体装置

Country Status (3)

Country Link
US (1) US9876293B2 (zh)
JP (1) JP6481527B2 (zh)
CN (1) CN106298717B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518278A1 (en) 2018-01-30 2019-07-31 Infineon Technologies AG Power semiconductor module and method for producing the same
JP7099524B2 (ja) * 2018-06-19 2022-07-12 富士電機株式会社 半導体装置の製造方法及び半導体装置
CN113035790B (zh) * 2019-12-24 2024-04-02 株洲中车时代半导体有限公司 焊接底座及功率半导体模块
US11404336B2 (en) * 2020-06-29 2022-08-02 Infineon Technologies Austria Ag Power module with metal substrate
IT202000023641A1 (it) * 2020-10-07 2022-04-07 St Microelectronics Srl Elemento di bloccaggio dei piedini di connessione di piastrine semiconduttrici, in particolare per moduli di potenza per applicazioni automobilistiche, e metodo di assemblaggio
JPWO2022259824A1 (zh) * 2021-06-08 2022-12-15
TW202326955A (zh) * 2021-12-16 2023-07-01 財團法人工業技術研究院 功率半導體裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108308A (en) * 1991-05-31 1992-04-28 Amp Incorporated Pylon actuated locking eyelet
JP2009164427A (ja) * 2008-01-08 2009-07-23 Sony Corp 光学装置、その製造方法及び光通信装置
CN101546741A (zh) * 2008-01-23 2009-09-30 英飞凌科技股份有限公司 接触元件、功率半导体模块和具有该模块的电路装置
CN104067387A (zh) * 2012-03-22 2014-09-24 三菱电机株式会社 半导体装置及其制造方法
CN104064493A (zh) * 2013-03-22 2014-09-24 富士电机株式会社 半导体装置的制造方法以及安装夹具
WO2014148319A1 (ja) * 2013-03-21 2014-09-25 富士電機株式会社 コンタクト部品、および半導体モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836425B2 (ja) * 2004-09-15 2011-12-14 イビデン株式会社 半導体搭載用リードピン
JP5268786B2 (ja) * 2009-06-04 2013-08-21 三菱電機株式会社 半導体モジュール
JP2011181872A (ja) * 2010-03-04 2011-09-15 Toppan Printing Co Ltd 半導体搭載基板用リードピン

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108308A (en) * 1991-05-31 1992-04-28 Amp Incorporated Pylon actuated locking eyelet
JP2009164427A (ja) * 2008-01-08 2009-07-23 Sony Corp 光学装置、その製造方法及び光通信装置
CN101546741A (zh) * 2008-01-23 2009-09-30 英飞凌科技股份有限公司 接触元件、功率半导体模块和具有该模块的电路装置
CN104067387A (zh) * 2012-03-22 2014-09-24 三菱电机株式会社 半导体装置及其制造方法
WO2014148319A1 (ja) * 2013-03-21 2014-09-25 富士電機株式会社 コンタクト部品、および半導体モジュール
CN104064493A (zh) * 2013-03-22 2014-09-24 富士电机株式会社 半导体装置的制造方法以及安装夹具

Also Published As

Publication number Publication date
CN106298717B (zh) 2020-02-11
JP2017011221A (ja) 2017-01-12
US20160380366A1 (en) 2016-12-29
JP6481527B2 (ja) 2019-03-13
US9876293B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
CN106298717A (zh) 半导体装置
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
US9041187B2 (en) Power semiconductor package with multiple dies
EP2546874B1 (en) Stacked Half-Bridge Power Module
US20060192253A1 (en) Semiconductor device, electrode member and electrode member fabrication method
JP4973359B2 (ja) 半導体装置
CN104170086A (zh) 半导体装置及半导体装置的制造方法
EP2164100A2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
WO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
US10347590B2 (en) Leadframe for a semiconductor component
JP2010171181A (ja) 半導体装置
CN116798967A (zh) 一种高频大功率封装模组、模组的制作方法及混合基板
JP2009158611A (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
WO2011083703A1 (ja) Ｌｅｄモジュール装置及びその製造方法
CN110582847B (zh) 半导体模块
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP2015228447A (ja) 半導体装置の製造方法
JPWO2015198724A1 (ja) 冷却器一体型半導体モジュール
JP2023522145A (ja) 電子機器モジュールおよび電子機器モジュールを製造するための方法
JP5533923B2 (ja) 半導体装置
JP2019067950A (ja) 半導体装置の製造方法
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
JP5494590B2 (ja) 半導体モジュールおよびその製造方法
WO2019034988A1 (en) AIR CAVITY HOUSING WITH ENHANCED THERMAL CONDUCTIVITY
JP2008085201A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant