JP2011181872A - 半導体搭載基板用リードピン - Google Patents
半導体搭載基板用リードピン Download PDFInfo
- Publication number
- JP2011181872A JP2011181872A JP2010047554A JP2010047554A JP2011181872A JP 2011181872 A JP2011181872 A JP 2011181872A JP 2010047554 A JP2010047554 A JP 2010047554A JP 2010047554 A JP2010047554 A JP 2010047554A JP 2011181872 A JP2011181872 A JP 2011181872A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- lead pin
- mounting substrate
- semiconductor
- spherical convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】精度良く垂直に設置することの出来る半導体搭載基板用リードピンを提供する。
【解決手段】軸と鍔とから成るT型の半導体搭載基板用リードピン1において、前記鍔が、被接続部側の平坦部に、前記鍔の径よりも小さい球面状の凸部を複数有しており、且つ、前記球面状の凸部が、被接続パッドに対し均一な高さになっていることを特徴とする半導体搭載基板用リードピン1である。また、半導体搭載基板用リードピン1を搭載し、前記球面状の凸部が半導体搭載基板のリードピン接続パッドに接していることを特徴とする半導体パッケージ基板である。
【選択図】図1
【解決手段】軸と鍔とから成るT型の半導体搭載基板用リードピン1において、前記鍔が、被接続部側の平坦部に、前記鍔の径よりも小さい球面状の凸部を複数有しており、且つ、前記球面状の凸部が、被接続パッドに対し均一な高さになっていることを特徴とする半導体搭載基板用リードピン1である。また、半導体搭載基板用リードピン1を搭載し、前記球面状の凸部が半導体搭載基板のリードピン接続パッドに接していることを特徴とする半導体パッケージ基板である。
【選択図】図1
Description
本発明は、PGAタイプ用のリードピン、およびリードピン付き半導体パッケージ基板に関する。
PGA(Pin Grid Array)タイプの半導体パッケージ基板においてリードピンは、近年の高密度化に対応するため、パッケージ基板側の通孔に挿入する挿入ピンから、パッケージ基板のパッドに半田で接続する釘のような形状のT型ピンが一般的となっている。
T型ピンは、半田によりパッケージ基板に固定され、同様に、ICチップも半田によりパッケージ基板の電極パッドに固定される。ここで、T型ピン接続用の半田とICチップ接続用の半田を、鉛の含有量を変えたり、金属組成を変えたりすることで融点を変更し、ICチップを実装する際のリフロー時に、半導体搭載基板用リードピンを固定している半田が溶解しないようにしている。
さらに近年、鉛(Pb)の環境や人体への有害性から、2006年7月に欧州でRoHS指令が発令され、Pbの使用が禁止された。このため、電子、自動車専業においてPbフリー半田の使用が増えてきている。
例えば、半導体搭載基板用リードピンにおいて、鍔部の基板との接合側全体が球面状であることを特徴とする形状が提案されている(特許文献1参照)。
しかしながら、鍔部の基板との接合側が球面上である場合、半導体搭載基板用リードピンを半導体搭載基板に設置する際にリードピンが傾くという問題が発生する。
さらには、半導体搭載基板用にICチップリフローによりはんだバンプを融解して搭載する際に、半導体搭載基板用リードピンの半田が融解してリードピンが傾くという問題が発生する。
そこで、本発明は、上述の問題を解決するためになされたものであり、精度良く垂直に設置することの出来る半導体搭載基板用リードピンを提供することを目的とする。
上記課題を解決するために請求項1に係る発明としては、軸と鍔とから成るT型の半導体搭載基板用リードピンにおいて、前記鍔が、被接続部側の平坦部に、前記鍔の径よりも小さい球面状の凸部を複数有しており、前記球面状の凸部が、被接続パッドに対し均一な高さになっていることを特徴とする半導体搭載基板用リードピンである。
また、請求項2に係る発明としては、前記球面状の凸部が、前記鍔に対し、前記鍔の中心、および前記鍔の中心にて対称とする正多角形の頂点に配置されていることを特徴とする請求項1に記載の半導体搭載基板用リードピンである。
また、請求項3に係る発明としては、前記球面状の凸部が、前記鍔に対し、前記鍔の中心にて対称とする複数の正多角形の頂点に同心円状に配置されていることを特徴とする請求項1乃至請求項2に記載の半導体搭載基板用リードピンである。
また、請求項4に係る発明としては、請求項1乃至3に記載の半導体搭載基板用リードピンを搭載し、前記球面状の凸部が半導体搭載基板のリードピン接続パッドに接していることを特徴とする半導体パッケージ基板である。
本発明の半導体搭載基板用リードピンは、被接続部側の平坦部に、鍔の径よりも小さい均一な高さの球面状の凸部を複数有する。このため、リードピンを半導体搭載基板に設置する際にリードピンに荷重を与えることにより、半導体搭載基板に対し精度良く垂直にリードピンを設置することが出来る。
以下、本発明の半導体搭載基板用リードピンについて、具体的に説明を行う。
本発明の半導体搭載基板用リードピンは、軸部と鍔部とから成るT型の半導体搭載基板用リードピンにおいて、前記鍔が、被接続部側の平坦部に、前記鍔の径よりも小さい球面状の凸部を複数有することを特徴とする。
半導体搭載基板用リードピンの鍔の、非接続部側に球面状の凸部を複数有することで、半導体搭載基板用リードピンの鍔部と半導体搭載基板の被接続部とのギャップを確実に確保することが出来る。
さらに、リードピン鍔部の接続側に複数の凸形状がある場合、単純な平面形状の場合よりも表面積が大きくなり、接続用半田へのアンカー効果も期待できるため、接合強度を大きくすることが出来る。
本発明の半導体搭載基板用リードピンは、コバールや42アロイ等の鉄ニッケル系合金、または銅合金からなる断面円形の円柱状の軸部と、軸部の片側に半径方向に突出する円形の鍔部とを同心状に備えており、さらに、鍔部の被接続側には球面状の凸部が複数設置されている。
また、表面にはニッケルめっき、および金めっきが施されており、軸部は半導体搭載基板を装着するソケットの穴径、鍔部は半導体搭載基板用のリードピン接続用パッドの径に応じて、適宜規定される。
本発明の半導体搭載基板用リードピンは、前記球面状の凸部のすべての頭頂部が、被接続パッドに対し均一な高さになっている。
本発明の半導体搭載基板用リードピン形状が球面状の凸部のすべてが、非接続パッドに対し均一な高さとなっていることで、半導体搭載基板にリードピンを設置する際にリードピンの凸部と被接続パッドが接することで、リードピンを半導体搭載基板に対し精度良く垂直な状態で設置することが出来る。
また、本発明の半導体搭載基板用リードピンは、前記球面状の凸部が、前記鍔に対し、前記鍔の中心、および前記鍔の中心を中心とする正多角形の頂点に配置されている。
球面状の凸部を、鍔に対し均等に配置することで、半導体搭載基板用リードピンを半導体搭載基板に設置する際に、荷重を均等に分散し、リードピンを半導体搭載基板に対しより精度良く垂直な状態で設置することが出来る。
また、本発明の半導体搭載基板用リードピンは、前記球面状の凸部が、前記鍔に対し、前記鍔の中心を中心とする複数の正多角形の頂点に同心円状に配置されている。
半導体搭載用リードピンの球面状の凸部を、前記鍔に対し、前記鍔の中心を中心とする複数の正多角形の頂点に同心円状に配置することで、前記鍔のサイズによらず前記球面状の凸部を、前記鍔に対し均等に配置することが出来、半導体搭載基板用リードピンを半導体搭載基板に設置する際に、荷重を均等に分散し、リードピンを半導体搭載基板に対し、より精度良く垂直な状態で設置することが出来る。
また、本発明の本発明の半導体搭載基板用リードピンを半導体搭載基板に設置する際、一定の荷重をリードピンに与えることにより、リードピンの球面上の凸部と半導体搭載基板の接続用パッドとの間隙が無くなり、リードピンを半導体搭載基板に対しより精度良く垂直に設置することが出来る。
図1に本発明の半導体搭載基板用リードピンの実施の形態の一例を具体的に示す。
図1は、本発明の半導体搭載基板用リードピンの一例を真横、および真下から見た状態を示す概略図であり、半導体搭載基板用リードピン1は軸部2、鍔部3、および複数の球面状凸部4から構成されている。ここでは球面状凸部4は鍔部3と同心上に1つ、および鍔部3と同心上の正八角形の頂点上に8つ配置されている。また、複数の球面状凸部4の頭頂部は鍔部3に対しすべて均一な高さとなっている。
図2に本発明の半導体搭載基板用リードピンの半導体搭載基板設置時の一例を具体的に示す。
図2は、本発明の半導体搭載基板用リードピンの半導体搭載基板設置時の一例を示す概略断面図であり、半導体実装基板用リードピン1が半導体搭載基板5上に塗布されているソルダーレジスト7の開口部に設置されているリードピン実装用パッド6に半田8を介して接続されている状態を示している。
また、複数の球面状凸部4の頭頂部は鍔部3に対しすべて均一な高さとなっていることで、リードピン実装用パッド6に球面状凸部4の頭頂部がすべて接している状態となっている。
本発明の半導体搭載基板用リードピンはPGAタイプに限らず、リードピンがピン接合部に設置される配線基板においても広く具体化できるものである。また、配線基板はセラミックや樹脂など、あらゆる材質の基板においても適用が可能である。
1・・・半導体搭載基板用リードピン
2・・・軸部
3・・・鍔部
4・・・球面上凸部
5・・・半導体搭載基板
6・・・リードピン実装用パッド
7・・・ソルダーレジスト
8・・・半田
2・・・軸部
3・・・鍔部
4・・・球面上凸部
5・・・半導体搭載基板
6・・・リードピン実装用パッド
7・・・ソルダーレジスト
8・・・半田
Claims (4)
- 軸と鍔とから成るT型の半導体搭載基板用リードピンにおいて、
前記鍔が、被接続部側の平坦部に、前記鍔の径よりも小さい球面状の凸部を複数有しており、
且つ、前記球面状の凸部が、被接続パッドに対し均一な高さになっていることを特徴とする半導体搭載基板用リードピン。 - 前記球面状の凸部が、前記鍔に対し、前記鍔の中心、および前記鍔の中心にて対称とする正多角形の頂点に配置されていることを特徴とする請求項1に記載の半導体搭載基板用リードピン。
- 前記球面状の凸部が、前記鍔に対し、前記鍔の中心にて対称とする複数の正多角形の頂点に同心円状に配置されていることを特徴とする請求項1乃至請求項2に記載の半導体搭載基板用リードピン。
- 請求項1乃至3に記載の半導体搭載基板用リードピンを搭載し、前記球面状の凸部が半導体搭載基板のリードピン接続パッドに接していることを特徴とする半導体パッケージ基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047554A JP2011181872A (ja) | 2010-03-04 | 2010-03-04 | 半導体搭載基板用リードピン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047554A JP2011181872A (ja) | 2010-03-04 | 2010-03-04 | 半導体搭載基板用リードピン |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011181872A true JP2011181872A (ja) | 2011-09-15 |
Family
ID=44693042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010047554A Pending JP2011181872A (ja) | 2010-03-04 | 2010-03-04 | 半導体搭載基板用リードピン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011181872A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011221A (ja) * | 2015-06-25 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
-
2010
- 2010-03-04 JP JP2010047554A patent/JP2011181872A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017011221A (ja) * | 2015-06-25 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5271088B2 (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法 | |
US8142240B2 (en) | Lead pin for package substrate | |
US8379402B2 (en) | Wiring board having lead pin, and lead pin | |
JP2010157656A (ja) | 半導体装置およびその製造方法 | |
JP2006210851A (ja) | 回路基板 | |
JP2006339596A (ja) | インタポーザおよび半導体装置 | |
JP2006202991A (ja) | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 | |
JP2006210852A (ja) | 表面実装型回路部品を実装する回路基板及びその製造方法 | |
US20090051049A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
KR20100004200A (ko) | 패키지 기판용 리드핀 | |
JP4777692B2 (ja) | 半導体装置 | |
KR20110033966A (ko) | 패키지 기판용 리드핀 | |
US20110127676A1 (en) | Lead pin for semiconductor package and semiconductor package | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
JP2011181872A (ja) | 半導体搭載基板用リードピン | |
US8315063B2 (en) | Solder pad structure with high bondability to solder ball | |
JP2009105441A (ja) | 半導体装置 | |
US20080157305A1 (en) | Chip package structure | |
JP4312616B2 (ja) | 半導体装置 | |
CN110648992B (zh) | 基板、芯片、电路板和超算设备 | |
JP4952365B2 (ja) | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 | |
KR20020057351A (ko) | 볼 그리드 어레이 패키지와 그 실장 구조 | |
US20120153473A1 (en) | Lead pin for package substrate and semiconductor package printed circuit board including the same | |
JP2004165511A (ja) | Csp接続方法 | |
JP2006093290A (ja) | 半導体装置およびその製造方法ならびに電子機器 |