CN106298654A - 金属氧化物功率器件的制备方法及金属氧化物功率器件 - Google Patents
金属氧化物功率器件的制备方法及金属氧化物功率器件 Download PDFInfo
- Publication number
- CN106298654A CN106298654A CN201510236741.4A CN201510236741A CN106298654A CN 106298654 A CN106298654 A CN 106298654A CN 201510236741 A CN201510236741 A CN 201510236741A CN 106298654 A CN106298654 A CN 106298654A
- Authority
- CN
- China
- Prior art keywords
- metal
- region
- preparation
- power device
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 70
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 63
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- 239000004408 titanium dioxide Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910003978 SiClx Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005275 alloying Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 241000790917 Dioxys <bee> Species 0.000 description 3
- 208000027418 Wounds and injury Diseases 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种金属氧化物功率器件的制备方法及一种金属氧化物功率器件，所述制备方法包括：制备形成有电容区和器件区的衬底结构，其中，所述衬底结构包括衬底，所述电容区和所述器件区形成于所述衬底的一侧；在所述器件区内形成第一金属电极，在所述电容区内形成第二金属电极，以及在所述衬底的另一侧形成第三电极，以完成所述金属氧化物功率器件的制备。通过本发明的技术方案，能够有效地实现金属氧化物功率器件与电容一体化集成，同时大大降低制备成本。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种金属氧化物功率器件的制备方法和一种金属氧化物功率器件。
背景技术
目前，金属氧化物功率器件被广泛应用于手机基站、广播电视和微波雷达等领域，金属氧化物功率器件为射频横向双扩散金属氧化物半导体时，与其配套应用的还有电容，这个电容一般称为匹配电容或者耦合电容，其作用是传送交流，隔离直流。在相关技术中，通常使用两种工艺分别制备金属氧化物功率器件和电容，再通过键合工艺等方法将所述电容和所述金属氧化物功率器件集成应用到集成电路中。但是，这种加工方法并不适合于取向小型化的集成电路的发展，另外，键合工艺等方法也增加了制备过程的复杂度和制造成本。
因此，如何改进金属氧化物功率器件与电容的集成化处理，进而降低制备成本，成为亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的金属氧化物功率器件的制备方案，能够有效地实现金属氧化物功率器件与电容一体化，同时大大降低制备成本。
有鉴于此，本发明的一方面提出了一种金属氧化物功率器件的制备方法，包括：制备形成有电容区和器件区的衬底结构，其中，所述衬底结构包括衬底，所述电容区和所述器件区形成于所述衬底的一侧；在所述器件区内形成第一金属电极，在所述电容区内形成第二金属电极，以及在所述衬底的另一侧形成第三电极，以完成所述金属氧化物功率器件的制备。
在该技术方案中，制备出了一种形成有器件区和电容区的衬底结构，其中，该电容区内还形成有第二金属电极，该第二金属电极作为电容的上极板，衬底结构的衬底作为电容的下极板，从而在所述衬底结构上形成了与所述器件区配套使用的电容。其中，该电容的作用是传送交流，隔离直流。具体地，第一金属电极包括两个，用于作为器件区的引线。该技术方案，在制备器件区的衬底结构上，同时制备出了电容，从而实现了金属氧化物功率器件和电容的集成化处理，同时，将金属氧化物功率器件和电容同时制备，节减了制备工艺，降低了功率器件的制备成本。
在上述技术方案中，优选地，在所述电容区内形成所述第二金属电极，具体包括：依次刻蚀掉所述电容区内的介电层、栅氧化层和外延层，以暴露出所述衬底；在暴露出的所述衬底上生长电容介电层，以在所述电容介电层上形成所述第二金属电极。
在该技术方案中，具体地，通过用光刻和刻蚀工艺，将电容区的介电层和栅氧化层刻蚀掉，然后去除光阻，再用一种介电层作为硬掩模，对电容区的外延进行刻蚀，一直刻蚀至浓衬底，以为后续电容的制备做好基础准备，然后在暴露出的衬底上生长电容介电层，并在电容介电层上形成第二金属电极，以完成电容的制备，使得在制备金属氧化物功率器件的过程中，同时制备电容，从而实现了金属氧化物功率器件和电容一体化制作，大大节减了制备工艺，进而降低了制备成本。其中，作为硬掩模的介质层，优选地，采用沉积掺有硼和磷的氧化层，以在对电容区的外延进行刻蚀时，保护器件区不受损伤，同时在后续制作中作为金属盒下面的器件区的隔离层，避免短接。上述电容介电层，包含但不限于：二氧化硅，二氧化硅和氮化硅的叠加层即二氧化硅后再沉积氮化硅等。其中，若采用二氧化硅作为电容区的介质层，厚度在3000～10000埃之间，沉积二氧化硅的工艺可以使用包含但不限于热氧化工艺或低压化学气相沉积工艺；若采用二氧化硅和氮化硅作为电容区的介质层，氮化硅的厚度在500～3000埃之间，沉积氮化硅的工艺采用包含但不限于低压化学气相沉积工艺。
在上述技术方案中，优选地，制备形成有所述电容区和所述器件区的所述衬底结构，具体包括：选择所述衬底，并在所述衬底上生长外延层；在所述外延层的指定区域内依次形成下沉区和场氧化层；在形成有所述场氧化层的衬底上生长栅氧化层；在形成有所述栅氧化层的衬底上沉积多晶硅层，并对所述多晶硅层进行图形化处理，以形成多晶硅栅极；在形成有所述多晶硅栅极的所述外延层内依次形成体区、源区、漏区和漂移区；在形成有所述漂移区的所述衬底上生长介电层，以制备得到所述衬底结构，其中，所述电容区位于所述场氧化层的一侧，所述器件区位于所述场氧化层的另一侧。
在该技术方案中，通过制备上述衬底结构，完成了器件区的制备，并且为电容的制备预留了足够的空间，从而为金属氧化物功率器件和电容的集成一体化制作提供了前提保障。
在上述技术方案中，优选地，在所述器件区内形成所述第一金属电极之前，还包括：在所述器件区内的所述介电层上定义出需要形成所述第一金属电极的区域；刻蚀掉所述区域内的所述介电层，以形成孔区。
在该技术方案中，通过刻蚀掉器件区域内的介电层，以形成孔区，为第一金属电极的形成提供前提准备。
在上述技术方案中，优选地，形成所述第一金属电极和所述第二金属电极，具体包括：在形成有所述孔区的所述衬底上沉积金属层，以在所述孔区形成所述第一金属电极，在所述电容介电层上形成所述第二金属电极。
在该技术方案中，第一金属电极为器件区的电极，第二金属电极为电容的上极板，该第二金属电极与电容介电层及衬底配合，并形成了所述电容，进而实现了金属氧化物功率器件和电容的集成化制备。
在上述技术方案中，所述第一金属电极和所述第二金属电极为铝、硅、铜组成的合金金属电极，厚度在0.5至4微米之间。
在该技术方案中，第一金属电极和第二金属电极，优选地，采用铝、硅、铜组成的合金金属电极，厚度在0.5至4微米之间。
在上述技术方案中，优选地，在所述衬底的另一侧形成所述第三电极，具体包括：在所述衬底的另一侧依次进行减薄处理、注入处理和合金层制备，以完成所述第三电极的制备过程。
在该技术方案中，通过在衬底背侧形成第三电极的基础结构，完成了功率器件的所有电极的制备过程，从而有效地保证了功率器件的可靠性。
根据本发明的第二方面，还提出了一种金属氧化物功率器件，采用上述任一项的金属氧化物功率器件的制备方法制备而成。
在上述技术方案中，优选地，所述的金属氧化物功率器件，所述电容介电层包括二氧化硅层或二氧化硅层和氮化硅层，其中，所述二氧化硅层的厚度处于3000埃至10000埃之间，所述氮化硅层的厚度处于500埃至3000埃之间。
在该技术方案中，上述电容介电层，包含但不限于：二氧化硅，二氧化硅和氮化硅的叠加层即二氧化硅后再沉积氮化硅等。其中，若采用二氧化硅作为电容区的介质层，厚度在3000～10000埃之间，沉积二氧化硅的工艺可以使用包含但不限于热氧化工艺或低压化学气相沉积工艺；若采用二氧化硅和氮化硅作为电容区的介质层，氮化硅的厚度在500～3000埃之间，沉积氮化硅的工艺采用包含但不限于低压化学气相沉积工艺。
在上述技术方案中，所述场氧化层的厚度处于6000埃至30000埃之间。
在该技术方案中，通过以用场氧化层做隔离，隔离区分器件区和电容区，为后续实现金属氧化物功率器件和电容的一体化集成制备提供了必要的先决条件。
通过本发明的技术方案，能够有效地实现金属氧化物功率器件与电容一体化集成，大大节减了制备工艺，进而降低了制备成本。
附图说明
图1示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的流程示意图；
图2至图10示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的工艺流程示意图。
具体实施方式
为了可以更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的流程示意图。
如图1所示，根据本发明的一个实施例的金属氧化物功率器件的制备方法，包括：
步骤102，制备形成有电容区和器件区的衬底结构，其中，所述衬底结构包括衬底，所述电容区和所述器件区形成于所述衬底的一侧；
步骤104，在所述器件区内形成第一金属电极，在所述电容区内形成第二金属电极，以及在所述衬底的另一侧形成第三电极，以完成所述金属氧化物功率器件的制备。
在上述技术方案中，制备出了一种形成有器件区和电容区的衬底结构，其中，该电容区内还形成有第二金属电极，该第二金属电极作为电容的上极板，衬底结构的衬底作为电容的下极板，从而在所述衬底结构上形成了与所述器件区配套使用的电容。其中，该电容的作用是传送交流，隔离直流。具体地，第一金属电极包括两个，用于作为器件区的引线。该技术方案，在制备器件区的衬底结构上，同时制备出了电容，从而实现了金属氧化物功率器件和电容的集成化处理，同时，将金属氧化物功率器件和电容同时制备，节减了制备工艺，降低了功率器件的制备成本。
在上述技术方案中，优选地，在所述电容区内形成所述第二金属电极，具体包括：
步骤1041，依次刻蚀掉所述电容区内的介电层、栅氧化层和外延层，以暴露出所述衬底；
步骤1042，在暴露出的所述衬底上生长电容介电层，以在所述电容介电层上形成所述第二金属电极。
在该技术方案中，具体地，通过用光刻和刻蚀工艺，将电容区的介电层和栅氧化层刻蚀掉，然后去除光阻，再用一种介电层作为硬掩模，对电容区的外延进行刻蚀，一直刻蚀至浓衬底，以为后续电容的制备做好基础准备，然后在暴露出的衬底上生长电容介电层，并在电容介电层上形成第二金属电极，以完成电容的制备，使得在制备金属氧化物功率器件的过程中，同时制备电容，从而实现了金属氧化物功率器件和电容一体化制作，大大节减了制备工艺，进而降低了制备成本。其中，作为硬掩模的介质层，优选地，采用沉积掺有硼和磷的氧化层，以在对电容区的外延进行刻蚀时，保护器件区不受损伤，同时在后续制作中作为金属盒下面的器件区的隔离层，避免短接。上述电容介电层，包含但不限于：二氧化硅，二氧化硅和氮化硅的叠加层即二氧化硅后再沉积氮化硅等。其中，若采用二氧化硅作为电容区的介质层，厚度在3000～10000埃之间，沉积二氧化硅的工艺可以使用包含但不限于热氧化工艺或低压化学气相沉积工艺；若采用二氧化硅和氮化硅作为电容区的介质层，氮化硅的厚度在500～3000埃之间，沉积氮化硅的工艺采用包含但不限于低压化学气相沉积工艺。
在上述技术方案中，优选地，制备形成有所述电容区和所述器件区的所述衬底结构，具体包括：
步骤1021，选择所述衬底，并在所述衬底上生长外延层；
步骤1022，在所述外延层的指定区域内依次形成下沉区和场氧化层；
步骤1023，在形成有所述场氧化层的衬底上生长栅氧化层；
步骤1024，在形成有所述栅氧化层的衬底上沉积多晶硅层，并对所述多晶硅层进行图形化处理，以形成多晶硅栅极；
步骤1025，在形成有所述多晶硅栅极的所述外延层内依次形成体区、源区、漏区和漂移区；
步骤1026，在形成有所述漂移区的所述衬底上生长介电层，以制备得到所述衬底结构，其中，所述电容区位于所述场氧化层的一侧，所述器件区位于所述场氧化层的另一侧。
在该技术方案中，通过制备上述衬底结构，完成了器件区的制备，并且为电容的制备预留了足够的空间，从而为金属氧化物功率器件和电容的集成一体化制作提供了前提保障。
在上述技术方案中，优选地，在所述器件区内形成所述第一金属电极之前，还包括：
步骤1043，在所述器件区内的所述介电层上定义出需要形成所述第一金属电极的区域；
步骤1044，刻蚀掉所述区域内的所述介电层，以形成孔区。
在该技术方案中，通过刻蚀掉器件区域内的介电层，以形成孔区，为第一金属电极的形成提供前提准备。
在上述技术方案中，优选地，形成所述第一金属电极和所述第二金属电极，具体包括：
步骤1045，在形成有所述孔区的所述衬底上沉积金属层，以在所述孔区形成所述第一金属电极，在所述电容介电层上形成所述第二金属电极。
在该技术方案中，第一金属电极为器件区的电极，第二金属电极为电容的上极板，该第二金属电极与电容介电层及衬底配合，并形成了所述电容，进而实现了金属氧化物功率器件和电容的集成化制备。
在上述技术方案中，所述第一金属电极和所述第二金属电极为铝、硅、铜组成的合金金属电极，厚度在0.5至4微米之间。
在该技术方案中，第一金属电极和第二金属电极，优选地，采用铝、硅、铜组成的合金金属电极，厚度在0.5至4微米之间。
在上述技术方案中，优选地，在所述衬底的另一侧形成所述第三电极，具体包括：
步骤1046，在所述衬底的另一侧依次进行减薄处理、注入处理和合金层制备，以完成所述第三电极的制备过程。
在该技术方案中，通过在衬底背侧形成第三电极的基础结构，完成了功率器件的所有电极的制备过程，从而有效地保证了功率器件的可靠性。
图2至图10示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的工艺流程示意图，以N型金属氧化物功率器件的制备为例进行说明，P型金属氧化物功率器件的制备相通。
其中，图2至图10中附图标记与部件名称之间的对应关系为：
201P型浓衬底，202P型外延层，203P型下沉区，204场氧化层，205栅氧化层，206多晶硅栅层，207P型体区，208源区，209漏区，210漂移区，211介电层，212电容介电层，213第一金属电极，214第二金属电极。
下面将结合图2至图10详细说明本发明的一个实施例的金属氧化物功率器件的制备方法(该实施例以N型金属氧化物功率器件的制作方法为例，P型金属氧化物功率器件与N型金属氧化物功率器件的制作方法相通)。
具体地，制备所述衬底结构包括以下步骤：
如图2所示，选择其上生长有合适厚度和电阻率的P型外延层202的P型浓衬底201。然后定义P型下沉区203，以及对P型下沉区203进行高温驱入，以便让P型下沉区203的离子和P型浓衬底201相连接。接着定义有源区208和场区，用硅的局部氧化工艺(LOCOS，Local Oxidation ofSilicon)形成器件区和电容区，左边为器件区，右边为电容区，当中以场氧化层204做隔离。
具体地，P型下沉区203的下沉离子为硼离子，能量120kev～180kev之间，剂量1E15～1E16之间。高温驱入温度1100度～1300度之间，时间300分钟～600分钟。场氧化层204厚度为6000～30000埃之间。
如图3所示，生长栅氧化层205，厚度在100～500埃之间，然后沉积多晶硅栅层206，厚度在2000～4000埃之间。之后，用光刻和刻蚀的方法，将多晶层的光罩版图案转移到硅片上，最终在硅片上形成多晶硅栅极。接着注入P型体区207离子(P-body)，并进行高温驱入。P型体区207的离子为硼(B)或者二氟化硼离子(BF2)，能量50～120kev之间，剂量1E13～5E14之间。驱入温度1000～1200度，时间70～500分钟。
如图4所示，用光刻和注入工艺，分别定义重掺杂N型区(N+)以作为漏区209、源区208和N型漂移区210。图中左边的N型区(N+)为源区208，右边的N型区(N+)为漏区209。源漏离子可以为磷(P)或者砷(As)，能量50～120kev之间，剂量1E15～1E16之间。N型漂移区210离子为磷(P)或者砷(As)，能量50～100kev，剂量1E12～1E14之间。
如图5所示，沉积氧化层作为介电层211。这层介电层211有两个作用，一个作用是在后续的外延刻蚀中起到硬掩模作用，以保护器件区不受损伤。另一个作用是作为金属盒下面的器件区的隔离层，避免短接；这层介电层211优选地可以只包括一层氧化层，此层氧化层未掺硼和磷，也可以包括两层氧化层，其中第一层氧化层不掺硼和磷，第二层氧化层掺硼和磷。
如图6所示，用光刻和刻蚀工艺，将电容区的介电层211和栅氧化层205刻蚀掉，然后去除光阻。
如图7所示，用介电层211作为硬掩模，对电容区的外延进行刻蚀，一直刻蚀至浓衬底。
至此，完成了衬底结构的制备，其中，电容的具体制备过程及整个功率器件的后续步骤如下：
如图8所示，生长二氧化硅作为电容区的电容介电层212，厚度在3000～10000埃之间。可以使热氧化工艺，也可以使用低压化学气相沉积工艺。电容介电层212可以是二氧化硅，也可以是二氧化硅和氮化硅的叠加层，即二氧化硅后再沉积氮化硅。氮化硅的厚度在500～3000埃之间，沉积氮化硅的工艺是低压化学气相沉积工艺。
如图9所示，定义孔区。用光刻定义出孔的区域，用干法刻蚀或湿法刻蚀工艺将孔下的含硼和磷的氧化层的介电层211刻蚀掉，以利于后续的金属引线。
如图10所示，在金属氧化物功率器件区上形成第一金属电极213，在电容介电层212上形成第二金属电极214，第一金属电极213和第二金属电极214一般为铝-硅-铜的合金，厚度0.5～4微米之间，然后用光刻和刻蚀工艺，定义出金属线条。在图中P型浓衬底201的一侧的金属氧化物功率器件区，左边的第一金属电极213作为源区208的金属引线，右边的第一金属电极213作为漏区209的金属引线。在电容区区域，第二金属电极214作为电容的上极板，P型浓衬底201作为电容的下极板。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的如何提高金属氧化物功率单元和电容的集成度，以及降低制备成本的技术问题，因此，本发明提出了一种新的兼容有电容的金属氧化物功率器件的制备方法和一种金属氧化物功率器件，通过将电容和金属氧化物功率单元兼容地制备在一个功率器件上，从而不仅增大了功率器件的集成度，还降低了功率器件的生产成本，最后达到对功率器件进行批量生产和应用的目的。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种金属氧化物功率器件的制备方法，其特征在于，包括：
制备形成有电容区和器件区的衬底结构，其中，所述衬底结构包括衬底，所述电容区和所述器件区形成于所述衬底的一侧；
在所述器件区内形成第一金属电极，在所述电容区内形成第二金属电极，以及在所述衬底的另一侧形成第三电极，以完成所述金属氧化物功率器件的制备。
2.根据权利要求1所述的金属氧化物功率器件的制备方法，其特征在于，在所述电容区内形成所述第二金属电极，具体包括：
依次刻蚀掉所述电容区内的介电层、栅氧化层和外延层，以暴露出所述衬底；
在暴露出的所述衬底上生长电容介电层，以在所述电容介电层上形成所述第二金属电极。
3.根据权利要求2所述的金属氧化物功率器件的制备方法，其特征在于，制备形成有所述电容区和所述器件区的所述衬底结构，具体包括：
选择所述衬底，并在所述衬底上生长外延层；
在所述外延层的指定区域内依次形成下沉区和场氧化层；
在形成有所述场氧化层的衬底上生长栅氧化层；
在形成有所述栅氧化层的衬底上沉积多晶硅层，并对所述多晶硅层进行图形化处理，以形成多晶硅栅极；
在形成有所述多晶硅栅极的所述外延层内依次形成体区、源区、漏区和漂移区；
在形成有所述漂移区的所述衬底上生长介电层，以制备得到所述衬底结构，其中，所述电容区位于所述场氧化层的一侧，所述器件区位于所述场氧化层的另一侧。
4.根据权利要求1至3中任一项所述的金属氧化物功率器件的制备方法，其特征在于，在所述器件区内形成所述第一金属电极之前，还包括：
在所述器件区内的所述介电层上定义出需要形成所述第一金属电极的区域；
刻蚀掉所述区域内的所述介电层，以形成孔区。
5.根据权利要求4所述的金属氧化物功率器件的制备方法，其特征在于，形成所述第一金属电极和所述第二金属电极，具体包括：
在形成有所述孔区的所述衬底上沉积金属层，以在所述孔区形成所述第一金属电极，在所述电容介电层上形成所述第二金属电极。
6.根据权利要求5所述的金属氧化物功率器件的制备方法，其特征在于，所述第一金属电极和所述第二金属电极为铝、硅、铜组成的合金金属电极，厚度在0.5至4微米之间。
7.根据权利要求6所述的金属氧化物功率器件的制备方法，其特征在于，在所述衬底的另一侧形成所述第三电极，具体包括：
在所述衬底的另一侧依次进行减薄处理、注入处理和合金层制备，以完成所述第三电极的制备过程。
8.一种金属氧化物功率器件，其特征在于，采用如权利要求1至7中任一项所述的金属氧化物功率器件的制备方法制备而成。
9.根据权利要求8所述的金属氧化物功率器件，其特征在于，所述电容介电层包括二氧化硅层或二氧化硅层和氮化硅层，其中，所述二氧化硅层的厚度处于3000埃至10000埃之间，所述氮化硅层的厚度处于500埃至3000埃之间。
10.根据权利要求8所述的金属氧化物功率器件，其特征在于，所述场氧化层的厚度处于6000埃至30000埃之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510236741.4A CN106298654B (zh) | 2015-05-11 | 2015-05-11 | 金属氧化物功率器件的制备方法及金属氧化物功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510236741.4A CN106298654B (zh) | 2015-05-11 | 2015-05-11 | 金属氧化物功率器件的制备方法及金属氧化物功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298654A true CN106298654A (zh) | 2017-01-04 |
| CN106298654B CN106298654B (zh) | 2019-02-26 |
Family
ID=57630692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510236741.4A Active CN106298654B (zh) | 2015-05-11 | 2015-05-11 | 金属氧化物功率器件的制备方法及金属氧化物功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298654B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295714A (zh) * | 2007-04-24 | 2008-10-29 | 株式会社瑞萨科技 | 半导体器件 |
| JP2011258640A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| CN104282554A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
| CN104347504A (zh) * | 2013-08-08 | 2015-02-11 | 北大方正集团有限公司 | 混合信号集成电路制造方法 |
-
2015
- 2015-05-11 CN CN201510236741.4A patent/CN106298654B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295714A (zh) * | 2007-04-24 | 2008-10-29 | 株式会社瑞萨科技 | 半导体器件 |
| JP2011258640A (ja) * | 2010-06-07 | 2011-12-22 | Mitsubishi Electric Corp | 半導体装置 |
| CN104282554A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
| CN104347504A (zh) * | 2013-08-08 | 2015-02-11 | 北大方正集团有限公司 | 混合信号集成电路制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298654B (zh) | 2019-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI232590B (en) | Trench Schottky barrier diode | |
| CN101861652B (zh) | 含有(110)-取向硅的半导体器件 | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN109888018A (zh) | 一种集成启动管、采样管和电阻的dmos及其制造方法 | |
| TW201234490A (en) | Trench schottky diode and manufacturing mehtod thereof | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| US20230369461A1 (en) | Sgt mosfet device and manufacturing method of contact holes of sgt mosfet device | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN106571395A (zh) | 一种沟槽型金属氧化物半导体功率器件及其制作方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN104253151B (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN105118857B (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN110176501A (zh) | 一种mps结构工艺碳化硅二极管的制备方法 | |
| CN206203879U (zh) | Mems器件 | |
| CN109712961A (zh) | 三维集成电路及其制造方法 | |
| CN105793993A (zh) | 改进型双沟槽结构 | |
| CN106298654A (zh) | 金属氧化物功率器件的制备方法及金属氧化物功率器件 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN109244069A (zh) | 瞬态电压抑制器及其制备方法 | |
| CN107706109A (zh) | Rc‑igbt器件的背面结构制备方法 | |
| CN105990134B (zh) | 一种制作二极管的方法 | |
| CN106206724B (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
| CN108172507A (zh) | Mps-frd器件的加工方法 | |
| CN209804659U (zh) | 一种igbt芯片的产品结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |