CN106292813A - 迟滞比较器、集成电路及电压比较方法 - Google Patents

迟滞比较器、集成电路及电压比较方法 Download PDF

Info

Publication number
CN106292813A
CN106292813A CN201510246414.7A CN201510246414A CN106292813A CN 106292813 A CN106292813 A CN 106292813A CN 201510246414 A CN201510246414 A CN 201510246414A CN 106292813 A CN106292813 A CN 106292813A
Authority
CN
China
Prior art keywords
resistance
voltage
input
input transistors
hysteresis comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510246414.7A
Other languages
English (en)
Other versions
CN106292813B (zh
Inventor
黄雷
周佳宁
黎兆宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Suzhou Co Ltd
Original Assignee
Fairchild Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Suzhou Co Ltd filed Critical Fairchild Semiconductor Suzhou Co Ltd
Priority to CN201510246414.7A priority Critical patent/CN106292813B/zh
Priority to US15/154,245 priority patent/US9768761B2/en
Publication of CN106292813A publication Critical patent/CN106292813A/zh
Application granted granted Critical
Publication of CN106292813B publication Critical patent/CN106292813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明公开了一种迟滞比较器、集成电路及电压比较方法。所述迟滞比较器包括第一输入晶体管，被配置为在其栅极接收第一输入电压，第二输入晶体管，被配置为在其栅极接收第二输入电压；输出端；第一节点，通过第二电阻与第一输入晶体管的源极相连，并通过第三电阻与第二输入晶体管的源极相连；比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到输出端，偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；其中，第一电阻、第二电阻及第三电阻为同类型电阻，第二电阻和第三电阻具有不同的阻值。

Description

迟滞比较器、集成电路及电压比较方法
技术领域
本发明涉及电子技术领域的电压比较技术，尤其涉及一种迟滞比较器、集成电路及电压比较方法。
背景技术
在电路设计中，常用迟滞比较器来用于排除一些低于门限电压的噪声电压的干扰。迟滞比较器通常包括第一输入端、第二输入端以及输出端。输出端根据第一输入端的输入电压Vp及第二输入端的输入电压Vn的大小，输出对应的逻辑高电平或逻辑低电平。逻辑高电平和逻辑低电平是相对而言的，一般逻辑高电平对应的电平和逻辑低电平对应的电平，相对于同一参考电平，逻辑高电平对应的电平高于所述逻辑低电平对应的电平。比如，逻辑低电平对应的电平，相对于接地电平的电压为0伏，所述逻辑高电平对应的电平，相对于接地点电平可为大于0伏的任意电压值(实际电路中应该是大于2.5V的电压值)。
迟滞比较器内部还将产生回滞电压Vhy。回滞电压Vhy的产生，会使输出端在Vp-Vn>VTRP +时，输出端Vo输出逻辑高电平；在Vn-Vp<VTRP -时，输出端Vo输出逻辑低电平。假设输出端输出的电压为Vo，这样使得迟滞比较器，不会在Vp＝Vn的瞬间导致Vo在逻辑高电平和逻辑低电平之间翻转。Vhy＝VTRP +VTRP -。通常所述VTRP +为正向阀值电压；所述VTRP -为负向阀值电压；所述Vhy为正向阀值电压减去负向阀值电压的差。所述VTRP +及所述VTRP -进行电压比较的两个门限值。
理想的迟滞比较器的回滞电压，应该不受到温度或电子器件的制作工艺等因素的影响，不管在怎样的工作环境下，都能提供稳定的回滞电压，从而能够保证回滞比较电路工作性能的稳定性和精确性。且同一批次生产的同型号的迟滞比较器的回滞电压之间的方差较小，才能保证批量生产的产品的稳定性和精确性。
发明内容
本发明实施例提供一种迟滞比较器、集成电路及电压比较方法，期望至少部分解决迟滞比较器精确性不够的问题。
本发明的技术方案是这样实现的：
本发明实施例第一方面提供一种迟滞比较器，所述迟滞比较器包括：
第一输入晶体管，被配置为在其栅极接收第一输入电压，
第二输入晶体管，被配置为在其栅极接收第二输入电压；
输出端；
第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；
比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，
偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；
其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。
基于上述方案，所述偏置电源包括：
参考电压源，配置为向所述第一电阻施加电压形成第一电流；
电流镜，配置为镜像所述第一电流形成所述偏置电流。
基于上述方案，所述参考电压源为能够提供带隙电压的带隙电压源。
基于上述方案，所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；
所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；
所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正整数。
基于上述方案，所述迟滞比较器，还包括：
选择电路，配置为选择所述第二电阻和所述第三电阻的阻值。
基于上述方案，所述迟滞比较器包括首尾相连的多个电阻形成的电阻串；
所述电阻串一端与第一输入晶体管源极，另一端与第二输入晶体管的源极，
所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。
本发明实施例第二方面提供一种集成电路，所述集成电路包括：
第一输入晶体管，被配置为在其栅极接收第一输入电压，
第二输入晶体管，被配置为在其栅极接收第二输入电压；
输出端；
第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；
比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，
偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；
其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。
基于上述方案，所述偏置电源包括：
参考电压源，配置为向所述第一电阻施加电压形成第一电流；
电流镜，配置为镜像所述第一电流形成所述偏置电流。
基于上述方案，所述参考电压源为能够提供带隙电压的带隙电压源。
基于上述方案，所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；
所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；
所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正整数。
基于上述方案，所述迟滞比较器，还包括：
选择电路，配置为选择所述第二电阻和所述第三电阻的阻值。
基于上述方案，所述集成电路还包括首尾相连的多个电阻形成的电阻串；
所述电阻串一端与第一输入晶体管源极，另一端与第二输入晶体管的源极，
所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。
本发明实施例第三方面提供一种电压比较方法，所述方法包括：
向第一输入晶体管的栅极施加第一输入电压；
向第二输入晶体管的栅极施加第二输入电压；
利用第一电流产生偏置电流；
使所述偏置电流的一部分经第二电阻流入第一输入晶体管的源极，该偏置电流的其余部分经第三电阻流入第二输入晶体管的源极；以及
输出指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号，
其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，第二电阻和第三电阻具有不同的阻值。
基于上述方案，所述利用所述第一电流产生偏置电流，包括：
向所述第一电阻施加电压产生第一电流；
镜像所述第一电流，产生所述偏置电流。
基于上述方案，所述产生流过第一电阻的第一电流，包括：
向所述第一电阻施加带隙电压；
通过所述带隙电压作用于所述第一电阻产生所述第一电流。
基于上述方案，所述方法还包括：
接收选择输入；
依据所述选择输入选择供所述偏置电流的分电流经过的所述第二电阻和所述第三电阻。
本发明实施例所述迟滞比较器、集成电路及电压比较方法，第二电阻连接在第一输入晶体管的源极，第三电阻连接在第二数据晶体管的栅极，第二电阻和第三电阻的阻值不同，这样就能够利用第二电阻和第三电阻的分压，使得在第一输入晶体管的源漏电流Ids和第二输入晶体管的源漏电流Ids相等时，所述第一输入晶体管和第二输入晶体管的源极电压不同。这样的话，当第一输入晶体管的漏极和第二输入晶体管的漏极的电压相等时，是所述迟滞比较器比较结果的翻转点。若假设第一输入端的输入电压为Vp，第二输入端的输入电压为Vn，则这个翻转点对应的Vp-Vn＝VTRP +或Vn-Vp＝VTRP -，此时，所述第二电阻两端施加的第一电压和第三电阻施加的第二电压等于所述VTRP +及所述VTRP -，显然在进行电压比较时，比较结果翻转点显然不是Vp等于Vn的时候，这种电压比较即为前述的迟滞比较。本实施例所述迟滞比较电路通过第二电阻和第三电阻的阻值不同，实现了电压的迟滞比较。而所述第一电阻和第二电阻的所分得的电压又与偏置电流相关。在本申请实施例中所述迟滞比较器中引入了第一电阻，所述第一电阻能够基于偏置电压产生第一电流；而第一电流等于偏置电流。第一电阻和第二电阻及第三电阻属于同一类型的电阻，这样的第一电阻、第二电阻及第三电阻的制作用以及对受环境参数的影响都相同，这样的能够相互抵消工艺偏移误差以及环境误差，从而使得迟滞比较器获得更加精确和稳定的比较结果。
附图说明
图1为一种迟滞比较器的结构示意图；
图2a为本发明实施例提供的第一种迟滞比较器的结构示意图；
图2b为本发明实施例提供的偏置电源的结构示意图；
图3为本发明实施例提供的第一种迟滞比较器的电路示意图；
图4为本发明实施例提供的第二种迟滞比较器的电路示意图；
图5A至图5B为本发明实施例提供的第三种迟滞比较器的电路示意图；
图5B为能够应用于图5A所示电路中的一种选择电路的电路示意图；
图5C为本发明实施例提供的第一种选择电路的电路示意图；
图6为本发明实施例提供的迟滞比较器的部分结构示意图；
图7为本发明实施例提供的选择电路的电路示意图；
图8为基于本发明实施例提供的迟滞比较器的一种仿真效果示意图；
图9为本发明实施例提供的电压比较方法的流程示意图；
图10为本发明实施例所述的迟滞比较器的又一种结构示意图。
具体实施方式
图1所示为一种迟滞比较器，在图1中包括迟滞比较器的电源正极Vdd、电源负极Vss、晶体管M1至M12。
所述Vdd配置为与向所述迟滞比较器的供电电源的正极相连；所述Vss配置为与向所述迟滞比较器的供电电源的负极相连。所述迟滞比较器还包括第一输入端以及第二输入端，第一输入端的输入电压为Vp；第二输入端的输入电压为Vn；Vp和Vn为待比较的两个电压。
所述Vp对应的为晶体管M1的栅极；所述Vn对应的为晶体管M2的栅极。在图1中，所述M1为P沟道金属氧化物半导体场效应管PMOS；所述M2为另一个P沟道金属氧化物半导体场效应管PMOS的栅极。通常这两个PMOS的电气性参数相同。
晶体管的特性可如下公式；
Ids＝{μnCoxW(VGS-Vth)2}/(2L)；其中β正比于μnCoxW/L；所述Ids表示流经所述晶体管源漏之间的电流；所述VGS为施加在所述晶体管栅极和源极之间的电压；所述Vth为所述晶体管的导通电压；所述μn即为所述迁移率、所述Cox晶体管的栅极与衬底之间的氧化层电容值；所述W为晶体管沟道的宽度；所述L为晶体管沟道的长度。
晶体管M1和晶体管M2组成了一个电流镜。晶体管M9和晶体管M10组成了另一个电流镜、由晶体管M11和晶体管M12也组成了一个电流镜。M7的β7将大于M10的β10且M8的β8将大于M11的β11；这样就能向迟滞比较器提供正向反馈，利用正向反馈来产生回滞电压Vhy。
在图1中所示的迟滞比较器中，若Vp远小于Vn，则此时，施加在M5上的栅源电压VGSM5大于M6上的VGSM5；M5和M6是相同的晶体管，且M5和M6的源极都接在M2的漏极；显然M5和M6的源极电压相等。Vp远小于Vn，表示M5的栅源电压的绝对值大于M6的栅源电压的绝对值；根据公式Ids＝{μnCoxW(VGS-Vth)2}/(2L)可知，流经M5的电流i5大于流经M6的电流i6。M7和M8是相同的晶体管，M11和M10时相同的晶体管。此时，M7和M10导通，M8和M11相当于截止，电压Va大于电压Vb。M10上的电流等所述i5；通过M9和M10的电流镜；M9将电流镜像到M9与M3所连接的路径上。而此时，M4和M12都是截止的，M4的栅极电压近似等于Vdd的电压。因为M4的栅极电压等于M3的栅极电压，而M4的栅极电压近似为Vdd，因此M3这个时候也是截至的。但是由于M9的栅极电压Va比较大，M9有比较大的下拉能力，M9的漏极电压被拉的很低，M3的漏极输出逻辑低电平，Vo为逻辑高电平。
若需要使连接在所述M3漏极的输出端的输出电平发生翻转，则需要使M3退出截止区，即要使M12上的电流增加、M4导通，M3的VGS导通大于M3的开启电压，M3退出截止区；这样就需要减少M7上的电流，就需要使得M6上的VGS相对于M5的VGS。
要使M4导通；而M4导通的临界条件是M5的漏极电压Va等于M6的漏极电压Vb。而β7大于β10。M7和M8将形成正向反馈，若需要使Va等于Vb，需要进一步使所述M7获得更大的电流，就要逐步增大Vp，并使得Vp大于Vn且大于一定值的时候，所述Va才会等于Vb，Vo才会翻转。所述一定值即为前述正向阀值电压。这样的话就通过β7大于β10实现了迟滞比较。同样的原理也适用于Vp远大于Vn的时候。
以下分场景对图1所示的迟滞比较器进行进一步的分析。
在图1所示的迟滞比较器中，当正向输入电压Vp远小于Vn时，M5、M7、M6、M10及M9导通；M8、M11、M12、M4及M3都处于截止状态。这时候，图1所示的电路电信号存在以下关系；
VTRP +＝VGSM5-VGSM6
VGSM5＝(2i5/β5)1/2+VT5
i5＝{β10(VGSM10-VT10)2}/2
VGSM6＝(2i6/β6)1/2+VT6
i6＝{β7(VGSM7-VT7)2}/2
Ibias＝i5+i6
β7>β10
当正向输入逐步下降临近负向阀值VTRP -时，偏置电源Ibias分别经过M5、M6M8及M11；而不会经过M4、M3及M11。这个时候图1所示的电路电信号存在以下关系；
VTRP -＝VGSM6-VGSM5
VGSM6＝(2i6/β6)1/2+VT6
I6＝{β11(VGSM11-VT11)2}/2
VGSM5＝(2i5/β5)1/2+VT5
I5＝{β7(VGSM8-VT8)2}/2
Ibias＝i5+i6
Β8>β11
Vhy＝VTRP +VTRP -所述VGSM5为M5的栅源电压、VGSM6为M6的栅源电压、VGSM10为M10的栅源电压、VGSM7为M7的栅源电压。i5为流经M5的电流；i6为流经M6的电流。VT5为M5的导通电压、VT6为M6的导通电压、VT7为M7的导通电压、VT8为M8的导通电压、VT10为M10的导通电压及VT11为M11的导通电压。通常各个NMOS的导通电压都近似相等；各个PMOS的导通电压都近似相等。
通过上述关系可知，回滞电压的影响参数包括偏置电流、β5、β6、β8、β10及β11。M5和M6为P沟道金属氧化物半导体场效应管PMOS；而M7、M8、M10、M11为N沟道金属氧化物半导体场效应管NMOS。由于PMOS和NMOS的掺杂载流子类型不同，且载流子的浓度也可能不同。这样，首先PMOS和NMOS的迁移率会有一定的差别，且同样的温度影响下，掺杂载流子类型和载流子的浓度对回滞电压的影响是不相同的，且无法相互抵消。此外PMOS和NMOS属于不同类型的MOS管，制作工艺导致的工艺误差也可能相差很大，这样批量生产的同一批迟滞比较器的回滞电压也会相差很大，从而影响迟滞比较器的回滞电压。
与此同时，偏置电流Ibias的产生过程也会影响回滞电压。假设Ibias等于流经第一电流镜中某一电阻的电流，则此时Ibias等施加在该电阻两端的电压与该电阻的电阻值的比值，这样偏置电流将会受到该电阻的电阻值的影响。
综上所述，影响所述回滞电压的因素包括β5、β6、β8、β10、β11以及该电阻。影响回滞电压的稳定性和精确度的参数多，影响回滞电压元件的类型多，且这种影响无法相互抵消；这就必然导致回滞电压的波动幅度大，进而导致迟滞比较器的工作性能稳定性和精确性不够。
在实际使用中，发现利用图1所示的电路产生回滞电压Vhy波动幅度可到30％。
有鉴于此，在本申请提供以下实施例中，将利用为电阻来产生所述回滞电压，并利用电阻来控制形成所述回滞电压上的偏置电流的产生。产生偏置电流和产生回滞电压的电阻选用同一类型的电阻。这样的话，同一类型的电阻的制作工艺及受环境参数的影响都相同或近似，这样就可以相互抵消工艺误差和环境参数的影响，从而提供稳定的回滞电压，从而提升迟滞比较器的比较结果的精确性和稳定性。下面结合说明书附图及具体实施例对本申请的技术方案做进一步的详细阐述。值得注意的似乎，本申请中所用的第一、第二……仅表似乎不同位置的元件，不一定意味着对元件的参数或功能进行限定。
实施例一：
如图2a及图2b所示，本实施例提供一种迟滞比较器，所述迟滞比较器包括：
第一输入端Vp，配置为接收第一输入电压；
第二输入端Vn，配置为接收第二输入电压；
输出端Vo；
第一输入晶体管M15，其栅极连接到第一输入端Vp；
第二输入晶体管M16，其栅极连接到第二输入端Vn；
第一节点N1，连接到所述第一输入晶体管M15的源极和所述第二输入晶体管M16的源极；
比较输出电路110，连接到所述第一输入晶体管M15的漏极和所述第二输入晶体管M16的漏极，被配置为将指示第一输入晶体管M15的漏极电压大于或小于第二输入晶体管M16的漏极电压的信号提供到输出端Vo，
偏置电源120，被配置为通过向第一电阻R1施加电压产生偏置电流并将偏置电流Ibias提供至第一节点N1；
所述第一节点N1通过第二电阻R2与第一输入晶体管M15的源极相连，并通过第三电阻R3与第二输入晶体管M16的源极相连，第一电阻R1、第二电阻R2及第三电阻R3为同类型电阻，第二电阻R2和第三电阻R3具有不同的阻值。
图2a中的Va表示的M15的漏极电压；所述Vb表示的M16的漏极电压。
由图2a可知，所述第二电阻R2与第三电阻R3上流经的电流之和等于所述偏置电流Ibias。
所述第一电阻R1、第二电阻R2和第三电阻R3均可以指代一个多个电阻。如，本实施例中所述第二电阻R2和第三电阻R3为同一类型不同阻值的电阻。所述第二电阻R2和第三电阻R3中有一个的阻值可为0欧姆。
通常应用于硅工艺中的电阻又可包括以下类型：阱电阻、poly电阻、p+电阻以及n+电阻等电阻。本实施例中所述第一电阻、第二电阻及第三电阻一般选用硅工艺中的同一类型的电阻
在本实施例中所述第一电阻、第二电阻及第三电阻的至少应该属于同一大类的电阻；属于同一类型的电阻的制作工艺相同或类似，工艺误差大致相同。
在图2a中所述第一输入晶体管M15和第二输入晶体管M16均可为PMOS；但是所述第一输入晶体管和所述第二输入晶体管也可以为NMOS。
本实施例所述比较输出电路110将根据Va和Vb的电压大小，来输出对应的信号；该信号可对应为逻辑高电平或逻辑低电平；且该信号可用于表征所述第一输入端和第二输入端的输入电压的大小。在本实施例所述的迟滞比较器中，Va等于Vb时，是所述输出端Vo输出的信号发生翻转的临界点。而Va等于Vb时，比较输出电路110连接在第一输入晶体管M15漏极和第二输入晶体管M16的漏极的结构一般都是对称的。若需要维持Va等于Vb，则需要保持第一输入晶体管M15和第二输入晶体管M16上的栅源电压一致。值得注意的是所述第一输入晶体管M15和第二输入晶体管M16为相同的晶体管。而第二电阻R2和第三电阻R3的阻值不同，而第二电阻R3和第三电阻R3都连接在所述第一节点N1，这样的话只有在所述Vn和Vp不相等时才能形成所述栅源电压一致。通常Vn和Vp中的一个是变化的电压，这样的话，而第二电阻R2和第三电阻R3的从Ibias所分得的电流会也会发生变化，这样就能形成迟滞比较。这个翻转点对应的Vp-Vn＝VTRP +或Vn-Vp＝VTRP -，而Vhy＝VTRP +-VTRP -。
而本实施例中形成等于所述偏置电流Ibias的第一电阻R1为与所述第二电阻R2和第三电阻R3相同的电阻。偏置电流与R1成反比，故所述回滞电压与R1成反比，与第R2和R3的阻值差成正比。这样的话，R1、R2及R3的制作工艺相同或近似，且将受到温度影响的影响度相同或相似，可以至少抵消部分工艺误差或环境参数的影响，从而能够减少工艺误差及环境参数变化导致的迟滞比较器的回滞电压的偏移，从而提升迟滞比较器的比较结果的精确性。
实施例二：
本实施例基于实施例一中的迟滞比较器，提供另一种所述迟滞比较器的可选结构。如图3所示为基于本实施例提供的一种迟滞比较器的示意图；所述偏置电源包括参考电压源Vref和第一电阻R1；所述Ibias＝Vref/R1。
所述偏置电源还包括一个电流镜；该电流镜配置为镜像R1上的第一电流，形成输入到第一节点N1的Ibias。在图3中所述电流镜由晶体管M11’和晶体管M12’组成
本实施例中采用电流镜来镜像产生所述偏置电流，具有电路结构简单的特点。
R1上流经的电流，除了与R1的阻值相关以外，还与施加在R1两端的电压相关。在本实施例中将所述参考电压源设置为能够提供带隙电压的带隙电压源。带隙电压是受温度影响很小的电压。带隙电压源通常由一个与温度成正比的电压源和一个与温度成反比的电压源构成，这样的这两个电压源能够相互抵消温度的影响，从而维持所提供的电压值的不变。带隙电压源提供的带隙电压，将不受温度影响或温度影响量非常小，即表示Vref将不受温度影响或受温度影响非常小，这样就能够保证施加在所述第一电阻两端的电压的手温度影响小，则环境温度不同时，所述迟滞比较器依然提供稳定的回滞电压和迟滞比较结果。
如图3所示，所述R2位于第一支路中，R3位于第二支路中；所述第一支路和第二支路并联在所述第一节点N1的后端。
第二电阻R2和第三电阻R3上的电流等于所述Ibias。所述比较输出电路包括M17、M18、M19及M20等。图3所示的迟滞比较器中还包括晶体管M13及晶体管M14，M13与图1中的M3的作用相同M14与M4的作用相同。图3所示的电压比较电路中通过反向器连接到输出端Vo。图3中的M17、M18、M19及M20为相同的晶体管，具有相同的电气性参数。M19的电流通过电流镜镜像到M13的漏极；M20的电流通过电流镜镜像到M14的漏极。在本申请中，所述电气性参数可包括各个电子元件的伏安特性、阻抗特性以及电子元气件的物理尺寸等。所述物理尺寸可包括如晶体管沟道的宽度、长度等。
图3所示的电路，i2为流经R2的电流；i3为流经R3的电流，VGSM15为M15的栅源电压；VGSM16为M16的栅源电压。
若Va＝Vb，由于比较输出电路120中连接在M15和M16两端的结构是对称的。在图3中所述比较输出电路120可包括晶体管M17、晶体管M19、晶体管M18以及晶体管M20等。这些晶体管在同等电压作用下，根据公式Ids＝{μnCoxW(VGS-Vth)2}/(2L)，从M15漏极输出的电流i2将等于从M16的漏极的电流i3；那么i2和i3相等，则VGSM15＝VGSM16。VGSM15＝Vp-(VN1-i2R2)；VGSM16＝Vn-(VN1-i3R3)。所述VN1为第一节点的电压。所述VN1-i2R2为M15的源极电压；VN1-i3R3为M16的源极电压。
故故VTRP +＝Vp-Vn＝VGSM15-i2R2+VN1-(VGSM16-i3R3+VN1)
＝-i2R2+i3R3
＝i2(R3-R2)＝Ibias(R3-R2)/2＝Vref(R3-R2)/(2R1)。
VTRP -＝Vn-Vp＝VGSM16-i3R3+VN1-(VGSM15-i2R2+VN1)
＝-i3R3+i2R2
＝i2(-R3+R2)＝Ibias(-R3+R2)/2＝Vref(-R3+R2)/(2R1)。
这样回滞电压Vhy＝VTRP +-VTRP -＝Vref(R3-R2)/R1。
显然回滞电压Vhy取决于Vref、R3-R2以及R1。且Vhy与R3-R2成正比，与R1成反比。在本实施例中所述第一电阻R1、第二电阻R2、第三电阻R3为同一类型的电阻，制作工艺误差大致相同，温度对其的影响也大致相同，这样就能互相抵消工艺误差及温度的影响，从而批量生产的同一批迟滞比较器的回滞电压的方差较小，从而对于批量生产的多个迟滞比较器而言，整体上能够提升所述迟滞比较器的稳定性和精确度。同时因为是同一类型的电阻，温度对其影响度是大致相同的，这样对于单个迟滞比较器而言，在不同的温度下的回滞电压的波动也较小，从而对于单个也提升了工作性能的稳定性和精确度。
而在本实施例中所述Vref为带隙电压源提供的带隙电压，从而再次增强了Vhy的稳定性和精确性，提升了单个迟滞比较器的工作性能的稳定性和精确性。
实施例三：
本实施例基于前述实施例所述的迟滞比较器做了进一步的改进，在本实施例中所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正整数；所述m2不等于所述m3。
如图4所示，所述m1＝2；所述m3＝m1＝1。图4中的R1即为所述阻值为第一电阻的第四电阻，这样的话，阻值相同的第四电阻肯定同一类型的电阻。第一电阻、第二电阻和第三电阻收到温度影响的阻值相对变化率为1，工艺误差也相同或相近，这样的话，就能很好的将第一电阻抵消掉第二电阻和第三电阻对回滞电压的影响，这样能够最大限度的保持所述回滞电压的稳定性和精确度。
实施例四：
本实施例基于实施例一所述的迟滞比较器，提供一种迟滞比较器，该迟滞比较器还包括选择电路。选择电路配置为选择第二电阻和第三电阻的阻值。
以下本实施例基于上述结构，提供一个具体实现电路。
如图5B所示，所述迟滞比较器包括6个电阻；图6中所示的电阻用R1表示，表示这些电阻的阻值等于所述第四电阻。这些电阻首尾相连，形成了一个电阻串。所述电阻串的一端与第一输入晶体管M15的源极相连，另一端与第二输入晶体管的M16的源极相连。
所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。在图5B中显示有四条选择路径。这些选择路径分别连接在电阻串的不同节点。图5B中电阻串包括5个节点，分别是节点1、节点2、节点3、节点4及节点5。图5B所示的vsp为第一输入晶体管M15的源极，vsn为第二输入晶体管M16的源极。
本实施例任意两条选择路径对应的回滞电压不同。如何实现所述任意两条选择路径对应的回滞电压不同，可以通过设置控制选择路径中的第二电阻和第三电阻来实现。假设每一个所述选择路径中的第二电阻和第三电阻之间的阻值差为第一阻值差，则任意两个选择路径的第一电阻差不同。
值得注意的是，本申请实施例中的“多个”或“多条”中的“多”均是指2或2以上的数值。
在图5B中，选择电路还包括晶体管M31和晶体管M32；晶体管M31和晶体管M32并联在晶体管M21的漏极。晶体管M31的漏极与节点2相连。晶体管M32的漏极与节点4处。节点2位于由位于vsp至vsn之间的6个R1构成的电阻串的第2个R1和第3个R1之间。节点4位于所述电阻串的第4个R1和第5个R1之间。
当Vp大于Vn，且Vp与Vn的差值大于所述正向阀值电压时，V1输入逻辑低电平，V2为逻辑高电平。这样的话，所述M31导通，而所述M32截止。选择路径131的第二电阻等于节点4至vsp之间的2个R1、所述第三电阻等于节点2至vsn之间的4个R1电阻。所述第二电阻和第三电阻的差值等于-2R1。
当Vp小于Vn时，且Vn与Vp的差值大于所述负向阀值电压时，V1为逻辑高电平，V2为逻辑低电平。这样的话所述M31截止，而所述M32导通。此时，选择路径131的第二电阻等于节点4至vsp之间的4个R1、所述第三电阻等于节点4至vsn之间的2个R1电阻。所述第二电阻和第三电阻的差值等于2R1。而第一电阻由一个所述R1组成，这样的话就很好的抵消了电阻的工艺误差或温度导致的电抗性漂移对回滞电压的影响。
通过计算可知，晶体管M21所在的选择路径所对应的回滞电压Vhy＝Vref*2R1/R1＝2Vref；显然配置为产生回滞电压的第二电阻和第三电阻的与第一电阻对回滞电压的影响相互抵消掉了，这样就能保证回滞电压的稳定性和精确性。
选择电路还包括晶体管M33和晶体管M34；晶体管M33和晶体管M34并联晶体管M22的漏极。晶体管M33的漏极与节点1相连；选择路径132的晶体管M34的漏极与节点5处。节点1位于电阻串的第1个R1和第2个R1之间。节点5位于所述电阻串的第5个R1和第6个R1之间。
若V1为逻辑低电平，V2为逻辑高电平，则所述M33导通，所述M34截止。选择路径132的第二电阻等于节点1至vsp之间的1个R1、所述第三电阻等于节点1至vsn之间的5个R1电阻。所述第二电阻和第三电阻的差值等于-4R1。
若V1为逻辑高电平，V2为逻辑低电平，则所述M33截止，而所述M34导通。选择路径132的第二电阻等于节点5至vsp之间的5个R1、所述第三电阻等于节点5至vsn之间的1个R1电阻。所述第二电阻和第三电阻的差值等于4R1。而第一电阻即等于所述R1，这样的话就很好的抵消了电阻的工艺误差或温度导致的电抗性漂移对回滞电压的影响。
选择电路中的所述V1输入的电平可为图5A中Vo的输出电压，所述V2输入的电平可为图5A中Von的输出电压。Von为所述Vo的反向电压。这样就能够精确的利用迟滞比较器的输出端的信号来控制选择电路中第二电阻和第三电阻的阻值差。
通过计算可知，M22所在的选择路径所对应的回滞电压VhyVhy＝Vref*4R1/R1＝4Vref；产生回滞电压的第二电阻和第三电阻的与第一电阻对回滞电压的影响相互抵消掉了，这样就能保证回滞电压的稳定性和精确性。
通过上述推导可知，M21所在的选择路径的回滞电压等于2Vref，而M22所在的选择路径的回滞电压等于4Vref，这样的话，就可以在使用迟滞比较器时，根据需要选择所需的回滞电压。
选择导通选择路径时，可以通过向M21的栅极hys1和M22的栅极hys2输入对应的电平来控制。具体如，向hys1输入不小于M21的导通电压的电压，并向hys2输入小于M22的导通电压的电压或不向所述hys2输入电压，选择导通M21，而使M22截止，这样的话本实施例所述的迟滞比较器的回滞电压为2Vref而非4Vref。
通过在迟滞比较器中连接多个选择电路，这样能够实现一个迟滞比较器，能够基于不同回滞电压进行电压比较；增强了迟滞比较器的可用性。
实施例五：
以下基于图5A至图5B所示的迟滞比较器，还提供一种选择导通选择路径的电路。
如图5C所示，所述选择电路包括一个选择输入端IN、一个反向器、第一选择输出端OUT1和第二选择输出端OUT2。所述选择输入端IN分别与所述反向器的输入端和所述第二选择输出端OUT2相连。所述第一选择输出端OUT1连接在所述反向器的输出端。图5C所示的第一选择输出端OUT1可以与图5B中的M21的栅极相连；所述第二选择输出端OUT2可以与图5B中的晶体管M22的栅极相连。所述选择输入端IN配置为接收选择输入，根据选择输入分别向所述第一选择输出端OUT1和第二选择输出端OUT2输出信号，进而控制M21和M22是否导通，从而实现依据选择输入选择一个选择路径导通，供所述偏置电流经过。
实施例六：
如图6所示的迟滞比较器，本实施所述的迟滞比较器，还包括一个连接电路140。所述连接电路，配置为不经过任何第二电阻和第三电阻连接N1和第一输入晶体管M15的源极和第二输入晶体管M16的源极。若导通的是连接电路140，而非迟滞比较电路中的选择路径，则此时比较器进行非迟滞的电压比较。在Vp大于Vn时从所述输出端输出第一逻辑电平，当所述Vn大于所述Vp从所述输出端输出第二逻辑电平。第一逻辑电平和第二逻辑电平对应于同一参考电平输出的电平值是不同的。
显然本实施例所述的迟滞比较器，通过设置所述连接电路140的设计，这样所述迟滞比较器不仅能够实现迟滞比较，还可以实现非迟滞的电压比较，丰富了所述迟滞比较器的功能。这样至少复用了迟滞比较器中的偏置电源以及比较输出电路等结构来迟滞比较和非迟滞的电压比较，这样提高了这些电路内电子元器件的使用概率，更加充分的利用了这些电子元器件。
选择该迟滞比较器是进行迟滞比较，还是进行单门限比较，可以通过控制向hys0、hys1、hys2及hys3的选择输入来实现。如当hys0对应的选择输入为为能够导通所述M41的信号时，连接电路140导通。
若实施例五中的导通选择路径为第一电路，在本实施例所述的迟滞比较器中还可包括第二电路，该第二电路可配置为选择导通所述连接电路140或选择路径131、选择路径132及选择路径133中的任意一个。
所述第一电路和第二电路可以对应为同一选择电路。譬如，所述迟滞比较器包括一个选择路径和一个连接电路，此时，可以采用图5C的选择电路来进行导通选择路径或连接电路。图5C中的第一选择输出端OUT1，可配置为在输出逻辑高电平时导通选择路径，在输出逻辑低电平时断开选择电路与偏置电源的连接。图5C中的第二选择输出端OUT2，可配置在输出逻辑高电平时导通单门限迟滞比较器，在输出逻辑低电平时断开所述单门限迟滞比较器与偏置电源的连接。
实施例七：
如图5A和图6所示的迟滞比较器。图6显示有连接电路140，还显示有3个选择电路，这三个选择电路分别是选择路径131、选择路径132以及选择路径133。选择路径131、选择路径132及选择路径133均为前述选择电路的组成部分。
所述连接电路140包括晶体管41；晶体管41的源极第一节点N1，配置为输入所述偏置电流Ibias。所述晶体管41的漏极分别连接在vsp和vsn。晶体管41的源极可为能够接收前述第二电路的选择输入的选择输入端hys0。
选择路径133包括晶体管23、晶体管35以及晶体管36；所述晶体管35和晶体管36并联在所述晶体管23的漏极。所述晶体管23的栅极为接收选择输入的选择输入端hys3。当M35导通且M36截止时，选择路径133的第二电阻对应的电阻值为0，选择路径133的第三电阻为从vsp到vsn的6个R1。当M36导通M35截止时，选择路径133的第二电阻为从vsn到vsp的6个R1，选择路径133的第三电阻的阻值为0。结合图5A和图6，根据前述实施例中的推导，将选择路径133用于图5A所示的迟滞比较器，选择路径133产生的回滞电压Vhy＝Vref*6R1/R1＝6Vref。
图7所示的电路，可为应用于图6中所示电路结构的选择导通选择路径的电路。图7所示的电路包括两个选择输入端；这两个选择输入端中一个假定为第一选择输入Vhys<1>，则另一个为第二选择输入Vhys<0>。所述第一选择输入端和第二选择输入端，均配置为接收所述选择输入。
图7所示的电路包括4个选择模块，分别包括选择模块151、选择模块152、选择模块153和选择模块154。
选择模块151包括一个或门，该或门的两个输入端分别与Vhys<1>和Vhys<0>相连。选择模块151的或门的选择输出端与图6中M41的栅极相连。这样Vhys<1>及Vhys<0>两个选择输入均为逻辑低电平时，所述M41导通，所述迟滞比较器进行的是单门限的电压比较。
选择模块152包括一个反向器和一个或门；选择模块152的反向器的输入端与Vhys<1>相连，反向器的输出连接在选择模块152的或门的一个输入端。选择模块152的或门的另一个输入端与Vhys<0>相连。选择模块152的或门的输出端与选择路径132的晶体管M22的栅极相连。在Vhys<1>接收的选择输入为逻辑高电平且Vhys<0>接收的选择输入为逻辑低电平时，所述选择路径132导通。
选择模块153包括一个反向器和一个或门。选择模块153的反向器的输入端与Vhys<0>相连；选择模块153的反向器的输出端与选择模块153的或门的一个输入端相连。选择模块153的或门的另一个输入端与Vhys<1>相连。选择模块153的输出端选择路径131中的晶体管21的栅极相连。在Vhys<1>接收的选择输入为逻辑低电平且Vhys<0>为逻辑高电平时，所述选择路径131导通。
选择模块154包括两个反向器和一个或门。选择模块154的一个反向器的输入端与Vhys<0>相连，另一个反向器与Vhys<1>相连。选择模块154的两个反向器的输出都为选择模块154中或门的输入。选择模块154的或门的输出端与选择路径133的晶体管M23的栅极相连。这样当Vhys<0>接收的选择输入为逻辑高电平且Vhys<1>接收的选择输入也为逻辑高电平时，所述选择路径133导通。这样，两个选择输入的每一中输入状态都只会导通M41、M21、M22及M23中的一个。
实施例八：
本申请还提供一个集成电路的实施例，所述集成电路可包括前述的实施例一至实施例七中任意一个技术方案中所述迟滞比较器。本实施例所述的集成电路可包括介质板以及位于所述介质板上的各种电子元件。这些电子元件至少能够连接形成前述的一个所述迟滞比较器。所述介质板可为印刷电路板。所述集成电路可为采用经过氧化、光刻、扩散、外延及蒸铝等制作工艺形成的电路。本实施例所述的集成电路能够进行基于回滞电压的电压比较，且回滞电压的波动幅度小，电压比较的结果精确性和稳定性高。
本实施例中的所述集成电路，采用第一电阻、第二电阻和第三电阻的电阻差来提供回滞电压，能够提供稳定的回滞电压、电压比较结果精确。当所述集成电路包括至少两个所述选择电路时，所述集成电路能够根据所述实际需要选择一个选择电路提供回滞电压来进行电压比较。本实施例所述的集成电路还能包括连接电路，能够进行单门限的电压比较；这样就能够更好的利用电子器件，实现不同类型的电压比较。
图8所示为对本申请实施例中所述的迟滞比较器的仿真效果示意图。在图8中Vn的输入电压保持恒定，电压值等于562mv；所述Vp的输入电压从300.0mv逐步增大。如图5A所示，最终所述迟滞比较器的输出端还连接了一个反向器，将迟滞比较器的输出端Vo的电压进行了反向形成了Von。图8的仿真结果是基于Von的仿真结果。显然从图8中可知，当所述Vp的输入电压逐步增大到684.0mv左右时，Von的输出从5.5V下降到了0V；当Vp的输入电压逐步从下降，当下降到420.0mv左右时，Von的输出从0V上升到了5.5V。
从图8的图示中可知，在420mv和684.0mv附近的竖直线均包括三种，同一种类型的竖直线表示的为同一次仿真的效果。本次仿真的理想回滞电压为255mv。
从图8的图示可知，实际回滞电压的最大值可如图8中deta1或deta2中的一个。deta1＝696.5-425.5＝271；deta2＝687-435＝252。则deta1相对于理想回滞电压的波动幅度等于(deta1-255)/255＝0.0627；deta2相对于理想回滞电压的效果等于(255-deta2)/255＝0.0627＝0.01176。本实施例所述的回滞电压的波动幅度为小于7％，远远小于现有技术中的30％。显然大大的提升了迟滞比较器的工作性能的稳定性和精确度。
以下表格的数据为对申请实施例提供的一个迟滞比较器的仿真数据。
温度 Vdd Ibias Vn VTRP + VTRP - Vhy
-40℃ 5.5V 400nA 562mv 604.5mv 519.5mv 85mv
25℃ 5.5V 400nA 562mv 604.5mv 519.5mv 85mv
85℃ 5.5V 400nA 562mv 605.5mv 518.5mv 87mv
125℃ 5.5V 400nA 562mv 605.5mv 518.4mv 87.1mv
首先，从上表可看出，所述回滞电压的波动变化很小，回滞电压的波动幅度远远小于现有技术中的迟滞比较器30％。即便温度从-40℃变化到了125℃，所述回滞电压的波动范围也仅为2.1mv，波动幅度很小。
实施例九：
如图10所示，本实施例还提供一种电压比较方法，所述电压比较方法可以应用于前述实施例一至实施例八所述的迟滞比较器或集成电路中。
所述电压比较方法包括：
步骤S101：向第一输入晶体管的栅极施加第一输入电压；
步骤S102：向第二输入晶体管的栅极施加第二输入电压；
步骤S103：利用第一电阻产生偏置电流；
步骤S104：使所述偏置电流的一部分经第二电阻流入第一输入晶体管的源极，该偏置电流的其余部分经第三电阻流入第二输入晶体管的源极；以及
步骤S105：输出指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号，
其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，第二电阻和第三电阻具有不同的阻值。
在本实施例中所述偏置电流是利用所述第一电阻产生的，通常偏置电流等于流经所述第一电阻的电流，这样的话所述偏置电流就等于施加在所述第一电阻两端的电压与所述第一电阻的阻值的比值。所述第一电阻的阻值会影响所述偏置电流的大小。
在本实施例所述的方法中利用第二电阻和第三电阻对所述偏置电流进行分流。利用前述实施例中第二电阻和第三电阻阻值差基于所述偏置电流产生回滞电压。所述回滞电压的大小与所述偏置电流成正比，与所述第一电阻和第二电阻的电阻差成反比。而所述第一电阻、第二电阻和第三电阻属于同一类型的电阻。这样第一电阻、第二电阻和第三电阻的制作工艺误差、受温度的影响大致相同，这样就能够相互抵消掉对回滞电压的影响，从而保持所述回滞电压的稳定性，这样再基于稳定性及精确性高的回滞电压进行电压比较，将获得更为精确的比较结果。
在本实施例中，所述步骤S103可包括：向第一电阻施加电压形成第一电流，再镜像所述第一电流形成所述偏置电流。具体如何镜像所述第一电流，可采用如图4中所示的晶体管M11’和晶体管M12’形成的共源共栅的电流镜来镜像所述第一电流。
采用镜像的方式来产生所述偏置电流，具有实现简便及采用的电路结构简单的特点。
值得注意的是图9的箭头不代表步骤S101至步骤S105的执行顺序。如，步骤S101和步骤S102等步骤并没有一定的先后顺序。
实施例十：
本实施例所述的电压比较方法，在实施例九所述的电压比较方法的基础上，具体提供了一种形成偏置电流的方法。在本实施例中所述步骤S103可包括：向第一电阻施加带隙电压，并通过带隙电压作用于所述第一电阻产生所述第一电流。
带隙电压为受温度影响很小或不受温度影响的电压，这样的话就能够保证向第一电阻施加的电压的稳定性，从而保证第一电流的稳定性，从而能够保证偏置电流的稳定性，以进一步提升电压比较方法的比较结果的稳定性。
采用这种方式来形成偏置电流，偏置电流形成的稳定性高，且实现简便。
实施例十一：
本实施例所述方法，在实施例九和实施例时的基础上，还包括：
接收选择输入；
依据所述选择输入选择供所述偏置电流的分电流经过的所述第二电阻和所述第三电阻。
通过选择所述第二电阻和第三电阻的阻值，这样的话，能够形成多个不等的回滞电压，这样能够根据需要选择回滞电压来进行迟滞比较。
本实施例所述在进行第二电阻和第三电阻的阻值选择时，可以采用图5B\图5C、图6及图7中所示的电路来实现。
实施例十二：
如图10所示，本实施例提供一种电路，该电路可为包括前述实施例中所述迟滞比较器或所述集成电路的电路，采用的本申请实施例所述的电压比较方法。该电路包括两个输入端，一个为第一输入端Vp，另一个为第二输入端Vn，第一输入端Vp的输入电压的波形如图10中的波形1；第二输入端的输入电压的波形如图10中的波形2。图10中的电路将会利用产生回滞电压，并基于回滞电压将Vn和Vp的输入电压进行电压比较，比较后将输入如图10中波形三所述的输出结果。显然从图10中可知，本实施例所述的电路能够配置为消除Vp的输入电压的干扰电压，从而形成规则的矩形波。显然图10中的所示电路因采用了本实施例所述的迟滞比较器或集成电路，能够减少因回滞电压的波动，导致的输出的矩形波的逻辑高电平或逻辑低电平对应的时间时长时短的问题。
此外，所述本申请各实施例中所述的迟滞比较器中的第二输入端的输入电压可为由可编程电路输入的电压，这样方便后续根据具体使用需要，来调整所述第二输入端Vn的输入电压。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种迟滞比较器，所述迟滞比较器包括：
第一输入晶体管，被配置为在其栅极接收第一输入电压，
第二输入晶体管，被配置为在其栅极接收第二输入电压；
输出端；
第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；
比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，
偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；
其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。
2.根据权利要求1所述的迟滞比较器，其中，
所述偏置电源包括：
参考电压源，配置为向所述第一电阻施加电压形成第一电流；
电流镜，配置为镜像所述第一电流形成所述偏置电流。
3.根据权利要1所述的迟滞比较器，其中，
所述参考电压源为能够提供带隙电压的带隙电压源。
4.根据权利要求1所述的迟滞比较器，其中，
所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；
所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；
所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正整数。
5.根据权利要求1所述的迟滞比较器，其中，
所述迟滞比较器，还包括：
选择电路，配置为选择所述第二电阻和所述第三电阻的阻值。
6.根据权利要求5所述的迟滞比较器，其中，
所述迟滞比较器包括首尾相连的多个电阻形成的电阻串；
所述电阻串一端与第一输入晶体管源极，另一端与第二输入晶体管的源极，
所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。
7.一种集成电路，所述集成电路包括：
第一输入晶体管，被配置为在其栅极接收第一输入电压，
第二输入晶体管，被配置为在其栅极接收第二输入电压；
输出端；
第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；
比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，
偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；
其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。
8.根据权利要求7所述的集成电路，其中，
所述偏置电源包括：
参考电压源，配置为向所述第一电阻施加电压形成第一电流；
电流镜，配置为镜像所述第一电流形成所述偏置电流。
9.根据权利要8所述的集成电路，其中，
所述参考电压源为能够提供带隙电压的带隙电压源。
10.根据权利要求7所述的集成电路，其中，
所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；
所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；
所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正整数。
11.根据权利要求7所述的集成电路，其中，
所述迟滞比较器，还包括：
选择电路，配置为选择所述第二电阻和所述第三电阻的阻值。
12.根据权利要求11所述的电路，其中，
所述集成电路还包括首尾相连的多个电阻形成的电阻串；
所述电阻串一端与第一输入晶体管源极，另一端与第二输入晶体管的源极，
所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。
13.一种电压比较方法，所述方法包括：
向第一输入晶体管的栅极施加第一输入电压；
向第二输入晶体管的栅极施加第二输入电压；
利用第一电流产生偏置电流；
使所述偏置电流的一部分经第二电阻流入第一输入晶体管的源极，该偏置电流的其余部分经第三电阻流入第二输入晶体管的源极；以及
输出指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号，
其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，第二电阻和第三电阻具有不同的阻值。
14.根据权利要求13所述的方法，其中，
所述利用所述第一电流产生偏置电流，包括：
向所述第一电阻施加电压产生第一电流；
镜像所述第一电流，产生所述偏置电流。
15.根据权利要求13所述的方法，其中，
所述产生流过第一电阻的第一电流，包括：
向所述第一电阻施加带隙电压；
通过所述带隙电压作用于所述第一电阻产生所述第一电流。
16.根据权利要求13所述的方法，其中，
所述方法还包括：
接收选择输入；
依据所述选择输入选择供所述偏置电流的分电流经过的所述第二电阻和所述第三电阻。
CN201510246414.7A 2015-05-14 2015-05-14 迟滞比较器、集成电路及电压比较方法 Active CN106292813B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510246414.7A CN106292813B (zh) 2015-05-14 2015-05-14 迟滞比较器、集成电路及电压比较方法
US15/154,245 US9768761B2 (en) 2015-05-14 2016-05-13 Voltage comparator circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510246414.7A CN106292813B (zh) 2015-05-14 2015-05-14 迟滞比较器、集成电路及电压比较方法

Publications (2)

Publication Number Publication Date
CN106292813A true CN106292813A (zh) 2017-01-04
CN106292813B CN106292813B (zh) 2018-11-16

Family

ID=57276243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510246414.7A Active CN106292813B (zh) 2015-05-14 2015-05-14 迟滞比较器、集成电路及电压比较方法

Country Status (2)

Country Link
US (1) US9768761B2 (zh)
CN (1) CN106292813B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381738A (zh) * 2021-06-25 2021-09-10 上海威固信息技术股份有限公司 一种负向阈值电压可调节的施密特触发器
CN117335379A (zh) * 2023-09-19 2024-01-02 深圳市思远半导体有限公司 一种电源选择电路和电源

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201600076746A1 (it) * 2016-07-21 2018-01-21 St Microelectronics Srl Circuito comparatore a tempo continuo ad alta velocita'
TWI652904B (zh) * 2018-01-10 2019-03-01 威盛電子股份有限公司 高速內遲滯型比較器
CN108880527B (zh) * 2018-08-17 2020-06-26 电子科技大学 一种兼容多电平输入的接口电路
EP3926349B1 (en) * 2020-03-09 2023-05-03 Shenzhen Goodix Technology Co., Ltd. Voltage attack detection circuit and chip
CN113556103B (zh) * 2020-04-26 2023-07-04 智原微电子(苏州)有限公司 具迟滞功能的比较电路与比较模块
US11626868B1 (en) * 2022-01-27 2023-04-11 Elite Semiconductor Microelectronics Technology Inc. Comparator circuit with dynamic biasing

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393964B2 (ja) * 1995-10-16 2003-04-07 東芝マイクロエレクトロニクス株式会社 半導体集積回路及び半導体入力装置
US6703872B2 (en) * 2001-12-10 2004-03-09 Texas Instruments Incorporated High speed, high common mode range, low delay comparator input stage
US6788114B1 (en) * 2003-06-27 2004-09-07 Dialog Semiconductor Gmbh Comparator with high-voltage inputs in an extended CMOS process for higher voltage levels
TW200511723A (en) * 2003-09-02 2005-03-16 Prolific Technology Inc Hysteresis circuits used in comparator
US20080012624A1 (en) * 2006-07-11 2008-01-17 Tomohiko Kamatani Trimming circuit and semiconductor device
US20090206806A1 (en) * 2008-02-14 2009-08-20 Ricoh Company, Ltd. Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
CN101557215A (zh) * 2008-07-07 2009-10-14 西安民展微电子有限公司 一种电压比较器
CN101672658A (zh) * 2008-08-22 2010-03-17 霍尼韦尔国际公司 具有锁存行为的比较器电路及由其得到的数字输出传感器
CN101938267A (zh) * 2009-06-26 2011-01-05 万国半导体股份有限公司 一种准确迟滞的比较器和制备方法
US20110057686A1 (en) * 2009-09-08 2011-03-10 Ricoh Company, Ltd. Hysteresis comparator circuit and semiconductor device incorporating same
CN102025352A (zh) * 2010-11-08 2011-04-20 中国兵器工业集团第二一四研究所苏州研发中心 一种迟滞电压比较器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393964B2 (ja) * 1995-10-16 2003-04-07 東芝マイクロエレクトロニクス株式会社 半導体集積回路及び半導体入力装置
US6703872B2 (en) * 2001-12-10 2004-03-09 Texas Instruments Incorporated High speed, high common mode range, low delay comparator input stage
US6788114B1 (en) * 2003-06-27 2004-09-07 Dialog Semiconductor Gmbh Comparator with high-voltage inputs in an extended CMOS process for higher voltage levels
TW200511723A (en) * 2003-09-02 2005-03-16 Prolific Technology Inc Hysteresis circuits used in comparator
US20080012624A1 (en) * 2006-07-11 2008-01-17 Tomohiko Kamatani Trimming circuit and semiconductor device
US20090206806A1 (en) * 2008-02-14 2009-08-20 Ricoh Company, Ltd. Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
CN101557215A (zh) * 2008-07-07 2009-10-14 西安民展微电子有限公司 一种电压比较器
CN101672658A (zh) * 2008-08-22 2010-03-17 霍尼韦尔国际公司 具有锁存行为的比较器电路及由其得到的数字输出传感器
CN101938267A (zh) * 2009-06-26 2011-01-05 万国半导体股份有限公司 一种准确迟滞的比较器和制备方法
US20110057686A1 (en) * 2009-09-08 2011-03-10 Ricoh Company, Ltd. Hysteresis comparator circuit and semiconductor device incorporating same
CN102025352A (zh) * 2010-11-08 2011-04-20 中国兵器工业集团第二一四研究所苏州研发中心 一种迟滞电压比较器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381738A (zh) * 2021-06-25 2021-09-10 上海威固信息技术股份有限公司 一种负向阈值电压可调节的施密特触发器
CN117335379A (zh) * 2023-09-19 2024-01-02 深圳市思远半导体有限公司 一种电源选择电路和电源

Also Published As

Publication number Publication date
US9768761B2 (en) 2017-09-19
CN106292813B (zh) 2018-11-16
US20160336932A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
CN106292813A (zh) 迟滞比较器、集成电路及电压比较方法
CN110100219B (zh) 稳压器以及电源
US20130271100A1 (en) High power supply rejection linear low-dropout regulator for a wide range of capacitance loads
CN115373456B (zh) 一种输出极点动态跟踪补偿的并联调制低压差线性稳压器
CN107479610B (zh) 一种快速响应ldo电路
US20150220094A1 (en) Buffer circuits and methods
CN110557013B (zh) Pwm死区时间控制系统
CN104950976B (zh) 一种基于摆率增强的稳压电路
WO2018005084A1 (en) Apparatus and method for correcting baseline wander and offset insertion in ac coupling circuits
CN105302758A (zh) 一种用于多点低压差分信号接收器的共模搬移电路
CN115528787B (zh) 一种控制环路加速电路
US8779853B2 (en) Amplifier with multiple zero-pole pairs
CN203950228U (zh) 电流源电路
CN217484784U (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器
CN102915066B (zh) 用于输出基准电压的电路
JP5649793B2 (ja) 半導体装置
WO2018186390A1 (ja) 半導体装置
CN109062308B (zh) 电压调整电路
Prasad et al. Novel active PID controller employing VDTA
CN205507607U (zh) 一种双用途电流源产生器
Prokopenko et al. Mathematical analysis of transients of the high-speed buffer amplifier with the complementary composite transistors in nonlinear mode
CN104898750A (zh) 用于生成共源共栅电流源偏置电压的系统和方法
Mittal et al. Analog field programmable CMOS operational transresistance amplifier (OTRA)
CN202904413U (zh) 用于输出基准电压的电路
CN108762364B (zh) 一种双输出的低压差线性稳压器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant