CN106252247B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN106252247B
CN106252247B CN201610801672.1A CN201610801672A CN106252247B CN 106252247 B CN106252247 B CN 106252247B CN 201610801672 A CN201610801672 A CN 201610801672A CN 106252247 B CN106252247 B CN 106252247B
Authority
CN
China
Prior art keywords
layer
groove
metal
substrate
metal coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610801672.1A
Other languages
English (en)
Other versions
CN106252247A (zh
Inventor
杨雪松
谢志峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Nepes Semiconductor Co Ltd
Original Assignee
Jiangsu Nepes Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Nepes Semiconductor Co Ltd filed Critical Jiangsu Nepes Semiconductor Co Ltd
Priority to CN201610801672.1A priority Critical patent/CN106252247B/zh
Publication of CN106252247A publication Critical patent/CN106252247A/zh
Application granted granted Critical
Publication of CN106252247B publication Critical patent/CN106252247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，所述半导体结构包括：基底，所述基底表面具有凹槽，所述凹槽暴露出金属层表面；位于所述金属层表面以及部分基底表面的金属凸块，所述金属凸块的横截面形状与凹槽的横截面形状相同，且所述金属凸块的各个侧壁与凹槽侧壁之间的垂直距离相等。上述半导体结构中的金属凸块不易断裂或脱落。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断发展，集成电路的集成度越来越高，金属凸块技术作为倒装焊工艺的重要技术，得到越来越广泛的采用。所述金属凸块技术通常应用于倒装焊封装技术中，在芯片的连接金属层表面形成金属凸块，然后通过回焊方式，使芯片通过金属凸块连接至基板上。
但是，目前，现有技术形成的金属凸块，在进入封装过程时，经常会出现断裂或脱落等问题，导致芯片封装失效，影响产品的良率。
所以，现有的金属凸块的性能有待进一步的提高。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构及其形成方法，提高金属凸块的性能。
如背景中所述，现有的金属凸块在封装过程中容易发生断裂、脱落等问题。发明人研究发现，在封装过程中，由于通常需要经历由室温到一定高温然后再恢复到室温的环境，晶圆应力变化对金属凸块的性能影响很大。由于现有技术中，通常金属凸块边缘距离底部金属层边缘的距离不相同，例如，芯片表面暴露的金属层的形状为正八边形，而在所述金属层上形成的金属凸块为圆柱体，横截面形状为圆形，所以所述金属凸块边缘与正八边形边缘的距离不均匀，产生的应力分布不均匀，使得金属凸块容易发生断裂等问题。虽然在形成金属凸块之前，在晶圆表面形成一层较厚的钝化层或者提高金属凸块的横截面积能够缓解应力的不均问题，但是额外形成钝化层会增加生产成本以及生产周期，并且随着芯片尺寸的减少，金属凸块的横截面积增大容易导致相邻金属凸块之间的间距过小，导致封装过程中相邻金属凸块之间发生短路问题。所以需要形成一种新的金属凸块，以解决上述问题。
为了解决上述问题，本发明提供了一种半导体结构，包括：基底，所述基底表面具有凹槽，所述凹槽暴露出金属层表面；位于所述金属层表面以及部分基底表面的金属凸块，所述金属凸块的横截面形状与凹槽的横截面形状相同，且所述金属凸块的各个侧壁与凹槽侧壁之间的垂直距离相等。
可选的，所述金属凸块的横截面形状为正多边形。
可选的，所述金属凸块的各个侧壁与凹槽侧壁之间的垂直距离为5μm～10μm。
可选的，所述基底包括衬底和位于衬底表面的钝化层，所述衬底具有金属层，所述凹槽位于钝化层内，暴露出所述金属层的部分表面。
可选的，还包括位于所述金属凸块与基底之间的凸块下金属层。
为解决上述问题，本发明还提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有凹槽，所述凹槽暴露出金属层表面；在所述基底表面形成具有开口的掩膜层，所述开口暴露出所述凹槽以及部分基底表面，所述开口的横截面形状与凹槽的横截面形状相同，且所述开口的各个侧壁与所述凹槽的侧壁之间的垂直距离相等；在所述凹槽和开口内形成位于所述金属层表面以及部分基底表面的金属凸块。
可选的，所述开口的横截面的形状为正多边形。
可选的，所述开口的各个侧壁与所述凹槽的侧壁之间的垂直距离为5μm～10μm。
可选的，所述基底包括衬底和位于衬底表面的钝化层，所述衬底具有金属层，所述凹槽位于钝化层内，暴露出所述金属层的部分表面。
可选的，还包括在形成所述掩膜层之前，形成覆盖所述凹槽内壁以及基底表面的凸块下金属层。
本发明在基底上形成的金属凸块的各个侧壁与所述凹槽的侧壁之间的垂直距离相同，使得所述金属凸块的各个侧壁与其底部的金属层的边缘的距离相同，所述金属凸块与基底、金属层连接界面的应力分布较为均匀，使得所述金属凸块不易发生断裂或脱落问题。
进一步，所述金属凸块与基底之间还包括凸块下金属层，可以进一步提高金属凸块与金属层之间的导电性，金属凸块与凸块下金属层之间具有较高的粘附性以及金属凸块，从而进一步改善金属凸块容易脱落的问题。
附图说明
图1至图5为本发明一具体实施方式的半导体结构的形成过程的结构示意图；
图6至图8是本发明一具体实施方式的半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
请参考图1，提供基底100，所述基底100表面具有凹槽101，所述凹槽102暴露出金属层101表面。
所述基底100为多层结构，包括半导体层以及位于所述半导体层表面的介质层、以及位于所述半导体层内的半导体器件、介质层内的金属互连结构等。所述金属层101为焊垫，作为封装后与外部电路的连接结构，所述金属层101的材料可以为Al、Cu或Au等金属。所述金属层101的尺寸可以与凹槽102的尺寸一致，也可以大于所述凹槽102的尺寸。
在本发明的另一实施方式中，所述基底100包括衬底和位于衬底表面的钝化层，所述衬底具有金属层101，所述凹槽102位于钝化层内，暴露出所述金属层的部分表面。所述钝化层的材料可以是氮化硅或氧化硅等，厚度较大，在后续封装等工艺中能够起到有效的应力缓冲作用。通过刻蚀钝化层，形成凹槽102，暴露出金属层101。
所述凹槽102暴露出金属层101的表面，所述凹槽102的横截面形状为正多边形，例如正四边形、正五边形、正六边形、正七边形、正八边形等，由于所述正多边形为对称图形，后续在所述凹槽102内形成的金属凸块应力分布较为对称，易于达到应力平衡状态。本实施方式中，所述凹槽102的横截面形状为正八边形。
请参考图2，在所述基底100表面形成具有开口201的掩膜层200。
所述掩膜层200的材料可以是光刻胶、氧化硅或氮化硅等。形成所述掩膜层200的方法包括：在所述基底100表面形成掩膜材料层之后，刻蚀所述掩膜材料层至基底100表面，形成开口201。所述开口201暴露出所述凹槽102以及部分基底表面100，所述开口201的横截面形状与凹槽102的横截面形状相同，且所述开口201的各个侧壁与所述凹槽102的侧壁之间的垂直距离相等。
所述开口201的横截面形状与凹槽102的横截面形状一致，可以是正多边形，例如正四边形、正五边形、正六边形、正七边形、正八边形等。在该具体实施方式中，所述开口201的横截面形状为正八边形。
请参考图3，为形成所述掩膜层200之后的俯视示意图。
所述开口201(请参考图2)与凹槽102(请参考图2)的俯视图形为两个同心的正八边形，且边缘相互平行，从而使得所述开口201的各个侧壁与凹槽102的侧壁之间的垂直距离相同。从而后续在开口201内形成的金属凸块的应力分布均匀，可以改善金属凸块发生断裂的问题。
所述开口201侧壁与凹槽102的侧壁之间的垂直距离过小会导致后续形成的金属凸块与基底100表面的接触面积较小，不能有效释放应力；而所述开口201侧壁与凹槽102的侧壁之间的垂直距离过大或导致后续形成的金属凸块体积较大，相邻金属凸块之间的间距过小，容易在封装工程中造成短路等问题。本发明的具体实施方式中，所述开口201侧壁与凹槽102的侧壁之间的垂直距离可以为5μm～10μm，例如：6μm或8μm等。
请参考图4，在所述凹槽102(请参考图2)和开口201(请参考图2)内形成位于所述金属层101表面以及部分基底100表面的金属凸块301。
所述金属凸块301的材料为铜、金等金属材料，可以采用电镀工艺形成所述金属凸块301。所述金属凸块301的横截面形状与开口201的横截面形状相同，为正多边形。所以，所述金属凸块301的各个侧壁与凹槽102的侧壁之间的垂直距离101相同，即所述金属凸块301的各个侧壁与金属层101的边缘的距离相同，从而所述金属凸块301与基底100、金属层101连接界面的应力分布较为均匀，使得所述金属凸块301不易发生断裂或脱落问题。
由于所述金属凸块301与基底100之间应力分布较为均为，所以不需要在基底100表面额外形成钝化层来缓解应力影响，与现有技术相比，可以降低工艺成本，减小生产周期。
在该实施方式中，还在形成所述金属凸块301之后，在所述金属凸块301顶部形成焊帽层302，所述焊帽层302的材料为锡或铅锡合金。可以采用电镀工艺在所述金属凸块301表面形成焊帽层材料之后，对所述焊帽层材料加热使其融熔后成半球形，并冷却凝固，从而使得所述焊帽层302为半球形。
请参考图5，去除所述掩膜层200，暴露出基底100的表面。
采用刻蚀工艺去除所述掩膜层200，若所述掩膜层200的处理为光刻胶，还可以采用灰化工艺去除所述掩膜层200。
请参考图6至图8为本发明另一具体实施方式的半导体结构的形成过程示意图。
请参考图6，在本发明的另一实施方式中，在形成所述掩膜层400之前，形成覆盖所述凹槽内壁以及基底100表面的凸块下金属层500。
所述凸块下金属层500可以是单层结构，例如钛层、氮化钛层或钛化钨层等。所述凸块下金属层500还可以是多层结构，该具体实施方式中，所述凸块下金属层500包括钛层或位于所述钛层表面的铜层，采用溅射工艺形成所述凸块下金属层500。形成所述凸块下金属层500一方面可以提高开口201底部的导电性，有利于后续进行电镀形成金属凸块；另一方面，可以提高后续形成的金属凸块与下层材料之间的粘附性。
请参考图7，在所述开口201(请参考图6)和凹槽102(请参考图6)内形成位于所述凸块下金属层500表面的金属凸块401。
所述金属凸块401与凸块下金属层500之间具有较高的粘附性，不易发生脱落等问题。该实施方式中，还包括形成位于所述金属凸块401的焊帽层402。
请参考图8，去除所述掩膜层400(请参考图7)，以及位于掩膜层400下方的部分凸块下金属层500。
采用湿法或干法刻蚀工艺去除所述掩膜400之后，以所述金属凸块401为掩膜，刻蚀所述凸块下金属层500，剩余位于金属凸块401下方的部分凸块下金属层501。
上述半导体结构的形成过程中，在基底表面形成具有开口的掩膜层，所述开口的横截面形状与凹槽的横截面形状相同，且所述开口的各个侧壁与所述凹槽的侧壁之间的垂直距离相同，所以，使得后续在所述凹槽和开口内形成的金属凸块的各个侧壁与金属层的边缘的距离相同，所述金属凸块与基底、金属层连接界面的应力分布较为均匀，使得所述金属凸块不易发生断裂或脱落问题。
本发明的具体实施方式还提供一种半导体结构。
请参考图5，为本发明的一个实施方式提供的半导体结构示意图。
所述半导体结构包括：基底100，所述基底100表面具有凹槽，所述凹槽暴露出金属层101表面；位于所述金属层101表面以及部分基底100表面的金属凸块301，所述金属凸块301的横截面形状与凹槽的横截面形状相同，且所述金属凸块301的各个侧壁与凹槽侧壁之间的垂直距离相等。
所述基底100为多层结构，包括半导体层以及位于所述半导体层表面的介质层、以及位于所述半导体层内的半导体器件、介质层内的金属互连结构等。所述金属层101为焊垫，作为封装后与外部电路的连接结构，所述金属层101的材料可以为Al、Cu或Au等金属。所述金属层101的尺寸可以与凹槽的尺寸一致，也可以大于所述凹槽的尺寸。
在本发明的另一实施方式中，所述基底100包括衬底和位于衬底表面的钝化层，所述衬底具有金属层101，所述凹槽位于钝化层内，暴露出所述金属层的部分表面。所述钝化层的材料可以是氮化硅或氧化硅等，厚度较大，在后续封装等工艺中能够起到有效的应力缓冲作用。通过刻蚀钝化层，形成凹槽，暴露出金属层101。
所述金属凸块301的材料为铜、金等金属材料，且所述金属凸块301的横截面形状可以是正多边形，例如正四边形、正五边形、正六边形、正七边形、正八边形等。在该具体实施方式中，所述金属凸块301的横截面形状为正八边形。
所述凹槽的横截面形状即为凹槽底部暴露出的金属层101的形状，所述金属凸块301与暴露出的金属层101的在平行于基底100的平面上的投影为两个同心的正多形性，且边缘相互平行，从而使得所述金属凸块301的各个侧壁与凹槽侧壁之间的垂直距离相等，即所述金属凸块301的各个侧壁与金属层101的边缘的距离相同，从而所述金属凸块301与基底100、金属层101连接界面的应力分布较为均匀，使得所述金属凸块301不易发生断裂或脱落问题。
所述金属凸块301侧壁与凹槽的侧壁之间的垂直距离过小会导致后续形成的金属凸块与基底100表面的接触面积较小，不能有效释放应力；而所述金属凸块301侧壁与凹槽的侧壁之间的垂直距离过大或导致后续形成的金属凸块体积较大，相邻金属凸块之间的间距过小，容易在封装工程中造成短路等问题。本发明的具体实施方式中，所述金属凸块301侧壁与凹槽的侧壁之间的垂直距离可以为5μm～10μm，例如：6μm或8μm等。
在该具体实施方式中，所述金属凸块301顶部还具有焊帽层302，所述焊帽层302的形状为半球形，材料为锡或铅锡合金。
请参考图8，为本发明另一具体实施方式的半导体结构的示意图。
在上述实施例的基础上，所述半导体结构还包括：位于所述金属凸块401与基底100之间的凸块下金属层501。所述金属凸块401顶部具有焊帽层402。
所述凸块下金属层501可以是单层结构，也可以是多层结构。该具体实施方式中，凸块下金属层501包括钛层或位于所述钛层表面的铜层。所述凸块下金属层501一方面可以提高金属凸块401与金属层101之间的导电性，另一方面所述凸块下金属层501与具有较高的粘附性，可以避免金属凸块401发生脱落。
上述半导体结构的金属凸块的各个侧壁与所述凹槽的侧壁之间的垂直距离相同，使得所述金属凸块的各个侧壁与其底部的金属层的边缘的距离相同，所述金属凸块与基底、金属层连接界面的应力分布较为均匀，使得所述金属凸块不易发生断裂或脱落问题。并且，所述金属凸块与基底之间还包括凸块下金属层，可以进一步提高金属凸块与金属层之间的导电性，金属凸块与凸块下金属层之间具有较高的粘附性以及金属凸块，从而进一步改善金属凸块容易脱落的问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体结构，其特征在于，包括：
基底，所述基底表面具有凹槽，所述凹槽暴露出金属层表面；
位于所述金属层表面以及部分基底表面的金属凸块，位于所述基底上方的金属凸块的横截面大于所述凹槽的横截面且与所述凹槽的横截面形状相同，并且位于所述基底上方的金属凸块的各位置处侧壁与凹槽侧壁之间的垂直距离相等。
2.根据权利要求1所述的半导体结构，其特征在于，所述金属凸块的横截面形状为正多边形。
3.根据权利要求1或2所述的半导体结构，其特征在于，所述金属凸块的各个侧壁与凹槽侧壁之间的垂直距离为5μm～10μm。
4.根据权利要求1所述的半导体结构，其特征在于，所述基底包括衬底和位于衬底表面的钝化层，所述衬底具有金属层，所述凹槽位于钝化层内，暴露出所述金属层的部分表面。
5.根据权利要求1所述的半导体结构，其特征在于，还包括位于所述金属凸块与基底之间的凸块下金属层。
6.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有凹槽，所述凹槽暴露出金属层表面；
在所述基底表面形成具有开口的掩膜层，所述开口暴露出所述凹槽以及部分基底表面，所述开口的横截面大于所述凹槽的横截面且与所述凹槽的横截面形状相同，且所述开口各位置处侧壁与所述凹槽的侧壁之间的垂直距离相等；
在所述凹槽和开口内形成位于所述金属层表面以及部分基底表面的金属凸块。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述开口的横截面的形状为正多边形。
8.根据权利要求6或7所述的半导体结构的形成方法，其特征在于，所述开口的各个侧壁与所述凹槽的侧壁之间的垂直距离为5μm～10μm。
9.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述基底包括衬底和位于衬底表面的钝化层，所述衬底具有金属层，所述凹槽位于钝化层内，暴露出所述金属层的部分表面。
10.根据权利要求6所述的半导体结构的形成方法，其特征在于，还包括在形成所述掩膜层之前，形成覆盖所述凹槽内壁以及基底表面的凸块下金属层。
CN201610801672.1A 2016-09-05 2016-09-05 半导体结构及其形成方法 Active CN106252247B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610801672.1A CN106252247B (zh) 2016-09-05 2016-09-05 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610801672.1A CN106252247B (zh) 2016-09-05 2016-09-05 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN106252247A CN106252247A (zh) 2016-12-21
CN106252247B true CN106252247B (zh) 2019-07-05

Family

ID=57599236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610801672.1A Active CN106252247B (zh) 2016-09-05 2016-09-05 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN106252247B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113889414A (zh) * 2020-07-02 2022-01-04 长鑫存储技术有限公司 导电层的形成方法、导电结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931099A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法
CN103000538A (zh) * 2011-09-14 2013-03-27 南茂科技股份有限公司 半导体封装结构的制造方法
CN103489804A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN103531487A (zh) * 2013-09-29 2014-01-22 南通富士通微电子股份有限公司 半导体封装结构的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI259572B (en) * 2004-09-07 2006-08-01 Siliconware Precision Industries Co Ltd Bump structure of semiconductor package and fabrication method thereof
EP1805799A1 (en) * 2004-10-20 2007-07-11 Koninklijke Philips Electronics N.V. Substrate with electric contacts and method of manufacturing the same
CN101286464A (zh) * 2008-05-29 2008-10-15 日月光半导体制造股份有限公司 在凸块下金属层上形成金属凸块的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000538A (zh) * 2011-09-14 2013-03-27 南茂科技股份有限公司 半导体封装结构的制造方法
CN102931099A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法
CN103489804A (zh) * 2013-09-29 2014-01-01 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN103531487A (zh) * 2013-09-29 2014-01-22 南通富士通微电子股份有限公司 半导体封装结构的形成方法

Also Published As

Publication number Publication date
CN106252247A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
TWI551199B (zh) 具電性連接結構之基板及其製法
CN108597998A (zh) 晶圆级系统封装方法及封装结构
US9484291B1 (en) Robust pillar structure for semicondcutor device contacts
TWI528505B (zh) 半導體結構及其製造方法
TW201539678A (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
CN106558537A (zh) 集成多输出结构以及形成方法
TWI508247B (zh) 半導體裝置及其製法
TW201312663A (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
TW201911508A (zh) 電子封裝件
CN207338360U (zh) 半导体晶圆
JP2007036060A (ja) 半導体装置及びその製造方法
JP2018037504A5 (zh)
CN103474402A (zh) 半导体封装结构
CN109037188A (zh) 半导体装置封装
TWI567894B (zh) 晶片封裝
TW202114089A (zh) 封裝結構及其製作方法
CN106252247B (zh) 半导体结构及其形成方法
TWI254390B (en) Packaging method and structure thereof
TWI758014B (zh) 用於直接晶片附接之具有毛細流動結構的半導體晶粒
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
TWM455256U (zh) 封裝結構
US20120299177A1 (en) Semiconductor component and method of fabricating the same
TWI637471B (zh) 封裝結構及其製作方法
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant