CN113889414A - 导电层的形成方法、导电结构及其形成方法 - Google Patents

导电层的形成方法、导电结构及其形成方法 Download PDF

Info

Publication number
CN113889414A
CN113889414A CN202010633735.3A CN202010633735A CN113889414A CN 113889414 A CN113889414 A CN 113889414A CN 202010633735 A CN202010633735 A CN 202010633735A CN 113889414 A CN113889414 A CN 113889414A
Authority
CN
China
Prior art keywords
conductive film
conductive
solution
temperature
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010633735.3A
Other languages
English (en)
Inventor
谢明灯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010633735.3A priority Critical patent/CN113889414A/zh
Priority to PCT/CN2021/104305 priority patent/WO2022002261A1/zh
Priority to US17/448,664 priority patent/US20220013479A1/en
Publication of CN113889414A publication Critical patent/CN113889414A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种导电层的形成方法、导电结构及其形成方法，导电层的形成方法包括：提供第一导电膜和具有导电材料的溶液；将所述溶液涂覆于所述第一导电膜表面上，且在进行所述涂覆之前，所述第一导电膜的温度低于所述溶液的蒸发温度或升华温度；在进行所述涂覆的工艺步骤中或者在进行所述涂覆之后，加热所述第一导电膜，以使所述第一导电膜的温度高于或等于所述溶液的蒸发温度或升华温度，形成覆盖所述第一导电膜表面的第二导电膜，所述第二导电膜包括所述导电材料。本发明有利于提高导电层的结构稳定性和导电性能。

Description

导电层的形成方法、导电结构及其形成方法
技术领域
本发明实施例涉及半导体器件制造领域，特别涉及一种导电层的形成方法、导电结构及其形成方法。
背景技术
在半导体器件中，导电层起到信号传输以及电力传输等作用。在半导体器件的前制程中，常通过导电层对半导体器件内的其他电学元件进行电性测试，以保证被测试的电学元件具有预设电学性能。
然而，多次电性测试可能导致导电层发生损伤，进而影响导电层自身的电学性能。
发明内容
本发明实施例提供一种导电层的形成方法、导电结构及其形成方法，有利于弥补初始导电膜的性能缺陷，提高导电层的导电性能。
为解决上述问题，本发明实施例提供一种导电层的形成方法，包括：提供第一导电膜和具有导电材料的溶液；将所述溶液涂覆于所述第一导电膜表面上，且在进行所述涂覆之前，所述第一导电膜的温度低于所述溶液的蒸发温度或升华温度；在进行所述涂覆的工艺步骤中或者在进行所述涂覆之后，加热所述第一导电膜，以使所述第一导电膜的温度大于或等于所述溶液的蒸发温度或升华温度，形成覆盖所述第一导电膜表面的第二导电膜，所述第二导电膜包括所述导电材料。
另外，所述第一导电膜具有受损表面；将所述溶液涂覆于所述受损表面上；在进行所述涂覆后，形成覆盖所述受损表面的所述第二导电膜。
另外，所述加热所述第一导电膜的工艺步骤中，所述第一导电膜的温度低于所述第一导电膜的熔点。
另外，所述第一导电膜的材料包括铝；所述加热所述第一导电膜的工艺步骤中，所述第一导电膜的温度低于或等于400℃。
另外，所述加热所述第一导电膜，包括：加热所述第一导电膜，以使所述第一导电膜的温度高于或等于所述导电材料的熔点。
另外，所述溶液可溶解所述第一导电膜的材料；所述第二导电膜包括所述第一导电膜的材料。
另外，所述溶液包括汞齐。
另外，所述加热所述第一导电膜，包括：加热所述第一导电膜，以使所述第一导电膜的温度高于或等于36℃。
相应地，本发明实施例还提供一种导电结构的形成方法，包括：提供第一导电膜和具有导电材料的溶液；在所述第一导电膜表面涂覆所述溶液，且在进行所述涂覆时，所述第一导电膜的温度低于所述溶液的蒸发温度或升华温度；在进行所述涂覆的工艺步骤中或者在进行所述涂覆之后，加热所述第一导电膜，以使所述第一导电膜的温度高于所述溶液的蒸发温度或升华温度，形成位于所述第一导电膜上的导电凸块，所述导电凸块的顶面高于所述第一导电膜的顶面。
另外，在所述第一导电膜表面多次涂覆所述溶液，且在进行相邻两次涂覆之间，所述第一导电膜的温度高于或等于所述溶液的蒸发温度或升华温度，以形成包含依次层叠的多层导电膜的所述导电凸块。
另外，在所述第一导电膜表面多次涂覆所述溶液，且在进行相邻两次涂覆之间，所述第一导电膜的温度低于所述溶液的蒸发温度或升华温度，以形成包含单层导电膜的所述导电凸块。
另外，采用滴管滴落或者丝网印刷的方式涂覆所述溶液。
相应地，本发明实施例还提供一种导电结构，包括：第一导电膜和位于所述第一导电膜上的导电凸块，所诉导电凸块的侧壁形貌包括曲面。
另外，所述导电凸块包括依次层叠的多层导电膜，所述导电凸块的侧壁形貌包括波浪形。
另外，不同层的所述导电膜具有的导电材料不同，或者，不同层的所述导电膜中的同一导电材料占比不同。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，采用涂覆工艺在第一导电膜表面涂覆溶液，并通过控制第一导电膜在进行涂覆工艺时的温度，使得具有导电材料的溶液能够均匀分布在第一导电膜表面以及与第一导电膜表面充分接触，整个工艺过程可在低温环境下进行，而无需使用高温工艺，例如利用高温回流工艺熔融导电材料形成熔融物，有利于避免高温环境对第一导电膜以及相邻的其他元件造成损伤，保证最终形成的导电层以及相邻元件具有良好性能。
另外，溶液可溶解第一导电膜的材料，使得第一导电膜和第二导电膜的结合处可形成合金，有利于增加第一导电膜和第二导电膜的结合强度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1至图3为本发明一实施例提供的一种导电层的形成方法各步骤对应的剖面结构示意图；
图4至图8为本发明一实施例提供的一种导电结构的形成方法各步骤对应的剖面结构示意图；
图9至图10为本发明另一实施例提供的一种导电结构的形成方法各步骤对应的剖面结构示意图；
图11为本发明一实施例提供的一种导电结构的剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图3为本发明一实施例提供的一种导电层的形成方法各步骤对应的剖面结构示意图。
参考图1，提供第一导电膜11和具有导电材料的溶液13。
本实施例中，第一导电膜11可以为形成于衬底10内的金属垫(I/O BondingPad)，例如焊垫，金属垫为电力传输和控制信号传输的传输路径之一。衬底10上形成有保护层12，保护层12具有暴露第一导电膜11表面的开口，保护层12用于保护衬底10以及位于衬底10表面的元器件；此外，保护层12还覆盖第一导电膜11的部分表面，起到固定第一导电膜11的作用。
本实施例中，第一导电膜11具有受损表面111，受损表面111的缺陷主要表现为深宽比不同的多个凹槽。凹槽包括进行电性测试时，探针与第一导电膜11接触不当而形成的针痕。相较于其他损伤所形成的凹槽，例如摩擦损伤，探针误触所形成的针痕凹槽具有较高的深宽比。
本实施例中，溶液13具有的导电材料的类型与具体需求有关。例如，当要求最后形成的导电层(包括第一导电膜11和后续形成的第二导电膜)具有较好的导电性能时，导电材料具有较高的电导率。一般来说，导电材料与第一导电膜11的材料相同，或者，针对特定需求，导电材料在某一特定性能上优于第一导电膜11的材料。
需要说明的是，溶液13具有的导电材料并不一定是单一金属材料，也可以是多种金属材料。当溶液13具有多种导电材料时，最终形成的第二导电膜为合金状态。
本实施例中，溶液13可溶解包括第一导电膜11的材料在内的多种导电材料。在溶液13被涂覆到第一导电膜11表面后，会先溶解部分第一导电膜11的材料，如此，后续导电材料析出所形成的第二导电膜包含第一导电膜11的材料。
由于溶液13能够溶解第一导电膜11的材料，因此溶液13的涂覆有利于减小受损表面111内的凹槽的深宽比，进而使得溶液13更为充分地填充凹槽。如此，有利于减少后续形成的第二导电膜与第一导电膜11之间的缝隙或空洞，增加第一导电膜11和第二导电膜之间的接触面积，从而提高第一导电膜11和第二导电膜的结合强度，以及降低第一导电膜11和第二导电膜接触面的电阻，进而使得导电层具有较高的结构稳定性和电导率。
此外，由于溶液13能够溶解第一导电膜11的材料，第一导电膜11和后续形成的第二导电膜结合处可形成合金。如此，有利于增强第一导电膜11和第二导电膜的结合强度，提高导电层的结构稳定性。
本实施例中，溶液13包括汞齐。汞(即水银)可溶解各类金属以形成汞齐，例如铜、银、金和铝；同时，可通过加热汞齐而使得汞齐内的各种金属析出，析出的金属能够与汞齐所接触的金属形成密合良好的合金。
需要说明的是，溶液13内包含的导电材料会影响溶液13开始蒸发或升华所需要的温度，因此在对第一导电膜11进行加热时，需要根据溶液的类型和所包含的导电材料调整第一导电膜11的温度，以使所包含的导电材料能够完全析出。本实施例中，溶液13为汞齐；第一导电膜11加热后的温度应大于或等于36℃。
本实施例中，采用滴管14滴落的方式涂覆溶液13。在进行溶液13的涂覆过程中，仅需要控制滴管14相对于第一导电膜11的位置，并通过控制滴管14的挤压量控制每一次涂覆的溶液13的量，就能够实现精确涂覆，以完全填充受损表面111内的凹槽。
相较于现有技术需要采用高温工艺形成金属熔融物而言，本方案所提到的工艺步骤可在低温环境下进行，有利于避免高温环境对第一导电膜11以及相邻的其他元件造成损伤，保证最终形成的导电层以及相邻元件具有良好性能。
此外，相较于电镀工艺形成导电层来说，采用涂覆工艺形成导电层，无需形成额外的侧墙以限定电镀过程中的金属沉积位置，也无需设置电镀液、电镀槽以及阳极等用于进行电镀的材料或装置，有利于降低工艺复杂度和降低工艺成本。
参考图2，将溶液13涂覆于第一导电膜11表面上，且在进行涂覆之前，第一导电膜11的温度低于溶液13的蒸发温度或升华温度。
由于进行涂覆之前，第一导电膜11的温度低于溶液13的蒸发温度或升华温度，溶液13能够在接触到第一导电膜11表面后自由流动一段时间，进而均匀地分布于第一导电膜11表面。如此，有利于提高后续形成的导电层不同位置的电导率均匀性，保证导电层具有较高的性能稳定性。
本实施例中，将溶液13涂覆于受损表面111(参考图1)上。由于溶液13具有一定的自由流动时间，这使得溶液13能够一定程度上甚至完全填充受损表面111内的凹槽。如此，有利于减少甚至消除后续形成的第二导电膜与第一导电膜11之间的缝隙或空洞，增大第一导电膜11和第二导电膜的接触面积，降低第一导电膜11和第二导电膜构成的导电层的电阻，以及提高第一导电膜11和第二导电膜的结合强度，从而提高导电层的综合性能。
此外，采用溶液13涂覆受损表面111以消除受损表面111的凹槽，有利于保证后续进行引线键合(wire bonding)时，引线与金属垫具有较高的结合程度，即使得引线与金属垫具有较高的结合强度以及结合面具有较低的电阻。
需要说明的是，凹槽的深宽比越大，填充满凹槽所需要的自由流动时间就越长。本实施例中，可以通过控制溶液13的涂覆时间到第一导电膜11升温至蒸发温度或升华温度的时间的时间差，控制溶液13的自由流动时间。
参考图3，在进行涂覆的工艺步骤中或者在进行涂覆之后，加热衬底10，以使第一导电膜11的温度大于或等于溶液13(参考图2)的蒸发温度或升华温度，形成覆盖第一导电膜11表面的第二导电膜15，第二导电膜15的材料包括溶液13所包含的导电材料。
需要说明的是，第一导电膜11的温度到达蒸发温度或升华温度的时间不等于开始加热衬底10的时间，开始加热衬底10的时间可以是在进行涂覆工艺的过程中，也可以是在进行涂覆工艺之前或之后。
本实施例中，通过设置于衬底10下方的加热台16加热衬底10。如此，有利于保证第一导电膜11能够均匀受热，进而使得不同位置的溶液13能够同时蒸发或升华，避免先析出的部分导电材料阻碍剩余溶液13的流动，从而保证溶液13能够均匀分布于第一导电膜11表面且有效填充受损表面的凹槽。
本实施例中，在加热第一导电膜11的工艺步骤中，第一导电膜11的温度低于第一导电膜11的熔点。如此，有利于避免溶液13与熔融后的第一导电膜11材料混合，保证溶液13能够正常蒸发或升华，进而保证最终形成的导电层具有较好的性能。
在其他实施例中，当第一导电膜的材料熔融后的流动不影响导电层的性能，或者，溶液在混合情况下能够较好地蒸发或升华，或者，溶液材料不会影响导电层的性能时，在加热第一导电膜的工艺过程中，第一导电膜的温度可以高于或等于第一导电膜的熔点。
本实施例中，第一导电膜11的材料包括铝；在加热第一导电膜11的工艺步骤中，第一导电膜11的温度低于或等于400℃。由于在大于400℃的温度环境下，铝容易因为外力变形，因此将第一导电膜11的温度控制在400℃以下，有利于避免溶液13的涂覆过程对第一导电膜11的形状结构造成影响，进而保证最终形成的导电层具有良好性能。
本实施例中，加热衬底10，以使第一导电膜11的温度高于或等于溶液13中的导电材料的熔点。液态的导电材料相较于固态的导电材料而言，更容易均匀分布在第一导电膜11表面，以及更容易修复第一导电膜11的受损表面，消除第二导电膜15与第一导电膜11之间的缝隙或空洞，增大第二导电膜15和第一导电膜11的接触面积，从而提高第二导电膜15和第一导电膜11之间的结合强度和降低导电层的电阻，保证导电层具有较好的导电性能的及结构稳定性。
需要说明的是，在加热第一导电膜11的工艺步骤中，第一导电膜11的温度设定不仅需要考虑不同膜层和材料的物理状态对最终形成的导电层的性能的影响，还需要考虑温度对不同材料以及不同元件的性能的不可逆影响，例如随着温度升高，部分元器件或材料的性能发生不可逆的退化，从而保证最终形成的导电层以及包含导电层的器件具有良好性能。
本实施例中，第二导电膜15的顶面高于第一导电膜11的顶面，从而保证完全填充受损表面的凹槽；在其他实施例中，第二导电膜的顶面低于或平齐于第一导电膜的顶面。
本实施例中，采用涂覆工艺在第一导电膜11表面涂覆溶液13，并通过控制进行涂覆工艺时第一导电膜11的温度，使得溶液13能够均匀分布于第一导电膜11表面，整个工艺过程可以完全在低温条件下进行，无需采用高温工艺溶解导电材料，有利于避免高温环境对导电层以及导电层周边的其他元件造成损伤。
相应地，本发明实施例还提供一种导电结构的形成方法。
以下将结合图4至图9进行详细说明，图4至图9为本发明一实施例提供的一种导电结构的形成方法各步骤对应的剖面结构示意图。
参考图4，提供第一导电膜21，在第一导电膜21表面涂覆一次溶液23。
本实施例中，第一导电膜21表面没有损伤，可直接在第一导电膜21表面形成导电凸块时，导电凸块与第一导电膜21能够具有较大的接触面积。如此，使得导电凸块具有较高的结构可靠性，以及使得导电凸块与第一导电膜21的接触面具有较低的电阻。
在其他实施例中，第一导电膜具有损伤表面，在形成导电凸块之前，需要预先涂覆溶液以形成完全填充损伤表面凹槽的第二导电膜。如此，有利于提高导电凸块与导电层的接触面积，进而提高导电凸块和导电层的结合强度，以及降低导电凸块与导电层的接触面的电阻。
本实施例中，参考图5，采用小剂量的溶液23进行单次涂覆，单次涂覆所形成的导电膜的顶面低于保护层22的顶面，需要进行多次涂覆才能形成顶面高于保护层22顶面的导电凸块。采用小剂量的溶液23进行单次涂覆，有利于避免保护层22阻碍大剂量溶液的滴落，进而保证导电凸块与第一导电膜21接触良好。
在其他实施例中，参考图6，当保护层42暴露第一导电膜41的开口的深宽比较小时，也可以直接采用大剂量的溶液43进行单次涂覆，以在第一导电膜41表面形成仅包含单层导电膜的导电凸块。如此，有利于缩短导电凸块的工艺周期。
本实施例，在涂覆溶液23时，第一导电膜21的温度低于溶液23的蒸发温度或升华温度。如此，溶液23能够在接触第一导电膜21之后自由流动一段时间，进而与第一导电膜21表面充分接触，即溶液23能够与第一导电膜21表面具有更大的接触面积，从而使得后续从溶液23中析出的导电材料所形成的导电凸块与第一导电膜21具有较大的接触面积，进而使得导电凸块与第一导电膜21具有较高的结合强度，以及导电凸块与第一导电膜21的接触面具有较低的电阻。
需要说明的是，在溶液23涂覆在第一导电膜21表面到溶液23开始蒸发或升华之间，溶液23逐渐平摊于于第一导电膜21表面，即溶液23的顶面与第一导电膜21的顶面的高度差越来越小，溶液23与第一导电膜21的接触面越来越大，而接触面越大导电凸块的结构稳定性越好。在实际应用过程中，需要在溶液23的蒸发或升华时间和导电凸块的结构稳定性中进行平衡，以选择合适的蒸发或升华时间，蒸发或升华时间指的是溶液23从涂覆在第一导电膜21表面到开始固化之间的时间。
参考图7和图8，进行多次涂覆并加热第一导电膜21，以形成导电凸块24，导电凸块24的顶面高于第一导电膜21的顶面。
本实施例中，由于在第一导电膜21顶面涂覆一次溶液23并加热得到的导电膜的高度低于预设高度要求，不能直接作为导电凸块使用，因此需要进行多次涂覆工艺，以得到满足预设高度要求的导电凸块。
本实施例中，在进行相邻两次涂覆之间，第一导电膜21的温度低于溶液23的蒸发温度后升华温度。如此，下一次涂覆的溶液23可以与上一次涂覆的溶液23融合，在加热第一导电膜21以蒸发或升华溶液23之后，能够形成一体化的仅包含单层导电膜的导电凸块24。
由于不同时间涂覆的溶液23能够相互融合，这使得最终形成的一体化的导电凸块24具有较少的空隙，即导电凸块24具有较好的导电性能。
在其他实施例中，参考图9和图10，在进行相邻两次涂覆之间，第一导电膜51的温度高于或等于溶液53的蒸发温度或升华温度，如此，溶液53中的导电材料析出后形成的导电膜能够迅速堆叠以达到预设高度，从而形成包含多层导电膜的导电凸块54。如此，有利于缩短导电凸块54的工艺周期。
本实施例中，相较于电镀工艺形成导电凸块来说，采用涂覆工艺形成导电凸块，无需形成额外的侧墙以限定电镀过程中的金属沉积位置，也无需设置电镀液、电镀槽以及阳极等用于进行电镀的材料或装置，仅需要对准、控制涂覆量以及适时进行加热即可，有利于降低工艺复杂度和降低工艺成本。
相应地，本发明实施例还提供一种导电结构，可采用上述导电结构的形成方法制成。
参考图11，导电结构包括第一导电膜61和位于第一导电膜61上的导电凸块64，导电凸块64的侧壁形貌包括曲面。
本实施例中，导电凸块64包括依次层叠的多层导电膜，导电凸块64的侧壁形貌包括波浪形。由于多层导电膜之间往往不是完美贴合的，总是会有一定数量的空洞或缝隙，而这部分空洞和缝隙使得技术人员能够单独去除这一层导电膜。这就使得可以在导电凸块64受到损伤时，仅去除位于顶端的一层或多层导电膜，而无需去除整个导电凸块64。相应地，由于未受到损伤的导电膜可以保留，因此可缩短导电凸块64的修复时间，以及延长导电凸块64的可使用时长。
本实施例中，不同层导电膜中的导电材料相同或不同。举例来说，导电凸块64包括与第一导电膜61接触的第二导电膜642、后续作为压焊接触点的第三导电膜643，以及位于中间区域的第四导电膜644，第二导电膜642与第一导电膜61的连接强度大于第三导电膜643与第一导电膜61的连接强度，第四导电膜644的熔点低于第三导电膜643的熔点，第四导电膜644的电导率高于第二导电膜642和第三导电膜643的电导率。如此，既能保证导电凸块64与第一导电膜61有较高的连接强度，又能保证导电凸块64具有较低的电阻，还能够保证导电凸块64能够在较低的温度下与芯片等结构连接。
需要说明的是，由于单层导电膜中可包含多种导电材料，而当其中某一种材料的占比发生变化时，导电膜的特性也可能会随之发生改变。因此，可通过调整每一层导电膜内的同一导电材料占比，使得不同导电膜在导电材料组成类型相同的情况下，呈现出不同的特性。
本实施例中，提供了一种新的导电结构，导电凸块的侧壁形貌可以是曲面，在该导电凸块出现性能损伤时，可以采用涂覆等多种低成本的工艺方法对其进行修复或者重新形成，有利于降低维修成本。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种导电层的形成方法，其特征在于，包括：
提供第一导电膜和具有导电材料的溶液；
将所述溶液涂覆于所述第一导电膜表面上，且在进行所述涂覆之前，所述第一导电膜的温度低于所述溶液的蒸发温度或升华温度；
在进行所述涂覆的工艺步骤中或者在进行所述涂覆之后，加热所述第一导电膜，以使所述第一导电膜的温度高于或等于所述溶液的蒸发温度或升华温度，形成覆盖所述第一导电膜表面的第二导电膜，所述第二导电膜包括所述导电材料。
2.根据权利要求1所述的导电层的形成方法，其特征在于，所述第一导电膜具有受损表面；将所述溶液涂覆于所述受损表面上；在进行所述涂覆后，形成覆盖所述受损表面的所述第二导电膜。
3.根据权利要求1所述的导电层的形成方法，其特征在于，所述加热所述第一导电膜的工艺步骤中，所述第一导电膜的温度低于所述第一导电膜的熔点。
4.根据权利要求3所述的导电层的形成方法，其特征在于，所述第一导电膜的材料包括铝；所述加热所述第一导电膜的工艺步骤中，所述第一导电膜的温度低于或等于400℃。
5.根据权利要求1或3所述的导电层的形成方法，其特征在于，所述加热所述第一导电膜，包括：加热所述第一导电膜，以使所述第一导电膜的温度高于或等于所述导电材料的熔点。
6.根据权利要求1所述的导电层的形成方法，其特征在于，所述溶液可溶解所述第一导电膜的材料；所述第二导电膜包括所述第一导电膜的材料。
7.根据权利要求1所述的导电层的形成方法，其特征在于，所述溶液包括汞齐。
8.根据权利要求7所述的导电层的形成方法，其特征在于，所述加热所述第一导电膜，包括：加热所述第一导电膜，以使所述第一导电膜的温度高于或等于36℃。
9.一种导电结构的形成方法，其特征在于，包括：
提供第一导电膜和具有导电材料的溶液；
在所述第一导电膜表面涂覆所述溶液，且在进行所述涂覆时，所述第一导电膜的温度低于所述溶液的蒸发温度或升华温度；
在进行所述涂覆的工艺步骤中或者在进行所述涂覆之后，加热所述第一导电膜，以使所述第一导电膜的温度高于所述溶液的蒸发温度或升华温度，形成位于所述第一导电膜上的导电凸块，所述导电凸块的顶面高于所述第一导电膜的顶面。
10.根据权利要求9所述的导电结构的形成方法，其特征在于，在所述第一导电膜表面多次涂覆所述溶液，且在进行相邻两次涂覆之间，所述第一导电膜的温度高于或等于所述溶液的蒸发温度或升华温度，以形成包含依次层叠的多层导电膜的所述导电凸块。
11.根据权利要求9所述的导电结构的形成方法，其特征在于，在所述第一导电膜表面多次涂覆所述溶液，且在进行相邻两次涂覆之间，所述第一导电膜的温度低于所述溶液的蒸发温度或升华温度，以形成包含单层导电膜的所述导电凸块。
12.根据权利要求9所述的导电结构的形成方法，其特征在于，采用滴管滴落或者丝网印刷的方式涂覆所述溶液。
13.一种导电结构，其特征在于，包括：第一导电膜和位于所述第一导电膜上的导电凸块，所述导电凸块的侧壁形貌包括曲面。
14.根据权利要求13所述的导电结构，其特征在于，所述导电凸块包括依次层叠的多层导电膜，所述导电凸块的侧壁形貌包括波浪形。
15.根据权利要求14所述的导电结构，其特征在于，不同层的所述导电膜具有的导电材料不同，或者，不同层的所述导电膜中的同一导电材料占比不同。
CN202010633735.3A 2020-07-02 2020-07-02 导电层的形成方法、导电结构及其形成方法 Pending CN113889414A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010633735.3A CN113889414A (zh) 2020-07-02 2020-07-02 导电层的形成方法、导电结构及其形成方法
PCT/CN2021/104305 WO2022002261A1 (zh) 2020-07-02 2021-07-02 导电层的形成方法、导电结构及其形成方法
US17/448,664 US20220013479A1 (en) 2020-07-02 2021-09-23 Method for forming conductive layer, and conductive structure and forming method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010633735.3A CN113889414A (zh) 2020-07-02 2020-07-02 导电层的形成方法、导电结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113889414A true CN113889414A (zh) 2022-01-04

Family

ID=79012747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010633735.3A Pending CN113889414A (zh) 2020-07-02 2020-07-02 导电层的形成方法、导电结构及其形成方法

Country Status (2)

Country Link
CN (1) CN113889414A (zh)
WO (1) WO2022002261A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030012925A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
JP4096787B2 (ja) * 2003-04-11 2008-06-04 株式会社村田製作所 弾性表面波素子の製造方法
CN102623080A (zh) * 2012-04-16 2012-08-01 上海交通大学 基于溶液法/印刷涂布工艺的透明导电薄膜及其制备方法
CN106252247B (zh) * 2016-09-05 2019-07-05 江苏纳沛斯半导体有限公司 半导体结构及其形成方法
CN107527675A (zh) * 2017-07-21 2017-12-29 华南师范大学 一种柔性的导电膜及其制备方法
CN107604324B (zh) * 2017-09-20 2019-11-12 北京科技大学 一种用于离子传感器的氢终端金刚石表面电化学修复方法
CN109254430A (zh) * 2018-11-12 2019-01-22 成都中电熊猫显示科技有限公司 一种面板压接方法及压接装置

Also Published As

Publication number Publication date
WO2022002261A1 (zh) 2022-01-06

Similar Documents

Publication Publication Date Title
TW577132B (en) Semiconductor device and method of manufacturing semiconductor device
KR100297313B1 (ko) 돌출전극을갖는반도체장치
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
US7851928B2 (en) Semiconductor device having substrate with differentially plated copper and selective solder
US9698118B2 (en) Method and apparatus for connecting packages onto printed circuit boards
US6930388B2 (en) Semiconductor device and method for manufacturing the same and semiconductor device-mounted structure
USRE42158E1 (en) Semiconductor device and manufacturing method thereof
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
US4967313A (en) Electronic circuit and method of production thereof
JPH05507174A (ja) はんだ相互接続及びこれを形成する方法
KR20090080623A (ko) 포스트 범프 및 그 형성방법
TW201436150A (zh) 先進裝置組合結構及方法
TW201324710A (zh) 利用具有高溫度核心之銲球於半導體封裝中之銲塊接合
US9502337B2 (en) Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
JPH10150119A (ja) 半導体装置の製造方法
CN113889414A (zh) 导电层的形成方法、导电结构及其形成方法
US20100038777A1 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
TW200826267A (en) Wafer level chip package and a method of fabricating thereof
US20220013479A1 (en) Method for forming conductive layer, and conductive structure and forming method therefor
US8168525B2 (en) Electronic part mounting board and method of mounting the same
CN113658935A (zh) 集成电路装置
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP4440494B2 (ja) 半導体装置の製造方法
CN215911423U (zh) 集成电路装置
JP4215685B2 (ja) 電子回路素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination