CN106229308A - 陶瓷封装及其制造方法 - Google Patents

陶瓷封装及其制造方法 Download PDF

Info

Publication number
CN106229308A
CN106229308A CN201610390668.0A CN201610390668A CN106229308A CN 106229308 A CN106229308 A CN 106229308A CN 201610390668 A CN201610390668 A CN 201610390668A CN 106229308 A CN106229308 A CN 106229308A
Authority
CN
China
Prior art keywords
solder layer
coating
metal layer
ceramic package
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610390668.0A
Other languages
English (en)
Other versions
CN106229308B (zh
Inventor
铃木敏夫
金山雅巳
服部晃佳
鬼头正典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016078847A external-priority patent/JP6629660B2/ja
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN106229308A publication Critical patent/CN106229308A/zh
Application granted granted Critical
Publication of CN106229308B publication Critical patent/CN106229308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Ceramic Products (AREA)

Abstract

本发明提供一种陶瓷封装及其制造方法。提供能够抑制在陶瓷封装中钎焊接合后的接合部位的劣化的技术。在陶瓷封装(10A)的基板部(11)上钎焊接合有密封环(15)。密封环(15)的接合部位(16A)包括金属化层(31)、配置于金属化层(31)之上的第1镀层(32)、隔着第1镀层(32)配置于金属化层(31)之上的钎料层(33)。钎料层(33)的端部(33t)位于密封环(15)的下方区域的外侧的位置，且是与金属化层(31)的端部(31t)相距0.02mm以上的靠密封环(15)侧的位置。

Description

陶瓷封装及其制造方法
技术领域
本发明涉及陶瓷封装及其制造方法。
背景技术
在陶瓷封装中存在为了将金属材料之间接合而进行钎焊接合的情况。例如在下述的专利文献1中，利用银焊料将端子钎焊接合在形成于陶瓷基板上的引线连接部。另外还存在，在陶瓷封装中将金属制的密封环钎焊接合在陶瓷基板上的情况。密封环是用于将金属盖气密地接合的密封构件，该金属盖为对搭载在陶瓷基板上的元件进行覆盖的金属制的盖构件，该密封环与预先形成在陶瓷基板上的金属化层钎焊接合。
现有技术文献
专利文献
专利文献1：日本特公平7－63083号公报
发明内容
发明要解决的问题
本发明的发明人在反复研究陶瓷封装的过程中发现有时在高温多湿的环境下金属成分的一部分会在钎焊接合后的密封构件的接合部位溶出。这样，对于陶瓷封装而言，抑制钎焊接合后的接合部位的劣化的技术仍然存在改进的余地。
用于解决问题的方案
本发明是为了解决上述课题而做成的，能够以下述技术方案来实现。
[1]采用本发明的第1技术方案，提供一种陶瓷封装。该陶瓷封装可以具有陶瓷基板、金属化层、镀层、钎料层、密封构件。所述陶瓷基板可以具有一对表面。所述金属化层可以沿着所述陶瓷基板的所述一对表面的任一表面上的规定区域的外周配置。所述镀层可以配置在所述金属化层之上。所述钎料层可以隔着所述镀层配置在所述金属化层之上。所述密封构件可以借助所述钎料层接合于所述金属化层之上。在所述钎料层的外周端部和内周端部中的至少一者处，所述钎料层的端部可以位于所述密封构件的下方区域的外侧的位置，且是与所述金属化层的端部相距0.02mm以上的靠所述密封部件构件侧的位置。采用该技术方案的陶瓷封装，能够抑制密封构件的接合部位处的金属成分的溶出。因此，能够抑制陶瓷封装中的绝缘性的下降等、电特性的劣化以及外观上的劣化等。
[2]在上述技术方案的陶瓷封装中，可以是，所述镀层的厚度至少在被所述金属化层和所述钎料层夹着的部位处为1.5μm以上且5μm以下。采用该技术方案的陶瓷封装，能够进一步抑制金属成分从密封构件的接合部位溶出。
[3]在上述技术方案的陶瓷封装中，可以是，所述镀层为第1镀层，在所述钎料层之上还形成有第2镀层，所述第2镀层的外周侧端部和内周侧端部中的至少一个端部与所述第1镀层相接，所述第2镀层的厚度至少在位于所述钎料层之上的部位处为1.5μm以上且5μm以下。采用该技术方案的陶瓷封装，能够进一步抑制金属成分从密封构件的接合部位溶出。
[4]在上述技术方案的陶瓷封装中，可以是，在所述陶瓷基板的所述表面，利用包围所述区域的壁部形成了朝一个方向开口的空腔，所述金属化层形成在包围所述空腔的所述壁部的上端面。采用该技术方案的陶瓷封装，能够抑制金属成分从设置于空腔的开口部周缘的密封构件的接合部位溶出。
[5]上述技术方案的陶瓷封装可以是，在所述钎料层的所述外周缘部及所述内周缘部中的至少一者处，所述钎料层与所述密封构件的底面和所述密封构件的侧面的下端相接。采用本技术方案的陶瓷封装，提高了由钎料层实现的密封构件的接合强度。
[6]上述方式的陶瓷封装可以是，所述钎料层在沿着所述钎料层和所述金属化层的层叠方向的剖面上呈现出的、在所述外周缘部和所述内周缘部中的至少一者处的轮廓线具有端部部位，该端部部位构成从所述密封构件的侧面朝向下方延伸的、向下凸出的曲线。采用该技术方案的陶瓷封装，能进一步提高由钎料层实现的密封构件的接合强度。
[7]采用本发明的第2技术方案，提供陶瓷封装的制造方法。该技术方案的制造方法可以具有金属化层形成工序、第1镀敷工序、钎料层形成工序、接合工序、第2镀敷工序以及加热工序。所述金属化层形成工序可以是沿着具有一对表面的陶瓷基板的所述表面上的规定区域的外周而形成金属化层的工序。所述第1镀敷工序可以是在所述金属化层之上形成第1镀层的工序。所述接合工序可以是借助所述钎料层将密封构件钎焊接合于所述金属化层的工序。所述第2镀敷工序可以是在所述接合工序之后还在所述钎料层之上形成第2镀层的工序。所述加热工序可以是在所述第2镀敷工序之后利用500℃以上的温度对所述陶瓷基板进行加热的工序。采用通过该技术方案的制造方法制造出的陶瓷封装，能够抑制金属成分从密封构件的接合部位溶出。
[8]上述技术方案的制造方法可以是，还在所述第2镀敷工序之前具有端部调整工序，在该端部调整工序中，对所述钎料层的端部进行加工，以使所述钎料层的外周端部位于与所述金属化层的外周端部相距0.02mm以上的内侧的位置，或者使所述钎料层的内周端部位于与所述金属化层的内周端部相距0.02mm以上的内侧的位置，或者使所述钎料层的外周端部和内周端部分别位于与所述金属化层的外周端部和内周端部相距0.02mm以上的内侧的位置。采用利用该技术方案的制造方法制造出的陶瓷封装，能够进一步抑制金属成分从密封构件的接合部位溶出。
上述的本发明的各技术方案所具有的多个构成要素不全是必须的，为了解决上述课题的一部分或者全部，或者，为了实现在本说明书中记载的效果的一部分或者全部，能够适当地针对所述多个构成要素的一部分进行变更、删除、替换新的其他的构成要素，将限定内容的一部分删除。另外，为了解决上述课题的一部分或者全部，或者，为了实现在本说明书中记载的效果的一部分或者全部，也能够将在上述的本发明的一技术方案中包含的技术特征的一部分或者全部与上述本发明的其他技术方案中包含的技术特征的一部分或者全部进行组合，成为本发明的独立的一种技术方案。
本发明也能够通过陶瓷封装及其制造方法以外的各种技术方案来实现。例如，能够通过在密封构件接合有金属盖的陶瓷封装、用于制造陶瓷封装的装置、金属构件向陶瓷基板钎焊接合的方法等技术方案来实现。
附图说明
图1是表示第1实施方式中的陶瓷封装的结构的概略立体图。
图2是表示密封环的接合部位的结构的概略剖视图。
图3是表示金属化层以及钎料层的端部附近的结构的概略剖视图。
图4是表示第1实施方式中的陶瓷封装的制造工序的工序流程图。
图5是表示第2实施方式中的密封环的接合部位的结构的概略剖视图。
图6是表示第2实施方式中的陶瓷封装的制造工序的工序流程图。
图7是表示第3实施方式中的陶瓷封装的结构的概略立体图。
图8是表示实验例1中的环境试验的试验结果的说明图。
图9是表示实验例2中的环境试验的试验结果的说明图。
附图标记说明
10A～10C…陶瓷封装
11，11C…基板部
11a…第1表面
11b…第2表面
12…空腔
12b…底面
13…电极焊盘
14…侧壁部
14t…上端面
15…密封环
16A，16B…接合部位
18a…外周缘部
18b…内周缘部
20…金属盖
31…金属化层
31t…端部
32…第1镀层
33…钎料层
33t…端部
34…第2镀层
35…第3镀层
具体实施方式
按照以下的顺序来说明本发明的实施方式。
A.第1实施方式
B.第2实施方式
C.第3实施方式
D.实验例
E.变形例
A.第1实施方式：
[陶瓷封装的结构]
图1是表示本发明的第1实施方式中的陶瓷封装10A的结构的概略立体图。为了方便说明，在图1中示出了安装于陶瓷封装10A的金属盖20。另外，在图1中，表示彼此正交的三个方向的箭头X、Y、Z是以陶瓷封装10A为基准示出的。箭头X表示沿着陶瓷封装10A的短边的方向，箭头Y表示沿着长边的方向，箭头Z表示沿着厚度方向的方向。箭头X、Y、Z在本说明书所参照的各图中也适当地被示出。
在陶瓷封装10A的内部能够搭载晶体振子、半导体元件、压电元件等的电子器件。陶瓷封装10A具有基板部11、密封环15。基板部11相当于本发明中的陶瓷基板的下位概念。在本实施方式中，基板部11由具有一对表面11a、11b的大致长方形形状的陶瓷板构成。作为构成基板部11的陶瓷，能够利用例如以氧化铝为主要成分的高温烧制陶瓷、包含玻璃的低温烧制陶瓷。另外，在本说明书中，“主要成分”是指质量比例占全部成分中的50％以上的成分。
在基板部11的第1表面11a形成有作为朝向箭头Z的方向开口的有底凹部的空腔12，该空腔12构成搭载于陶瓷封装10A的电子器件(省略图示)的収容空间。在本实施方式中，空腔12被沿着基板部11的外周形成的陶瓷的侧壁部14所包围，具有大致长方形形状的开口剖面。在空腔12的底面12b设有供电子器件连接的电极焊盘13。电极焊盘13例如由以钨(W)和钼(Mo)为主要成分的导体材料构成。
在基板部11的第2表面11b形成有用于与电路基板的配线电连接的端子部(省略图示)，该电路基板能够供陶瓷封装10A安装。另外，在基板部11的内部形成有将电极焊盘13和该端子部连接的配线图案和贯通电极(日文：ビア電極)(省略图示)。所述端子部、配线图案、贯通电极例如与电极焊盘13同样地由以W、Mo为主要成分的导体材料构成。
密封环15是配置于空腔12的开口部周缘的金属制的密封构件。在本实施方式中，密封环15具有在大致长方形形状的板构件的中央设有大致长方形形状的贯通孔的四边框形状。密封环15由例如42合金(42Alloy)、可伐合金(Kovar)等合金构成，通过冲压加工、铸造进行制作。密封环15的长边以及短边的长度与基板部11的长边以及短边的长度相对应，密封环15钎焊接合于包围空腔12的侧壁部14的上端面14t，在密封环15的周缘部形成有接合部位16A。对于密封环15的接合方法以及接合部位16A的结构在后面进行说明。
在将陶瓷封装10A安装于电路基板之前，在空腔12内收纳、配置有电子器件。并且，作为金属制的盖构件的金属盖20以覆盖空腔12的开口部整体的方式配置，并缝焊于密封环15。金属盖20例如由可伐合金、不锈钢(SUS304)构成。陶瓷封装10A的空腔12被金属盖20气密地密封，对所搭载的电子器件进行保护。
参照图2及图3，对陶瓷封装10A中的密封环15的接合部位16A的结构进行说明。图2是表示密封环15的接合部位16A的结构的概略剖视图。在图2中示出了沿图1中示出的A－A剖切的陶瓷封装10A的概略剖面。图3是表示金属化层31以及钎料层33的端部31t、33t附近的结构的概略剖视图。在图3中示出了在图2中示出的区域B。区域B是包含钎料层33的外周缘部18a的区域。另外，在本实施方式中，钎料层33的外周缘部18a和内周缘部18b具有相同的结构，以下对于外周缘部18a的说明同样适于内周缘部18b的结构。图2以及图3所示的剖面相当于沿着金属化层31和钎料层33的层叠方向的剖面。
在陶瓷封装10A中，在基板部11的侧壁部14的上端面14t形成有金属化层31。密封环15借助钎料层33与金属化层31接合。更详细的内容如下所述。
金属化层31是金属薄膜层，例如以W、Mo为主要成分。金属化层31以在俯视陶瓷封装10A时即沿着箭头Z的方向观察陶瓷封装10A时，包围作为电子元件的搭载区域的空腔12的周围的方式形成。金属化层31的表面被第1镀层32所包覆。第1镀层32具有提高构成钎料层33的钎料的润湿性的功能，第1镀层32例如由镍(Ni)镀层构成。
钎料层33是钎料的薄膜层，其隔着第1镀层32形成于金属化层31之上。钎料层33由这样的钎料形成，该钎料以与作为金属化层31的主要成分的金属相比在电化学性上电位高的金属为主要成分。在本实施方式中，钎料层33由以与W、Mo相比在电化学性上电位高的银(Ag)为主要成分的银钎料形成。钎料层33与金属化层31同样地以包围空腔12的周围的方式形成。
在陶瓷封装10A中还形成有第2镀层34和第3镀层35，该第2镀层34以包覆密封环15、钎料层33、第1镀层32的方式形成，该第3镀层35以包覆第2镀层34的方式形成。第2镀层34例如与第1镀层32同样地由Ni镀层构成。第3镀层35例如由金(Au)镀层构成。
在本实施方式的陶瓷封装10A中，在钎料层33的内周侧(空腔12这一侧)的缘部即内周缘部18b及其相反侧的外周侧的缘部即外周缘部18a这两者处，钎料层33的端部33t位于比密封环15的下方区域靠外侧的位置。在图3中由单点划线La示出密封环15的下方区域的内侧和外侧之间的分界线。若在钎料层33的端部33t位于密封环15的下方区域的状态下进行钎焊接合，则钎料层33可能在第1镀层32和密封环15的底面15t之间形成由虚线所示那样的弯月形的曲面MS。若形成上述那样的弯月形的曲面MS，则容易产生以该曲面MS为起点的应力集中，使由钎料层33实现的密封环15的接合强度下降。与此相对地，采用本实施方式的陶瓷封装10A，如上所述，钎料层33的端部33t位于密封环15的下方区域的外侧，抑制了上述那样的钎料层33的端部33t形成为弯月形的情况。因此，抑制由钎料层33实现的密封环15的接合强度的下降。
在本实施方式的陶瓷封装10A中，钎料层33分别在外周缘部18a及内周缘部18b处，与密封环15的侧面15s的下端和底面15t相接。由此，钎料层33和密封环15之间的接合面积增加，提高了由钎料层33实现的密封环15的接合强度。另外，钎料层33的外周缘部18a和内周缘部18b各自的轮廓线OL具有端部部位OLf，该端部部位OLf构成从密封环15的侧面15s朝向下方延伸的、向下凸出的曲线。通过具有如上所述的端部部位OLf，能够容易地将在钎料层33处产生的应力向外侧释放，能够获得由钎料层33实现的密封环15的较高的接合强度。
并且，在本实施方式的陶瓷封装10A中，钎料层33的外周缘部18a以及内周缘部18b中的端部33t均位于比金属化层31的、相对于密封环15而言与该端部33t处于同一侧的端部31t靠内侧(密封环15这一侧)的位置。如上所述，在本实施方式的陶瓷封装10A中，金属化层31的端部31t和钎料层33的端部33t形成在彼此离开的位置。对于该理由在后面进行说明。
另外，期望作为金属化层31的端部31t与钎料层33的端部33t之间的距离的端部间距离ED为0.020mm以上。端部间距离ED相当于第1假想垂线L1与第2假想垂线L2之间的距离，其中，第1假想垂线L1与金属化层31的端部31t相切且与上端面14t垂直相交，第2假想垂线L2与钎料层33的端部33t相切且与上端面14t垂直相交。端部间距离ED在第2假想垂线L2位于比第1假想垂线L1靠近密封环15这一侧时为正，在第2假想垂线L2位于比第1假想垂线L1远离密封环15这一侧时为负。
并且，在本实施方式中，第1镀层32具有1.5μm以上且5μm以下的厚度。另外，第2镀层34具有1.5μm以上且5μm以下的厚度。在本说明书中，第1镀层32的厚度是指被金属化层31和钎料层33夹持的部位的厚度，第2镀层34的厚度是指位于钎料层33之上的部位的厚度。对于第1镀层32和第2镀层34具有如上所述那样的厚度的理由，在后面进行说明。
[陶瓷封装的制造工序]
图4是表示陶瓷封装10A的制造工序的工序流程图。在工序1中，准备形成有金属化层31的基板部11。具体而言，首先，利用刮刀法将由氧化铝粉末、粘合剂树脂、溶剂等混合在一起而成的陶瓷浆料成形为片状，从而制作多张具有大致长方形形状的相同尺寸的生胚片。
并且，针对一部分的生胚片，利用以Mo、W为主要成分的未烧制的导体膏，形成未烧制的配线部，该未烧制的配线部在烧制后构成电极焊盘13、端子部、配线图案、贯通电极等。针对剩余的生胚片，通过冲裁加工，在中央形成用于构成空腔12的大致长方形形状的贯通孔。
然后，在形成有未烧制的配线部的平板状的生胚片上层叠形成有贯通孔的框状的生胚片，以规定的载荷压接，从而制作构成基板部11的生胚片层叠体。利用丝网印刷等将以Mo、W为主要成分的导体膏涂敷于构成空腔12的凹部的开口部周缘之后，在规定的烧制温度下对生胚片层叠体进行烧制。由此，获得在空腔12的周围形成有金属化层31的基板部11。工序1相当于本发明中的金属化层形成工序的下位概念。
在工序2中，通过第1镀敷处理，以包覆金属化层31的表面的方式形成第1镀层32。在本实施方式中，实施电镀镍来作为第1镀敷处理。在第1镀敷处理中，调整电流值从而使第1镀层32具有上述的1.5μm以上且5μm以下的厚度。工序2相当于本发明中的第1镀敷工序的下位概念。
在工序3中，将熔融状态的钎料以润湿遍及第1镀层32的整个表面的方式供给，从而形成钎料层33。工序3相当于本发明中的钎料层形成工序的下位概念。在工序4中，将密封环15配置于钎料层33之上的规定的位置，使钎料层33凝固。由此，将密封环15钎焊在基板部11上。工序4相当于本发明中的接合工序的下位概念。在工序5中，通过蚀刻处理进行调整，使钎料层33的端部33t位于比金属化层31的端部31t靠内侧的位置。工序5相当于本发明中的端部调整工序的下位概念。
在工序6中，通过第2镀敷处理形成第2镀层34。在本实施方式中，实施电镀镍来作为第2镀敷处理。工序6相当于本发明中的第2镀敷工序的下位概念。在工序7中，在还原环境下以大约500℃～1000℃的温度执行对形成至第2镀层34的基板部11整体进行加热的加热处理。通过该加热处理，提高第1镀层32以及第2镀层34相对于各自的基底的密合性。工序7相当于本发明中的加热工序的下位概念。并且，在工序8中，通过第3镀敷处理形成第3镀层35。通过以上的工序完成陶瓷封装10A。
[关于密封环的接合部位的劣化的抑制效果]
本发明的发明人在反复对钎焊接合后的接合部位进行研究的过程中得到如下见解。在钎焊接合而成的接合部位长期曝露于高温多湿的环境下(例如，气温60℃以上且相对湿度90％以上)的情况下，有时金属化层的金属成分的一部分会向外部溶出。推测其原因为，由于钎料层的主要成分在电化学性上的电位比金属化层的主要成分在电化学性上的电位高，因此将金属化层和钎料层作为电极形成局部电池，在该电驱动力的作用下，促进金属化层的主要成分的溶出。陶瓷封装中的上述那样的金属成分的溶出会引起电流的短路、泄漏等以及电绝缘性的下降，成为封装好的电子器件的电特性劣化的原因。
如上所述，在本实施方式的陶瓷封装10A中，钎料层33的端部33t位于比金属化层31的端部31t靠内侧的位置，以使金属化层31的端部31t和钎料层33的端部33t分离的方式形成(图3)。因此，能够抑制在金属化层31和钎料层33之间形成如上所述那样的局部电池，抑制金属成分从金属化层31溶出。特别地，在本实施方式的陶瓷封装10A中，由于端部间距离ED为0.020mm以上，因此能够进一步抑制金属成分从金属化层31溶出。
并且，在本实施方式的陶瓷封装10A中，第1镀层32至少在金属化层31和钎料层33之间的部位具有1.5μm以上的厚度。由此，金属化层31和钎料层33离开与第1镀层32的厚度相应的距离，因此，进一步抑制上述的局部电池的形成，抑制金属成分从金属化层31溶出。另外，通过使第1镀层32的在金属化层31和钎料层33之间的部位处的厚度为5μm以下，从而抑制由于第1镀层32过厚导致的密封环15的接合性的下降。
在本实施方式的陶瓷封装10A中，第2镀层34至少在钎料层33之上的部位处具有1.5μm以上的厚度。由此，提高了钎料层33的密封性，抑制金属成分从钎料层33溶出。另外，金属化层31和第3镀层35离开与第2镀层34的厚度相应的距离，因此，抑制以金属化层31和第3镀层35作为电极的局部电池的形成，抑制金属成分从金属化层31溶出。另外，通过使第2镀层34的厚度为5μm以下，从而抑制接合部位16A的过大化。
另外，在本实施方式的陶瓷封装10A中，在形成了第2镀层34之后实施加热处理，提高了第1镀层32和第2镀层34相对于基底的密合性和密封性。因此，进一步抑制金属化层31、钎料层33的金属成分的溶出。
如以上所述，采用第1实施方式的陶瓷封装10A，即使在长期曝露于高温多湿的环境下的情况下，也能够抑制密封环15在接合部位16A处的劣化的发生。
B.第2实施方式：
图5是表示本发明的第2实施方式中的密封环15周缘的接合部位16B的结构的概略剖视图。对于第2实施方式的陶瓷封装10B的结构，除了密封环15的接合部位16B的结构不同以外，其他结构与第1实施方式的陶瓷封装10A的结构大致相同。在第2实施方式中的密封环15的接合部位16B处，钎料层33的端部33t位于比金属化层31的端部31t远离密封环15的位置，并且与侧壁部14的上端面14t相接。另外，第2镀层34的端部不与第1镀层32相接。另外，钎料层33的外周缘部18a及内周缘部18b的两者的轮廓线OL具有与在第1实施方式中说明的端部部位相同的端部部位OLf。
图6是表示第2实施方式中的陶瓷封装10B的制造工序的工序流程图。对于第2实施方式中的陶瓷封装10B的制造工序，除了省略了工序5以外，与第1实施方式中的陶瓷封装10A的制造工序大致相同。即，在第2实施方式中，不调整在工序3中形成的钎料层33的端部的位置地形成第2镀层34(工序6)。但是，在形成了第2镀层34之后，与第1实施方式同样地执行加热处理(工序7)。
如上所述，在第2实施方式的陶瓷封装10B中，在密封环15的接合部位16B处，钎料层33延伸至金属化层31的外侧的区域，其端部33t与侧壁部14的上端面14t相接。即使是如上所述的结构，也在其制造工序中执行加热处理(图6的工序7)，因此，提高了第1镀层32以及第2镀层34相对于基底的密合性和密封性。因此，抑制金属成分从金属化层31和钎料层33溶出，抑制高温多湿的环境下的接合部位16B的劣化。
C.第3实施方式：
图7是表示第3实施方式中的陶瓷封装10C的结构的概略立体图。对于第3实施方式的陶瓷封装10C的结构，除了在基板部11C不设有侧壁部14以外，其他结构与第1实施方式的陶瓷封装10A大致相同。第3实施方式的基板部11C由大致长方形形状的平板的陶瓷板构成，不具有凹部。在第3实施方式的陶瓷封装10C中，在密封环15的框内构成空腔12，密封环15构成将空腔12的周围包围的侧壁部。
在第3实施方式的陶瓷封装10C中，以包围供电子器件搭载的区域的周围的方式，在基板部11C的第1表面11a上形成与第1实施方式中说明的情况同样的、密封环15的接合部位16A。即使是第3实施方式的陶瓷封装10C，也能与第1实施方式的陶瓷封装10A同样地，抑制密封环15的接合部位16A处的劣化的发生。另外，采用第3实施方式的陶瓷封装10C，能够实现与第1实施方式中说明的内容相同的各种的作用效果。
D.实验例：
D1.实验例1
图8是表示实验例1中的环境试验的试验结果的说明图。在实验例1中，针对第1实施方式的陶瓷封装10A的各样品S10～S17执行了恒温恒湿试验(HHT)。将各样品S10～S17制作为具有除了端部间距离ED(图3)各不相同这一点以外其他大致相同的结构。各样品S10～S17的主要的构成材料如下所述。
<各样品S10～S17的主要的构成材料>
·金属化层的主要成分：W
·钎料层的主要成分：Ag
·第1镀层及第2镀层的主要成分：Ni
·第3镀层的主要成分：Au
将各样品S10～S17分别制作20个，针对各样品，在下述的条件下实施了恒温恒湿试验。
<恒温恒湿试验的试验条件>
温度60℃、相对湿度90％RH
针对各样品S10～S17在自试验开始起经过了各自规定的时间(70小时，216小时，312小时，480小时，1056小时)后，将能够在外观上观察到即使稍微有W溶出的样品个数表示在图8的表格中。在端部间距离ED比0.020mm小的样品S10～S13中，在从试验开始起经过了312小时或者480小时之后，观察到了W的溶出。另一方面，对于端部间距离ED为0.020mm以上的样品S14～S17，在试验中均未观察到W的溶出。由此可知，为了抑制W从金属化层溶出，期望端部间距离ED为0.020mm以上。另外，由于样品S14的端部间距离ED为0.024mm，因此，更期望端部间距离ED为0.024mm以上。
D2.实验例2
图9是表示实验例2中的环境试验的试验结果的说明图。在实验例2中，针对以下说明的各种样品S20～S25实施恒温恒湿试验。各样品S20～S25的概要如下所述。
·样品S20：具有与在第2实施方式中说明的陶瓷封装10B相同的结构，第1镀层32的厚度为1.2μm，第2镀层34的厚度为2.5μm。但是，在该制造工序中不实施工序7的加热处理。
·样品S21：第1镀层32的厚度为1.7μm，除此以外具有与样品S20相同的结构。
·样品S22：第2镀层34的厚度为4.0μm，除此以外具有与样品S20相同的结构。
·样品S23：在制造工序中，实施了工序7的加热处理，除此以外具有与样品S21相同的结构。
·样品S24：具有与在第1实施方式中说明的陶瓷封装10A相同的结构，第1镀层32的厚度为1.2μm，第2镀层34的厚度为2.5μm。另外，端部间距离ED为0.024mm。但是，在该制造工序中，不实施工序7的加热处理。
·样品S25：在制造工序中实施了工序7的加热处理，除此以外具有与样品S24相同的结构。
各样品S20～S25的主要的构成材料如下所述。
<各样品S20～S25的主要的构成材料>
·金属化层的主要成分：W
·钎料层的主要成分：Ag
·第1镀层及第2镀层的主要成分：Ni
·第3镀层的主要成分：Au
将各样品S20～S25分别制造20个，针对各样品，在下述条件下实施恒温恒湿试验。另外，在实验例2中，环境湿度比在图8中说明的恒温恒湿试验中的环境湿度高，与其相应地使试验时间缩短。
<恒温恒湿试验的试验条件>
温度60℃、相对湿度93％RH
针对各样品S20～S25，在从试验开始起经过了各自规定的时间(75小时、480小时、1000小时)之后，将能够观察到W成长至黑色的异物形状的块体这种程度的W的溶出的样品个数表示在图9的表格中。根据图9的表可知以下的内容。
若对样品S20和样品S21进行比较，则可知第1镀层32的厚度较大的样品S21的W的溶出受到抑制。另外，若对样品S20和样品S22进行比较，则可知第2镀层34的厚度较大的样品S22的W的溶出受到抑制。像这样，第1镀层32及第2镀层34的厚度越大越能够抑制金属成分从金属化层溶出。另外，期望第1镀层32及第2镀层34的厚度至少为1.2μm以上，特别地，更期望第2镀层34的厚度为2.5μm以上。
若对样品S20和样品S23进行比较，则实施了工序7的加热处理的样品S23的W的溶出受到抑制。另外，针对样品S25实施了工序7的加热处理，W的溶出受到抑制。根据上述结果可知，通过执行第2镀敷处理之后的加热处理，能够抑制金属成分从金属化层溶出。
样品S24和样品S25均具有与第1实施方式的陶瓷封装10A相同的结构，端部间距离ED为0.024mm。如上所述，若使钎料层33的端部33t位于比金属化层31的端部31t靠内侧的位置，将端部间距离ED设为0.024mm，则能够进一步抑制金属成分从金属化层溶出。
如以上所述，根据实验例1、2的结果可知，采用上述的各实施方式中说明的接合部位16A，16B，即使在长期曝露于高温多湿的环境下的情况下也能够抑制其劣化。
E.变形例：
E1.变形例1：
在上述第1实施方式中，在钎料层33的外周缘部18a和内周缘部18b这两者处，端部33t位于比金属化层31的端部31t靠内侧的位置。与此相对地，钎料层33的端部33t在外周缘部18a和内周缘部18b中的至少一者处位于比金属化层31的端部31t靠内侧的位置即可。即使在上述的结构中，也能够提高钎料层33的端部33t位于比金属化层31的端部31t靠内侧的位置这一侧的接合强度。
E2.变形例2：
在上述第1实施方式的制造工序中，在工序6中形成了第2镀层34之后，在工序7中实施加热处理(图4)。与此相对地，在第1实施方式的制造工序中也可以省略工序7的加热处理。即使在该情况下，由于在工序5中调整了钎料层33的端部33t的位置，因此，还是能够在一定程度上抑制金属成分从金属化层31溶出的。
E3.变形例3：
在上述各实施方式的陶瓷封装10A～10C中，除了第1镀层32以外，还形成有第2镀层34及第3镀层35。与此相对地，在具有接合部位16A的第1实施方式和第3实施方式的陶瓷封装10A，10C中，也可以省略第2镀层34及第3镀层35这两者，或者也可以仅省略第3镀层35。另外，在具有接合部位16B的上述第2实施方式的陶瓷封装10B中，也可以省略第3镀层35。
E4.变形例4：
在上述的各实施方式的工序5中，通过蚀刻处理来调整钎料层33的端部33t的位置。与此相对地，在工序5中，也可以通过除蚀刻处理以外的处理来调整钎料层33的端部33t的位置。例如，也可以通过切削加工、研磨加工来调整钎料层33的端部33t的位置。
E5.变形例5：
上述第3实施方式的陶瓷封装10C具有与在第1实施方式中说明的接合部位相同的接合部位16A。与此相对地，陶瓷封装10C也可以具有通过与在第2实施方式中说明的工序同样的制造工序形成的接合部位16B来替代第1实施方式的接合部位16A。
E6.变形例6：
在上述的第1实施方式以及第3实施方式中，钎料层33的端部33t在外周缘部18a和内周缘部18b这两者处位于密封环15的下方区域的外侧。与此相对地，钎料层33的端部33t在外周缘部18a及内周缘部18b中的至少一者处位于密封环15的下方区域的外侧即可。即使在上述的结构中，在钎料层33的端部33t位于密封环15的下方区域的外侧的区域中，还是能够在一定程度上提高由钎料层33实现的密封环15的接合强度。
E7.变形例7
在上述各实施方式中，钎料层33在其外周缘部18a及内周缘部18b的两者处，与密封环15的底面15t和其侧面15s的下端相接。与此相对地，钎料层33也可以不构成为在该外周缘部18a和内周缘部18b这两者处均与密封环15的底面15t和其侧面15s的下端相接。钎料层33构成为在外周缘部18a及内周缘部18b中的至少一者处与密封环15的底面15t和其侧面15s的下端相接即可。即使在上述的结构中，也能够提高密封环15的接合强度。另外，在上述各实施方式中，钎料层33在沿着钎料层33和金属化层31的层叠方向的剖面中呈现出的、在外周缘部18a及内周缘部18b这两者处的轮廓线OL具有端部部位OLf。与此相对地，也可以是钎料层33仅在外周缘部18a及内周缘部18b中的至少一者处的轮廓线OL具有端部部位OLf。在这样的结构中，也能够进一步提高密封环15的接合强度。
本发明不限于上述的实施方式、实施例和变形例，能够在不脱离其主旨的范围内利用各种结构来实现。例如，对于与在发明内容栏中记载的各技术方案中的技术特征相对应的实施方式、实施例、变形例中的技术特征而言，为了解决上述课题的一部分或者全部，或者，为了实现上述效果的一部分或者全部，能够适当地进行替换、组合。另外，若没有说明该技术特征是本说明书中所必须的特征，则能够适当地删除。

Claims (8)

1.一种陶瓷封装，其具有：
陶瓷基板，该陶瓷基板具有一对表面；
金属化层，该金属化层沿着所述陶瓷基板的所述一对表面的任一表面上的规定区域的外周配置；
镀层，该镀层配置在所述金属化层之上；
钎料层，该钎料层隔着所述镀层配置在所述金属化层之上；以及
密封构件，该密封构件借助所述钎料层接合在所述金属化层之上，其中，
在所述钎料层的外周缘部以及内周缘部中的至少一者处，所述钎料层的端部位于所述密封构件的下方区域的外侧的位置，且是与所述金属化层的端部相距0.02mm以上的靠所述密封构件侧的位置。
2.根据权利要求1所述的陶瓷封装，其中，
所述镀层的厚度至少在被所述金属化层和所述钎料层夹着的部位处为1.5μm以上且5μm以下。
3.根据权利要求1或2所述的陶瓷封装，其中，
所述镀层为第1镀层，
在所述钎料层之上还形成有第2镀层，
所述第2镀层的外周侧端部和内周侧端部中的至少一者与所述第1镀层相接，
所述第2镀层的厚度至少在位于所述钎料层之上的部位处为1.5μm以上且5μm以下。
4.根据权利要求1或2所述的陶瓷封装，其中，
在所述陶瓷基板的所述表面，利用包围所述区域的壁部形成了朝向一个方向开口的空腔，
所述金属化层形成于包围所述空腔的所述壁部的上端面。
5.根据权利要求1或2所述的陶瓷封装，其中，
在所述钎料层的所述外周缘部以及所述内周缘部中的至少一者处，所述钎料层与所述密封构件的底面和所述密封构件的侧面的下端相接。
6.根据权利要求5所述的陶瓷封装，其中，
所述钎料层在沿着所述钎料层和所述金属化层的层叠方向的剖面上呈现出的、在所述外周缘部以及所述内周缘部中的至少一者处的轮廓线具有端部部位，该端部部位构成从所述密封构件的所述侧面朝向下方延伸的、向下凸出的曲线。
7.一种陶瓷封装的制造方法，该陶瓷封装具备陶瓷基板，该陶瓷基板具有一对表面，其中，
该制造方法具有下述工序：
金属化层形成工序，在该金属化层形成工序中，沿着所述陶瓷基板的所述表面上的规定区域的外周形成金属化层；
第1镀敷工序，在该第1镀敷工序中，在所述金属化层之上形成第1镀层；
钎料层形成工序，在该钎料层形成工序中，将钎料层隔着所述第1镀层形成在所述金属化层之上；
接合工序，在该接合工序中，借助所述钎料层，将密封构件钎焊接合于所述金属化层；
第2镀敷工序，在所述接合工序之后还在所述钎料层之上形成第2镀层；
加热工序，在所述第2镀敷工序之后，利用500℃以上的温度对所述陶瓷基板进行加热。
8.根据权利要求7所述的陶瓷封装的制造方法，其中，
还在所述第2镀敷工序之前具有端部调整工序，在该端部调整工序中，对所述钎料层的端部进行加工，以使所述钎料层的外周端部位于与所述金属化层的外周端部相距0.02mm以上的内侧的位置，或者使所述钎料层的内周端部位于与所述金属化层的内周端部相距0.02mm以上的内侧的位置，或者使所述钎料层的外周端部和内周端部分别位于与所述金属化层的外周端部和内周端部相距0.02mm以上的内侧的位置。
CN201610390668.0A 2015-06-02 2016-06-02 陶瓷封装及其制造方法 Active CN106229308B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015112022 2015-06-02
JP2015-112022 2015-06-02
JP2016-078847 2016-04-11
JP2016078847A JP6629660B2 (ja) 2015-06-02 2016-04-11 セラミックパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
CN106229308A true CN106229308A (zh) 2016-12-14
CN106229308B CN106229308B (zh) 2018-11-13

Family

ID=57451251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610390668.0A Active CN106229308B (zh) 2015-06-02 2016-06-02 陶瓷封装及其制造方法

Country Status (2)

Country Link
US (1) US10014189B2 (zh)
CN (1) CN106229308B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6387818B2 (ja) * 2014-12-11 2018-09-12 日立金属株式会社 気密封止用蓋材の製造方法
US9724897B2 (en) * 2015-01-07 2017-08-08 Emisense Technologies, Llc Processing method for constraining lower melting point metals within ceramic laminates during sintering
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4558346A (en) * 1982-03-29 1985-12-10 Fujitsu Limited Highly reliable hermetically sealed package for a semiconductor device
US4769272A (en) * 1987-03-17 1988-09-06 National Semiconductor Corporation Ceramic lid hermetic seal package structure
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
US5714409A (en) * 1997-01-21 1998-02-03 Ford Motor Company Method and apparatus for packaging a vehicle sensor and integrated circuit chip

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566209A (en) * 1968-08-28 1971-02-23 Westinghouse Electric Corp Double-sintered gold-nickel electrical contact for compression-bonded electrical devices
US3697666A (en) * 1971-09-24 1972-10-10 Diacon Enclosure for incapsulating electronic components
US3872331A (en) * 1973-06-04 1975-03-18 Zenith Radio Corp Packaged surface wave selective circuit device and method of making the same
US3943557A (en) * 1974-02-19 1976-03-09 Plessey Incorporated Semiconductor package with integral hermeticity detector
US3941916A (en) * 1974-12-26 1976-03-02 Burroughs Corporation Electronic circuit package and method of brazing
US4506108A (en) * 1983-04-01 1985-03-19 Sperry Corporation Copper body power hybrid package and method of manufacture
JPS61204953A (ja) * 1985-03-08 1986-09-11 Sumitomo Metal Mining Co Ltd ハ−メチツクシ−ルカバ−及びその製造方法
JPH0763083B2 (ja) 1985-04-22 1995-07-05 日本特殊陶業株式会社 端子接続構造およびその接続方法
US4833102A (en) * 1987-03-17 1989-05-23 National Semiconductor Corporation Process of making a ceramic lid for use in a hermetic seal package
US4907067A (en) * 1988-05-11 1990-03-06 Texas Instruments Incorporated Thermally efficient power device package
DE68906667T2 (de) * 1988-12-16 1993-08-26 Ngk Spark Plug Co Keramischer turbokompressorrotor.
JPH02174144A (ja) * 1988-12-26 1990-07-05 Sumitomo Electric Ind Ltd 半導体装置用パッケージ
DE69006609T2 (de) * 1989-03-15 1994-06-30 Ngk Insulators Ltd Keramischer Deckel zum Verschliessen eines Halbleiterelements und Verfahren zum Verschliessen eines Halbleiterelements in einer keramischen Packung.
US5031069A (en) * 1989-12-28 1991-07-09 Sundstrand Corporation Integration of ceramic capacitor
US5247134A (en) * 1990-11-13 1993-09-21 Frenchtown Ceramics, Co. Heat-resistant hermetic packages for electronic components
US5261157A (en) * 1991-01-22 1993-11-16 Olin Corporation Assembly of electronic packages by vacuum lamination
US5825088A (en) * 1991-05-01 1998-10-20 Spectrian, Inc. Low thermal resistance semiconductor package and mounting structure
US5268533A (en) * 1991-05-03 1993-12-07 Hughes Aircraft Company Pre-stressed laminated lid for electronic circuit package
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
US5438219A (en) * 1993-11-30 1995-08-01 Motorola, Inc. Double-sided oscillator package and method of coupling components thereto
US5451818A (en) * 1994-03-18 1995-09-19 Trw Inc. Millimeter wave ceramic package
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US5798566A (en) * 1996-01-11 1998-08-25 Ngk Spark Plug Co., Ltd. Ceramic IC package base and ceramic cover
US5864092A (en) * 1996-05-16 1999-01-26 Sawtek Inc. Leadless ceramic chip carrier crosstalk suppression apparatus
US5792984A (en) * 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
US6531334B2 (en) * 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
US6476486B1 (en) * 1997-10-30 2002-11-05 Agilent Technologies, Inc. Ball grid array package with supplemental electronic component
DE19831570A1 (de) * 1998-07-14 2000-01-20 Siemens Ag Biometrischer Sensor und Verfahren zu dessen Herstellung
US6140698A (en) * 1998-12-21 2000-10-31 Nortel Networks Corporation Package for microwave and mm-wave integrated circuits
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP3438709B2 (ja) * 2000-08-31 2003-08-18 セイコーエプソン株式会社 圧電デバイス及びその製造方法と圧電発振器の製造方法
JP3438711B2 (ja) * 2000-09-06 2003-08-18 セイコーエプソン株式会社 圧電デバイス及びその製造方法
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6883977B2 (en) * 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6847115B2 (en) * 2001-09-06 2005-01-25 Silicon Bandwidth Inc. Packaged semiconductor device for radio frequency shielding
US7832177B2 (en) * 2002-03-22 2010-11-16 Electronics Packaging Solutions, Inc. Insulated glazing units
US20060191215A1 (en) * 2002-03-22 2006-08-31 Stark David H Insulated glazing units and methods
US6821032B2 (en) * 2002-05-28 2004-11-23 Intel Corporation Methods of sealing electronic, optical and electro-optical packages and related package and substrate designs
JP3967278B2 (ja) * 2003-03-07 2007-08-29 日本碍子株式会社 接合部材及び静電チャック
KR100506738B1 (ko) * 2003-11-03 2005-08-08 삼성전기주식회사 리크를 방지할 수 있는 세라믹 패키지 밀봉 구조, 리크를방지할 수 있는 세라믹 패키지 및 상기 세라믹 패키지의제조 방법
US7098580B2 (en) * 2004-01-29 2006-08-29 Kyocera Corporation Piezoelectric oscillator
US20050225406A1 (en) * 2004-01-29 2005-10-13 Kyocera Corporation Temperature-compensated quartz-crystal oscillator
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP2005286273A (ja) * 2004-03-31 2005-10-13 Sohki:Kk 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法
US8394679B2 (en) * 2004-05-28 2013-03-12 Stellarray, Inc. Nano-structured gasket for cold weld hermetic MEMS package and method of manufacture
US7701631B2 (en) * 2004-09-27 2010-04-20 Qualcomm Mems Technologies, Inc. Device having patterned spacers for backplates and method of making the same
US7668415B2 (en) * 2004-09-27 2010-02-23 Qualcomm Mems Technologies, Inc. Method and device for providing electronic circuitry on a backplate
US7184202B2 (en) * 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
JP4862822B2 (ja) * 2005-03-11 2012-01-25 株式会社大真空 電子部品用容器、および圧電振動デバイス
US20080142068A1 (en) * 2006-12-18 2008-06-19 American Power Conversion Corporation Direct Thermoelectric chiller assembly
US8441774B2 (en) * 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
US8069549B2 (en) * 2007-03-22 2011-12-06 Seiko Epson Corporation Method for sealing a quartz crystal device
WO2009133717A1 (ja) * 2008-05-02 2009-11-05 株式会社Ｎｅｏｍａｘマテリアル 気密封止用キャップ
TW201034129A (en) * 2009-03-11 2010-09-16 High Conduction Scient Co Ltd Frame-type copper- clad ceramic substrate and the manufacturing method thereof
US7855030B2 (en) * 2009-05-01 2010-12-21 Delphi Technologies, Inc. Inhibitor for prevention of braze migration in solid oxide fuel cells
US9237662B2 (en) * 2010-09-28 2016-01-12 Kyocera Corporation Device housing package and electronic apparatus employing the same
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
JP6167494B2 (ja) * 2012-09-26 2017-07-26 セイコーエプソン株式会社 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器
JP5898332B2 (ja) * 2012-10-30 2016-04-06 京セラ株式会社 電子部品収納用容器および電子装置
US8708465B1 (en) * 2013-01-16 2014-04-29 Xerox Corporation Method for protecting piezoelectric transducer
JP5981660B2 (ja) * 2013-09-25 2016-08-31 京セラ株式会社 電子部品収納用パッケージおよび電子装置
US9287882B2 (en) * 2013-11-07 2016-03-15 Kyocera Crystal Device Corporation Temperature compensated crystal oscillator
JP2015128276A (ja) * 2013-11-29 2015-07-09 日本電波工業株式会社 表面実装水晶振動子及びその製造方法
JP6386854B2 (ja) * 2014-09-29 2018-09-05 日本特殊陶業株式会社 セラミック基板
US9392713B2 (en) * 2014-10-17 2016-07-12 Rsm Electron Power, Inc. Low cost high strength surface mount package
JP6450612B2 (ja) * 2015-03-11 2019-01-09 日本特殊陶業株式会社 電子部品装置およびその製造方法
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558346A (en) * 1982-03-29 1985-12-10 Fujitsu Limited Highly reliable hermetically sealed package for a semiconductor device
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
US4769272A (en) * 1987-03-17 1988-09-06 National Semiconductor Corporation Ceramic lid hermetic seal package structure
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
US5714409A (en) * 1997-01-21 1998-02-03 Ford Motor Company Method and apparatus for packaging a vehicle sensor and integrated circuit chip

Also Published As

Publication number Publication date
US10014189B2 (en) 2018-07-03
US20160358832A1 (en) 2016-12-08
CN106229308B (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US10615060B2 (en) Heating device
CN207910742U (zh) 压电振子和模块部件
JP2019502898A (ja) センサ素子およびセンサ素子を製造するための方法
CN106229308A (zh) 陶瓷封装及其制造方法
US10945312B2 (en) Heating device
TW201409494A (zh) 晶片電阻器及其製造方法
TW201117553A (en) Electronic device and method of manufacturing the same
TW201025689A (en) Electronic-parts package and manufacturing method therefor
US10626501B2 (en) Heating device
TWI662207B (zh) 密封環、電子零件收納用封裝、電子裝置及該等的製造方法
JP2002270409A (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
JP5706186B2 (ja) チップ抵抗器およびその製造方法
JP5689702B2 (ja) 圧電デバイス
JP5210369B2 (ja) 圧電デバイス
JP2008226956A (ja) 抵抗器の製造法および抵抗器
KR20230042242A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
CN109525213A (zh) 压电装置
JP5751800B2 (ja) 圧電振動子
US10319493B2 (en) Apparatus and method for establishing an electrically conductive and mechanical connection
US9613773B2 (en) Electrical component and method for establishing contact with an electrical component
US11056635B2 (en) Electronic component housing package, electronic device, and electronic module
JP6629660B2 (ja) セラミックパッケージおよびその製造方法
CN110040683A (zh) 五金件、封装结构及其制造方法
JP2001118705A (ja) チップ型抵抗器
JP2002321399A (ja) サーマルヘッド及びその製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant