CN106229010A - 故障诊断电路 - Google Patents

故障诊断电路 Download PDF

Info

Publication number
CN106229010A
CN106229010A CN201610617098.4A CN201610617098A CN106229010A CN 106229010 A CN106229010 A CN 106229010A CN 201610617098 A CN201610617098 A CN 201610617098A CN 106229010 A CN106229010 A CN 106229010A
Authority
CN
China
Prior art keywords
address
addressable
signal
module
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610617098.4A
Other languages
English (en)
Other versions
CN106229010B (zh
Inventor
王宏伟
L·莫利纳里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
STMicroelectronics SRL
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd, STMicroelectronics SRL filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN201610617098.4A priority Critical patent/CN106229010B/zh
Publication of CN106229010A publication Critical patent/CN106229010A/zh
Application granted granted Critical
Publication of CN106229010B publication Critical patent/CN106229010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种故障诊断电路以及集成电路。该电路包括多路选择器与控制器。多路选择器用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至可寻址模块，所述可寻址模块具有一组可寻址单元。控制器用于生成所述多个地址信号中的第一地址信号以及所述选择信号，并响应于所述第一地址信号读出所述可寻址模块的输出。

Description

故障诊断电路
分案申请说明
本申请是于2011年9月27日提交的、申请号为201110304946.3、名称为“故障诊断电路”的中国发明专利申请的分案申请。
技术领域
本发明涉及半导体技术领域，更具体地，本发明涉及一种用于实现集成电路的故障诊断的电路。
背景技术
近年来，各种在逻辑电路中集成了存储器的集成电路芯片，诸如专用集成电路(ASIC)或微处理器，被开发出来。由于集成电路芯片越来越复杂，因此用于适当地并且彻底地测试这些芯片的测试装置在数量及复杂度上相应增加。为了降低复杂度并减少对外部测试装置的依赖，片上测试电路被提供在集成电路中，用于自动地进行至少部分测试。这种电路通常被称为内置自测试(BIST)电路。
BIST电路是一种在集成电路中设计附加的硬件和软件特征从而允许其使用自身的电路来执行自测试的技术。对于存储器件中的BIST电路，该存储器件诸如EPROM、EEPROM、SRAM、DRAM、快闪存储器或具有嵌入式RAM和ROM的微处理器或微控制器，该BIST电路通常包括应用、读取并比较测试模型(test pattern)的测试电路，该测试模型被设计用来暴露存储器件中潜在的物理故障。具体地，BIST电路可以基于一定的算法，例如循环冗余校验(CRC)算法，生成与存储在存储器中的数据相关的特定特征。此外，BIST电路可以将该特定特征与在BIST测试过程中获得的测试特征进行比较。如果特定特征与测试特征之间存在差异，那么该存储器件被认为是有故障的器件。
然而，对于测试工程师而言，BIST测试过程通常是透明的，BIST电路仅能提供一些测试信息，因此测试工程师或制造工程师难以分析物理故障的根本原因。
因此，需要一种更灵活且低成本的用于集成电路的故障诊断电路。
发明内容
为了解决上述问题，根据本发明的一个方面，提供了一种电路。该电路包括多路选择器与控制器。多路选择器用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至可寻址模块，所述可寻址模块具有一组可寻址单元。控制器用于生成所述多个地址信号中的第一地址信号以及所述选择信号，并响应于所述第一地址信号读出所述可寻址模块的输出。
根据本发明的另一方面，还提供了一种集成电路。该集成电路包括可寻址模块与多路选择器。可寻址模块具有一组可寻址单元。多路选择器用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至所述可寻址模块。
上文已经概括而非宽泛地给出了本发明内容的特征。本发明内容的附加特征将在此后描述，其形成了本发明权利要求的主题。本领域技术人员应当理解，可以容易地使用所公开的构思和具体实施方式，作为修改和设计其他结构或者过程的基础，以便执行与本发明相同的目的。本领域技术人员还应当理解，这些等同结构没有脱离所附权利要求书中记载的本发明的主旨和范围。
附图说明
为了更完整地理解本公开以及其优点，现在结合附图参考以下描述，其中：
图1示出了根据本发明的电路100的一个实施例的框图；
图2示出了图1的电路100的示例性电路图；
图3示出了图2中电路的示例性运行；
图4示出了根据本发明的集成电路400的一个实施例的框图。
除非指明，否则不同附图中的相应标记和符号一般表示相应的部分。绘制附图是为了清晰地示出本公开内容的实施方式的有关方面，而未必是按照比例绘制的。为了更为清晰地示出某些实施方式，在附图标记之后可能跟随有字母，其指示相同结构、材料或者过程步骤的变形。
具体实施方式
下面详细讨论实施例的实施和使用。然而，应当理解，所讨论的具体实施例仅仅示范性地说明实施和使用本发明的特定方式，而非限制本发明的范围。
图1示出了根据本发明的电路100的一个实施例的框图。该电路100被用于诊断可寻址模块107的故障，该可寻址模块107具有一组可寻址单元。例如，可寻址模块107是具有多个存储单元的存储器件，例如ROM、RAM、快闪存储器、反熔丝可编程逻辑阵列、或嵌入式存储器。多个存储单元通常被以阵列形式排列，这样存储器件包括一些可独立寻址的写入或读出数据的行、列。应认识到，存储器件还包括用于接收对应于存储单元位置的地址信号的控制逻辑，这样，该控制逻辑确定在任意给定时刻多个存储单元中的哪个被写入或读出。本领域技术人员可以理解，电路100可以被用于其它的通过共享接口或控制逻辑来访问位置的器件。
如图1所示，电路100包括多路选择器101和控制器103。
多路选择器101用于接收多个地址信号，并响应于选择信号而将多个地址信号中的一个选择地输出至可寻址模块107。
控制器103用于生成多个地址信号中的第一地址信号以及选择信号，并响应于第一地址信号读出可寻址模块107的输出。
多路选择器101具有用于接收多个地址信号的多个通道。在一个实施例中，多路选择器101具有两个通道，其中的一个用于接收由控制器103生成的第一地址信号，而其中的另一个用于接收由BIST模块105提供的多个地址信号中的第二地址信号。具体地，当接收处于第一态的选择信号时，多路选择器101输出第一地址信号；当接收处于不同于第一态的第二态的选择信号时，多路选择器101输出第二地址信号。
地址信号被用于选择可寻址模块107内该组可寻址单元中的一个或多个单元。在接收到具有特定地址值的地址信号后，可寻址模块107定位与该特定地址值相关联的一个或多个可寻址单元。正如前述，可寻址模块107通常包括一些可寻址的行以及列，因此，多路选择器101的每个地址信号的通道可以具有多位。例如，如果每个地址信号具有16位，那么多路选择器101可以针对每个通道相应地具有16位。
为了与可寻址模块107通信地交互，电路100还包括通信接口(未示出)，其用于将控制器103通信地耦接到可寻址模块107与多路选择器101。例如，该通信接口包括I2C接口、通用串行总线(USB)接口、外设组件互连(PCI)接口或其他接口。优选地，该通信接口为I2C接口，其需要较少的用于通信的控制逻辑与引脚。
在一个实施例中，由控制器103生成的第一地址信号是可编程地址信号，即，第一地址信号包含可编程的地址值序列，并且地址值与地址值的次序都可以被调整。优选地，控制器103还包括用于存储一组地址值的第一寄存器组，因而控制器103能够根据该组地址值生成第一地址信号。在实际应用中，存储在第一寄存器组的地址值可以由编程或调试工具修改。因此，第一地址信号是可调整的，以使得可寻址模块107中的每个可寻址单元能够被选择以进行进一步的读或写操作。以这样的方式，控制器103可以通过对第一地址信号编程来读出多个可寻址单元中的任意单元。这样，可寻址单元中的潜在的故障容易且可灵活地被找出。
BIST模块105用于提供第二地址信号并响应于第二地址信号读出可寻址模块107。在一个实施例中，BIST模块105根据嵌入BIST模块105中的一定的算法来生成第二地址信号。具体地，BIST模块105在接收到来自自动测试设备(ATE)的激活信号后自动地生成第二地址信号。第二地址信号可以包括对应于至少部分的可寻址单元的一组地址值。优选地，BIST模块105还用于基于从可寻址模块107读出的数据来对可寻址模块107执行信号特征分析(signature analysis)。例如，BIST模块105根据一定的算法，例如CRC算法，生成与存储在可寻址模块107中的数据相关联的特定特征。然后，BIST模块105比较特定特征与读出数据以确定在可寻址模块107中是否有任何缺陷或故障。本领域技术人员易于理解，BIST模块105可以是任意的能够结合或不结合用于集成电路芯片的ATE设备来实现自测试的BIST电路。
根据前述，根据本发明的电路100能够通过选择不同的地址信号来执行器件的自动测试与手动测试，这使得本发明能够兼容传统ATE设备以及测试例程。此外，由于电路100能够生成可编程的地址信号来定位被测器件中不同的单元，因此其在应用中很灵活，并且非常有助于找出被测器件中的潜在故障。与器件内的故障相关联的测试信息能够被测试工程师或制造工程师使用以诊断故障的根本原因，从而提高产品良率。例如，工程师可以使用扫描电镜(SEM)来对被测器件进行进一步的检查。
图2示出了图1的电路100的示例性电路图。
如图2所示，该电路包括多路选择器201、控制器203以及可选地BIST模块205。该电路用于诊断具有一组可寻址单元的可寻址模块207的潜在故障。
多路选择器201具有第一输入通道CH1、第二输入通道CH2、选择控制端SC以及输出端OP。具体地，第一输入通道CH1耦接到控制器203的第一地址输出端ADD1，用于接收第一地址信号。第二输入通道CH2耦接到BIST模块205的第二地址输出端ADD2，用于接收第二地址信号。选择控制端SC耦接到控制器203的地址输出端SEL，用于接收选择信号。输出端OP耦接到可寻址模块207的地址控制端ADDIN。这样，多路选择器201响应于选择信号将第一地址信号或第二地址信号选择地输出至可寻址模块207。
控制器203具有第一地址输出端ADD1、选择输出端SEL以及数据输入端DIN。数据输入端DIN耦接到可寻址模块207的数据输出端Q，用于接收来自可寻址模块207的读出数据。在本实施例中，控制器203包括第一寄存器组211与第二寄存器组213。第一寄存器组211用于存储对应于可寻址模块207中的可寻址单元的一组地址值，因而控制器203能够根据该组地址值生成第一地址信号。第二寄存器组213用于接收并存储可寻址模块207的读出数据，即，存储在可寻址模块207中的各个单元的数据。
在一个实施例中，控制器203还用于比较可寻址模块207的读出数据与参考值，并在可寻址模块207的输出不同于该参考值时输出提示信号。提示信号能够被用于指示被测的可寻址模块207的故障。
仍参考图2，电路包括BIST模块205，其用于实现可寻址模块207的自测试。BIST模块205响应于测试控制信号，该测试控制信号使得BIST模块205运行在测试模式或正常模式。具体地，当BIST模块205运行在正常模式时，BIST模块205将在地址输入端ADD_sys接收第二地址信号，并在端CSN_sys与端OEN_sys接收运行控制信号。第二地址信号进一步被提供给多路选择器201，而运行控制信号进一步被提供给可寻址模块207的运行控制端CSN与OEN。运行控制端CSN用于允许或禁止可寻址模块207接收地址信号，而运行控制端OEN用于允许或禁止可寻址模块207在数据输出端Q输出数据。
当BIST模块205运行在测试模式时，BIST模块205自动生成包括一组地址值的第二地址信号，该组地址值对应于可寻址模块207中的多个可寻址单元中的至少一部分，从而实现可寻址模块207的自测试。优选地，第二地址信号包括对应于可寻址模块207中所有可寻址单元的地址值，因而所有的可寻址单元能够被测试。在实际应用中，生成第二地址信号是由BIST模块205的激活端ACT的激活信号触发的，例如，信号的上升沿。激活信号可以由ATE设备提供。
在一个实施例中，BIST模块205还用于对所述可寻址模块207的读出结果执行信号特征分析，以检查可寻址模块207中是否存在任何的缺陷或故障。信号特征分析的结果被输出在端SIG，而指示信号特征分析结束的终止信号被在端END输出。优选地，该电路能够先通过BIST模块205实现对可寻址模块207的自测试。如果在可寻址模块207中发现任何的故障或自测试中断，则该电路能够进一步地通过控制器203实现手动测试。
在该实施例中，控制器203通过I2C接口耦接到多路选择器201与可寻址模块207。图3示出了使用I2C接口的电路的示例性运行。接下来，将结合图2和3详细说明该电路的运行。本领域技术人员容易理解，其他的通信接口也能够以相同或相似的方式被使用来访问可寻址模块207。
首先，控制器203对I2C接口执行写操作以生成第一地址信号。具体地，在步骤302中，当接口空闲时，启动消息被由I2C接口的主控模块发送到接口上；这样，I2C接口被主控模块掌控，而耦接到接口的所有其他模块，例如耦接的寄存器组，能够被相应地调用或寻址。之后，在步骤304中，在启动消息之后，具有8位的标准地址字节被立即发送到接口上，其中该标准地址字节的最低位用于指示写操作。然后，在步骤306中，第一寄存器组211的一个寄存器可以被寻址以进行写操作，从而存储在该寄存器中的地址值被通过多路选择器201(假定第一输入通道CH1被选中)提供给可寻址模块207，该地址值构成了第一地址信号的一部分。当地址值被发送完时写操作结束，而在步骤308中，停止消息被由主控模块发送到接口上，从而该接口被释放。
在步骤310中，在接收到第一地址信号之后，可寻址模块207响应于输入的第一地址信号(即，地址值)定位可寻址单元，然后被定位的可寻址单元的数据能够被由控制器203读出，其将进一步地被存储到控制器203的第二寄存器213中。具体地，控制器203对I2C接口执行读操作，以接收可寻址单元的数据。类似于写操作，在步骤312中，启动信号被由I2C接口的主控模块发送到接口上，这样，I2C接口被由主控模块掌控，而耦接到接口的所有其他模块能够被相应调用或寻址。之后，在步骤314中，在启动消息之后，具有8位的标准地址字节被立即发送到接口上，其中标准地址字节的最低位用于指示读操作。然后，在步骤316中，第二寄存器组213的一个寄存器可以被寻址以进行读操作，从而该寄存器被耦接到I2C接口并且存储在可寻址模块207中的数据被转移到所耦接的寄存器。之后，I2C接口从所耦接的寄存器读取数据。当数据被发送完时读操作结束，而在步骤318中，停止消息被由主控模块发送到接口上，从而该接口被释放。
通过重复写和读操作，存储在可寻址模块207中的所有可寻址单元的数据能够被逐个读出并存储在控制器203中，这些数据将被用于诊断可寻址模块207的状态。
图4示出了根据本发明的集成电路400的一个实施例的框图。
如图4中所示，集成电路400包括具有一组可寻址单元的可寻址模块401与多路选择器403。
在一些实施例中，该可寻址模块401可以是具有多个存储单元的存储器件，例如ROM、RAM、快闪存储器、反熔丝可编程逻辑阵列、或嵌入式存储器。多个存储单元通常被以阵列形式排列，这样存储器件包括一些可独立寻址的写入或读出数据的行、列。应认识到，存储器件还包括用于接收对应于存储单元位置的地址信号的控制逻辑，这样，该控制逻辑确定在任意给定时刻多个存储单元中的哪个被写入或读出。本领域技术人员可以理解，可寻址模块401可以是通过共享接口或控制逻辑来访问位置的其他器件。
多路选择器403用于接收多个地址信号，并响应于选择信号而将多个地址信号中的一个地址信号选择地输出至可寻址模块401。
在一个实施例中，多路选择器403具有用于接收多个地址信号的多个通道。在一个实施例中，多路选择器403具有两个通道，其中的一个通道用于接收可编程的第一地址信号，而其中的另一个通道用于接收由BIST模块405提供的第二地址信号。
地址信号被用于选择可寻址模块401中的该组可寻址单元中的一个或多个单元。在接收到具有特定地址值的一个地址信号后，可寻址模块401将定位与该特定地址值相关联的一个或多个可寻址单元。
根据前述，集成电路400具有用于接收或选择不同地址信号的多路选择器403，其中多路选择器403的一个或多个输入通道可以未被BIST模块405占用。以这样的方式，可寻址模块401被提供了用于接收除了由BIST模块405生成的第二地址信号之外的一个或多个地址信号的附加的一个或多个输入通道，这使得可以针对可寻址模块401中特定单元进行手动诊断。手动诊断有助于定位可寻址模块401的故障。
在一个实施例中，集成电路400还包括BIST模块405，其用于提供第二地址信号并响应于第二地址信号读出可寻址模块401。在一个实施例中，BIST模块405根据嵌入其中的一定的算法来生成第二地址信号。具体地，BIST模块405在接收到来自自动测试设备的激活信号后自动地生成第二地址信号。第二地址信号可以包括对应于至少部分的可寻址单元的一组地址值，用于故障诊断。优选地，BIST模块405还用于基于从可寻址模块401读出的数据来对可寻址模块401执行信号特征分析。例如，BIST模块405根据一定的算法，例如CRC算法，生成与存储在可寻址模块401中的数据相关联的特定特征。然后，BIST模块405比较特定特征与读出数据以确定在可寻址模块401中是否有缺陷或故障。本领域技术人员易于理解，BIST模块405可以是任意的能够结合或不结合用于集成电路芯片的ATE设备来实现自测试的BIST电路。
本领域技术人员还将容易地理解的是，材料和方法可以变化，同时仍然处于本发明的范围之内。还应理解的是，除了用来示出实施方式的具体上下文之外，本发明提供了多种可应用的创造性构思。因此，所附权利要求意在将这些过程、机器、制品、组合物、装置、方法或者步骤包括在其范围之内。

Claims (16)

1.一种方法，包括：
向多路选择器供应地址信号的第一序列，其中所述地址信号的第一序列被配置成针对可寻址电路的故障进行测试并且包括关于所述可寻址电路的地址值；
向多路选择器供应选择信号和地址信号的第二序列，其中所述地址信号的第二序列被配置成针对所述可寻址电路的故障进行测试并且包括关于所述可寻址电路的地址值；以及
基于所述选择信号输出来自所述多路选择器的地址信号的所述第一序列或所述第二序列。
2.根据权利要求1所述的方法，由内建自测试电路供应所述地址信号的第一序列。
3.根据权利要求1所述的方法，其中由控制器供应所述地址信号的第二序列。
4.根据权利要求1所述的方法，还包括在可寻址模块处接收从所述多路选择器输出的地址信号的所述第一序列或第二序列，并且读出对应于地址信号的所述第一序列或所述第二序列的地址值的数据至控制电路。
5.根据权利要求4所述的方法，还包括由控制器将读取数据与参考值进行比较，并且如果所述读取数据未能与所述参考值匹配，则生成警报信号。
6.根据权利要求1所述的方法，还包括在可寻址模块处接收从所述多路选择器输出的地址信号的所述第一序列或所述第二序列，并且向内建自测试电路读出对应于所述地址信号的所述第一序列或所述第二序列的数据。
7.根据权利要求6所述的方法，还包括使用所述内建自测试电路响应于来自所述可寻址模块的数据执行签名分析。
8.一种电子装置，包括：
多路选择器，具有接收第一测试地址、第二测试地址和选择信号的输入，所述多路选择器被配置成基于所述选择信号输出第一测试地址或第二测试地址；以及
可寻址模块，具有耦合至所述多路选择器的输入，所述可寻址模块被配置成基于所接收的第一测试地址或第二测试地址执行读取操作并且输出读取操作的结果。
9.根据权利要求8所述的电子装置，还包括内建自测试电路，被配置成生成所述第一测试地址。
10.根据权利要求8所述的电子装置，还包括控制器，被配置成生成所述第二测试地址。
11.根据权利要求10所述的电子装置，其中所述控制器被配置成接收读取操作的结果并且基于所述结果生成警报信号。
12.一种方法，包括：
通过以下项从控制器向所述多路选择器发送第一地址信号：
设置对将所述控制器耦合至所述多路选择器的接口的写启动消息；
设置指示对所述接口的写操作的标准地址字节；
在所述接口上设置被存储在所述控制器的第一寄存器
集合中的第一地址值，以及
对所述接口设置写停止消息；
通过以下项从内建自测试电路发送第二地址信号至通过所述接口与其耦合的多路选择器：
对所述接口设置写启动消息，
设置指示对所述接口的写操作的标准地址字节；
在所述接口上设置被存储在所述自建内测试电路中的第二地址值；以及
对所述接口设置写停止消息；
从所述控制器向所述多路选择器发送选择信号；
从所述多路向可寻址模块发送所述第一地址值或所述第二地址值；以及
响应于所述第一地址值或所述第二地址值从所述可寻址模块向所述控制器读取数据。
13.根据权利要求12所述的方法，其中通过以下项从所述可寻址模块向所述控制器读取数据：
响应于所述第一地址值或所述第二地址值在所述可寻址模块中定位可寻址部件；
对所述接口设置读取启动消息；
设置指示对所述接口的读取操作的第二标准地址字节；
将所述控制器的第二寄存器集合耦合至所述接口并且从所述可寻址部件向所述第二寄存器集合传送数据；以及
对所述接口设置读取停止消息。
14.根据权利要求12所述的方法，还包括将来自所述可寻址模块的数据与参考值进行比较并且使用所述控制器基于两者之间的失配生成警报信号。
15.根据权利要求12所述的方法，还包括响应于所述第一地址值或所述第二地址值向所述内建自测试电路读取来自所述可寻址模块的数据，并且在所述内建自测试电路处执行签名分析。
16.根据权利要求12所述的方法，其中所述接口包括I2C串行接口。
CN201610617098.4A 2011-09-27 2011-09-27 故障诊断电路 Active CN106229010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610617098.4A CN106229010B (zh) 2011-09-27 2011-09-27 故障诊断电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610617098.4A CN106229010B (zh) 2011-09-27 2011-09-27 故障诊断电路
CN201110304946.3A CN103021467B (zh) 2011-09-27 2011-09-27 故障诊断电路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110304946.3A Division CN103021467B (zh) 2011-09-27 2011-09-27 故障诊断电路

Publications (2)

Publication Number Publication Date
CN106229010A true CN106229010A (zh) 2016-12-14
CN106229010B CN106229010B (zh) 2019-07-19

Family

ID=47969977

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610617098.4A Active CN106229010B (zh) 2011-09-27 2011-09-27 故障诊断电路
CN201110304946.3A Active CN103021467B (zh) 2011-09-27 2011-09-27 故障诊断电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110304946.3A Active CN103021467B (zh) 2011-09-27 2011-09-27 故障诊断电路

Country Status (2)

Country Link
US (2) US9076555B2 (zh)
CN (2) CN106229010B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527718A (zh) * 2020-12-28 2021-03-19 西安易朴通讯技术有限公司 多路选择开关的控制方法、装置、电子设备和存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8583973B1 (en) * 2013-02-22 2013-11-12 Lsi Corporation Stored-pattern logic self-testing with serial communication
US20140258780A1 (en) * 2013-03-05 2014-09-11 Micron Technology, Inc. Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
US9514844B2 (en) 2014-08-26 2016-12-06 Globalfoundries Inc. Fast auto shift of failing memory diagnostics data using pattern detection
KR102377362B1 (ko) 2015-07-08 2022-03-23 삼성전자주식회사 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
CN111272212B (zh) * 2018-12-05 2021-12-31 卓望数码技术（深圳）有限公司 一种i2c设备数据采集方法及其系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301153A (en) * 1992-06-03 1994-04-05 Mips Computer Systems, Inc. Redundant element substitution apparatus
JPH07220496A (ja) * 1994-02-03 1995-08-18 Advantest Corp デュアル・ポート・メモリ用試験装置
CN1460269A (zh) * 2000-11-09 2003-12-03 北电网络有限公司 多端口压缩sRAMs(静态随机存取存储器)的真速内建自测试
CN1553326A (zh) * 2003-05-30 2004-12-08 上海华园微电子技术有限公司 测试只读存储器的电路及其测试方法
US20050091561A1 (en) * 2003-10-24 2005-04-28 Hoi-Jin Lee Scan test method, device, and system
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN101246743A (zh) * 2007-02-14 2008-08-20 上海海尔集成电路有限公司 闪存接口

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7284070B2 (en) * 1997-10-14 2007-10-16 Alacritech, Inc. TCP offload network interface device
JP2002358797A (ja) * 2001-05-31 2002-12-13 Nec Corp 半導体集積回路
EP1343173A1 (en) * 2002-03-04 2003-09-10 iRoC Technologies Prgrammable test for memories
JP4179827B2 (ja) * 2002-08-30 2008-11-12 Ｎｅｃエレクトロニクス株式会社 メモリのテスト回路
US7171596B2 (en) * 2002-09-11 2007-01-30 Infineon Technologies Ag Circuit and method for testing embedded DRAM circuits through direct access mode
US7325178B2 (en) * 2003-12-05 2008-01-29 Texas Instruments Incorporated Programmable built in self test of memory
WO2006055862A2 (en) * 2004-11-18 2006-05-26 Mentor Graphics Corporation Programmable memory built-in-self-test (mbist) method and apparatus
TWI300524B (en) * 2005-04-13 2008-09-01 Via Tech Inc System-on-a-chip and test/debug method thereof
US7518918B2 (en) * 2006-01-31 2009-04-14 International Business Machines Corporation Method and apparatus for repairing embedded memory in an integrated circuit
US7855924B2 (en) * 2006-05-19 2010-12-21 Arm Limited Data processing memory circuit having pull-down circuit with on/off configuration
ITMI20081561A1 (it) * 2008-08-29 2010-02-28 St Microelectronics Srl Metodo di diagnosi condiviso per un sistema elettronico integrato incorporante una pluralità di unità di memoria
KR101543581B1 (ko) * 2009-02-25 2015-08-11 삼성전자주식회사 시스템 온 칩 및 이를 포함하는 전자 시스템
US8004915B1 (en) * 2009-05-08 2011-08-23 Altera Corporation Area-efficient memory built-in-self-test circuitry with advanced debug capabilities for distributed memory blocks
CN202563032U (zh) * 2011-09-27 2012-11-28 意法半导体研发(深圳)有限公司 故障诊断电路与包括该故障诊断电路的集成电路
US8996942B2 (en) * 2012-12-20 2015-03-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Suspend SDRAM refresh cycles during normal DDR operation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301153A (en) * 1992-06-03 1994-04-05 Mips Computer Systems, Inc. Redundant element substitution apparatus
JPH07220496A (ja) * 1994-02-03 1995-08-18 Advantest Corp デュアル・ポート・メモリ用試験装置
CN1460269A (zh) * 2000-11-09 2003-12-03 北电网络有限公司 多端口压缩sRAMs(静态随机存取存储器)的真速内建自测试
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN1553326A (zh) * 2003-05-30 2004-12-08 上海华园微电子技术有限公司 测试只读存储器的电路及其测试方法
US20050091561A1 (en) * 2003-10-24 2005-04-28 Hoi-Jin Lee Scan test method, device, and system
CN101246743A (zh) * 2007-02-14 2008-08-20 上海海尔集成电路有限公司 闪存接口

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112527718A (zh) * 2020-12-28 2021-03-19 西安易朴通讯技术有限公司 多路选择开关的控制方法、装置、电子设备和存储介质

Also Published As

Publication number Publication date
CN106229010B (zh) 2019-07-19
US9076555B2 (en) 2015-07-07
CN103021467B (zh) 2016-09-07
CN103021467A (zh) 2013-04-03
US20130077421A1 (en) 2013-03-28
US20150228359A1 (en) 2015-08-13
US9455050B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
US7284166B2 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
US7781890B2 (en) Structure and method for parallel testing of dies on a semiconductor wafer
CN106229010B (zh) 故障诊断电路
US6668347B1 (en) Built-in self-testing for embedded memory
CN100399473C (zh) 内置自测系统和方法
CN105139893B (zh) 一种存储器测试装置及一种存储器芯片测试方法
US20030120985A1 (en) Method and apparatus for memory self testing
CN109313596A (zh) 共享错误检测和校正存储器
US8259484B2 (en) 3D chip selection for shared input packages
CN110120242A (zh) 存储器测试方法、装置、计算机设备以及存储介质
CN101923897A (zh) 半导体集成电路和用于半导体集成电路的测试方法
US7904765B2 (en) Test apparatus and test method
CN108694985A (zh) 用于检测存储器故障的测试方法及测试电路
US20050166111A1 (en) Memory built-in self test circuit with full error mapping capability
CN105138440B (zh) 一种自带对比功能的标准单元库功能测试方法
CN101727980A (zh) 多芯片模块
US7346823B1 (en) Automatic built-in self-test of logic with seeding from on-chip memory
CN103310849B (zh) 测试电路、存储器系统以及存储器系统的测试方法
CN113742260A (zh) 一种用于存储器测试的地址扰乱器发生装置及其方法
CN110415751B (zh) 一种可参数化配置的存储器内建自测试电路
CN115691632A (zh) 测试控制系统和方法
US8769354B2 (en) Memory architecture and associated serial direct access circuit
US6721911B1 (en) Method and apparatus for testing a memory array using compressed responses
KR100538286B1 (ko) 사용자 정의 메모리 내장형 자체 시험 회로의 자동 생성방법
EP2693441B1 (en) Memory architecture and associated serial direct access circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 5 / F, East B501, South B502, North B503, 6th floor, block B, TCL Industrial Research Institute building, No. 006, Gaoxin South 1st Road, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Co-patentee after: STMicroelectronics S.R.L.

Patentee after: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

Address before: 4 / 5 / F, block B, Skyworth building, South District, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Co-patentee before: STMicroelectronics S.R.L.

Patentee before: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

CP02 Change in the address of a patent holder