CN101246743A

CN101246743A - 闪存接口

Info

Publication number: CN101246743A
Application number: CNA2007103070383A
Authority: CN
Inventors: 岳卫杰; 陈光胜; 史卫东; 刘桂荣; 潘松
Original assignee: Shanghai Hair Group Integated Circuit Co Ltd
Current assignee: Shanghai Hair Group Integated Circuit Co Ltd; Shanghai Haier Integrated Circuit Co Ltd
Priority date: 2007-02-14
Filing date: 2007-12-27
Publication date: 2008-08-20
Anticipated expiration: 2027-12-27
Also published as: CN101246743B

Abstract

本发明公开了一种闪存接口，其包括：数据缓冲器、第一译码器、第一多路选择器、第一加密模块、第二多路选择器、第二加密模块、判断模块、第三多路选择器。本发明丰富了待编程数据的加密方式，可根据用户需要实现对待编程数据的灵活加密，有效保证Flash存储器中数据的安全性。

Description

闪存接口

技术领域

本发明涉及集成电路技术，尤其是一种闪存接口。

背景技术

20世纪80年代后，微控制单元(Micro Controller Unit，以下简称：MCU，又称：单片机或微控制器)技术得到了快速发展。从英特尔(Intel)的8051型号芯片发展到今天，世界各公司已生产出成千上万种单片机产品，单片机在社会经济中扮演着越来越重要的角色。

目前，通常采用只读存储器与快速擦写存储器(Flash)作为单片机的存储器。快速擦写存储器也称闪存。其中，只读存储器在使用时只能读出其中的数据而不能向其中写入数据，一旦向其中写入程序便无法修改；由于快速擦写存储器具有集成度高、制造成本低、具有读写灵活性和较快的访问速度等优点，受到了广大设计厂商和用户的欢迎。

目前，很多MCU设计厂商，例如：Microchip、Motorola、NEC、Toshiba及ST等，都推出了Flash系列的微控制器。现有的Flash接口中，只能在用户选择加密时，通过硬件加密的方式，对输入的编程数据与地址同时加密，加密方式单一，不灵活；若用户不需要对地址加密，则也不能选择对编程数据进行加密，这样，可能用于用户的误操作而改动或擦除Flash存储器中的源程序，无法保证源程序的安全性。

发明内容

本发明所要解决的技术问题是：丰富对编程数据与地址的加密方式，实现对编程数据与地址的灵活加密，有效保证Flash存储器中数据的安全性。

为解决上述技术问题，本发明实施例提供的一种闪存接口，包括：

数据缓冲器，用于接收时钟控制信号与串口发送的待编程数据，对所述待编程数据进行缓冲，并按照所述时钟控制信号输出所述待编程数据，以及缓存并按照所述时钟控制信号输出发送给用户的数据；

第一译码器，用于将所述数据缓冲器输出的待编程数据译码为指令数据与地址数据；

第一多路选择器，用于接收是否对所述指令数据进行加密的第一加密控制信号与对所述指令数据进行加密的第一密码，并在不需要对所述指令数据进行加密时将所述指令数据编程输出到存储器；

第一加密模块，用于在根据接收到的第一加密控制信号与第一密码对所述指令数据进行加密编程；

第二多路选择器，用于接收是否对所述地址数据进行加密的第二加密控制信号与对所述地址数据进行加密的第二密码，并在不需要对所述地址数据进行加密时将所述地址数据输出到存储器；以及接收数据获取请求，所述数据获取请求中携带有地址数据，在不需要对所述地址数据进行加密时，将所述数据获取请求发送给存储器；

第二加密模块，用于在根据接收到的第二加密控制信号与第二密码对所述地址数据进行加密，或者对所述数据获取请求中的地址数据进行加密；

判断模块，用于判断所述存储器根据所述数据获取请求中的地址数据输出的数据是否加密；

第二译码器，用于在所述存储器根据所述数据获取请求中的地址数据输出的数据加密时，根据第一加密控制信号规定的加密模式，或进一步结合第一密码，对所述存储器输出的数据中的指令数据进行解密；

第三多路选择器，用于接收未加密的或解密后的指令数据，将该指令数据选择发送给中央处理器或所述数据缓冲器。

本发明提供的闪存接口，具有多种加密方式，可以选择对待编程数据中的指令数据和/或地址数据进行加密，同时能对存储器输出数据中的指令数据和/或地址数据按照加密模式进行相应的解密，丰富了待编程数据的加密方式，可根据用户需要实现对待编程数据的灵活加密，有效保证Flash存储器中数据的安全性。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明闪存接口实施例一的结构示意图；

图2为本发明闪存接口实施例二的结构示意图；

图3为本发明闪存接口实施例三的结构示意图。

具体实施方式

本发明实施例的闪存接口可以根据用户需要，对待编程数据中的指令数据和/或地址数据分别进行编程，具有多种加密方式，丰富了待编程数据的加密方式，实现对待编程数据的灵活加密，有效保证Flash存储器中数据的安全性。

如图1所示，为本发明闪存接口实施例一的结构示意图，该实施例的闪存接口包括：

数据缓冲器，用于接收时钟控制信号与串口发送的待编程数据，该待编程数据包括指令数据与地址数据，对待编程数据进行缓冲，按照时钟控制信号输出待编程数据，以及缓存Flash存储器输出的、发送给用户的数据，并按照时钟控制信号输出发送给用户；

第一译码器，与数据缓冲器连接，用于对数据缓冲器输出的待编程数据进行译码，将其分为指令数据与地址数据；

第一多路选择器，与第一译码器及Flash存储器连接，用于接收是否对指令数据进行加密的第一加密控制信号并进行分析，该第一加密控制信号可记为：m0，其中包括进行加密所需的加密模式与相应的加密算法，其中的加密模式可以是硬件加密或密码加密，根据第一加密控制信号需要对指令数据进行密码加密时，接收用于对指令数据进行密码加密的第一密码，该第一密码可记为：m1，将指令数据、第一加密控制信号m0与第一密码m1发送给第一加密模块；若根据第一加密控制信号不需要对指令数据进行加密，则将指令数据直接编程存储到Flash存储器；

第一加密模块，与第一多路选择器及Flash存储器连接，用于在根据第一多路选择器发送的第一加密控制信号m0，若为密码加密还结合第一密码m1，对指令数据进行加密，将加密的指令数据编程存储到Flash存储器；

第二多路选择器，与第一译码器及Flash存储器连接，用于接收是否对地址数据进行加密的第二加密控制信号并进行分析，该第二加密控制信号可记为：n0，其中包括进行加密所需的加密模式与相应的加密算法，其中的加密模式可以是硬件加密或密码加密，根据第二加密控制信号需要对地址数据进行加密时，接收用于对地址数据进行密码加密的第二密码，该第一密码可记为：n1，将地址数据、第二加密控制信号n0与第二密码n1发送给第二加密模块；若根据第二加密控制信号不需要对地址数据进行加密，则将地址数据直接存储到Flash存储器；另外，还接收数据获取请求，该数据获取请求中携带有地址数据，在不需要对地址数据进行加密时，将数据获取请求直接发送给Flash存储器；

第二加密模块，与第二多路选择器及Flash存储器连接，用于在根据第二多路选择器发送的第二加密控制信号n0，若为密码加密，还结合第二密码n1，对地址数据进行加密后，将加密的地址数据存储到Flash存储器，或者，对数据获取请求中的地址数据进行加密后发送给Flash存储器，以便从该Flash存储器中获取与加密的地址数据相应的数据；

判断模块，与Flash存储器连接，用于判断从Flash存储器根据数据获取请求中的地址数据输出的数据是否加密；

第二译码器，与判断模块连接，用于在Flash存储器根据数据获取请求中的地址数据输出的数据加密时，根据第一加密控制信号m0规定的算法，或进一步结合第一密码m1，对Flash存储器根据数据获取请求中的地址数据输出的数据中的指令数据进行解密；

第三多路选择器，与判断模块及第二译码器连接，用于接收判断模块发送的未加密的指令数据，及第二译码器发送的解密后获得的指令数据，对指令数据进行选择，将需要发送给中央处理器(Central Processing Unit，以下简称：CPU)的指令数据直接发送给CPU，将需要发送给用户的指令数据发送给数据缓冲器，由数据缓冲器按照时钟控制信号输出发送给用户。

其中的加密模式可以是硬件加密或密码加密，加密模式及具体加密算法可以由产生第一加密控制信号与第二加密控制信号的配置位的控制寄存器设置。硬件加密是通过芯片内部加密算法加密，读出的数据为乱码；密码加密是用户输入16位密码，在有密码的情况下可正确读出程序，否则为乱码。在进行编程前，首先输入加密模式，在采用加密算法加密时，还需要输入密码，以便闪存接口电路按照设定的加密算法相应对编程数据进行加密。

如图2所示，为本发明闪存接口实施例二的结构示意图，该实施例中，闪存接口还包括存储器，该存储器可以是Flash存储器，分别与第一多路选择器、第一加密模块、第二多路选择器、第二加密模块以及判断模块连接，用于存储第一多路选择器发送的未加密的指令数据或第一加密模块发送的加密指令数据，以及第二多路选择器发送的未加密地址数据或第二加密模块发送的加密地址数据，以及接收数据获取请求，根据时钟控制信息号输出与数据获取请求中的地址数据相应的数据。

另外，本发明上述实施例的闪存接口还可以包括相互连接的编程信号发生器与第四多路选择器，其中，第四路多项选择器与第三多路选择器连接。其中，编程信号发生器用于接收时钟控制信号，并根据该时钟控制信号产生编程信号；第四多路选择器用于接收编程信号、根据时钟控制信号产生的、用于控制将Flash存储器输出的数据发送给用户的外部控制信号，和用于控制将Flash存储器输出的数据发送给CPU的CPU控制信号，由编程信号、外部控制信号与CPU控制信号选择产生串口时钟控制信号并发送给第三多路选择器，其中的串口时钟控制信号用于控制Flash存储器输出的数据是发送给CPU还是用户；第三多路选择器根据串口时钟控制信号，将发送给CPU的指令数据直接发送给CPU，将发送给用户的指令数据发送给数据缓冲器。如图3所示，为本发明闪存接口实施例三的结构示意图，该实施例在图2所示实施例的基础上增加了编程信号发生器与第四多路选择器。

再参见图3，进一步地，数据缓冲器还可以接收串口发送的工作模式控制信号并进行缓冲，按照时钟控制信号输出工作模式控制信号；第一译码器将数据缓冲器输出的数据进行译码，将待编程数据译码为指令数据与地址数据，将工作模式控制信号发送串口，以控制串口的工作模式。其中的工作模式包括普通编程模式、在线串行编程(In Circuit Serial Programming，以下简称：ISP)编程模式、Flash测试模式、直流特性(Direct CurrentCharacteristic，以下简称：DC)测试模式、功能(function)测试模式与模数转换器(Analog to Digital Converter，以下简称：ADC)测试模式中的任意一种或多种，用于控制串口的工作模式。用户可以通过串口输入模式选择命令进入相应工作模式，以便进行完备的测试，模式选择命令可以为8位数据。

其中，Flash测试模式的操作方法与普通编程模式基本相同，Flash测试的地址数据和指令数据通过时钟控制信号串行输入。除复位信号、电源和地信号外，其余控制信号复用其它输入/输出(I/O)端口输入、输出。DC测试模式的所有的I/O端口自动设置为输出口，同时根据时钟控制信号不断地输出高电平或者低电平，以满足支流参数测试的要求。在Function测试模式下，外部需要输入一个复位信号，使得接口部分电路复位，然后由外部时钟信号根据指令周期，从I/O端口并行输入程序到一个寄存器组，然后根据时钟将寄存器组的数据作为程序输出到指令寄存器，使得MCU根据程序运行。在ADC测试模式下，输入数据由模/数(A/D)转换后根据时钟控制信号输出转换结果。其中的数据传输可以遵循如下格式：进入某个工作模式时，数据传输格式为起始位加上该模式的8位指令数再加上停止位；在某个工作模式下，数据传输格式为起始位加上该模式下的8位指令数再加上传输数据最后加停止位。

根据本发明实施例提供的闪存接口，CPU编程到Flash存储器的过程如下：从串口发送过来的待编程数据与工作模式控制信号通过数据传输信号进入数据缓冲器进行缓冲，并按照时钟控制信号输出；从数据缓冲器出来的待编程数据与工作模式控制信号被发送给第一译码器；第一译码器对待编程数据与工作模式控制信号进行译码，将待编程数据译码为指令数据与地址数据，将工作模式控制信号发送给串口，以控制串口的工作模式，将指令数据与地址数据发送给第一多路选择器与第二多路选择器；第一多路选择器与第二多路选择器根据加密控制信号，在不需要对指令数据与地址数据进行加密时，将指令数据进行不加密编程后存储到Flash存储器，将地址数据直接存储到Flash存储器，在需要对指令数据与地址数据进行加密时，将指令数据发送给第一加密模块进行加密编程后存储到Flash存储器，将地址数据发送给第二加密模块进行加密后存储到Flash存储器。

数据从Flash存储器读出的过程如下：CPU向第二多路选择器发送数据获取请求，请求获取与该数据获取请求中携带的地址数据相应的数据；第二多路选择器根据第二加密控制信号判断向Flash存储器中存储的地址数据时是否进行了加密，若加密，则将获取请求发送给第二加密模块，指示第二加密模块采用相应的算法或进一步结合相应的密码，对获取请求中携带的地址数据进行加密；若未加密，则直接将数据获取请求发送给Flash存储器；第二加密模块对数据获取请求中的地址数据进行相应加密后发送给Flash存储器，请求从Flash存储器获取与加密的地址数据相应的数据；Flash存储器根据时钟控制信号输出与数据获取请求中的地址数据相应的数据，即：指令数据；判断模块判断Flash存储器输出的数据是否加密，未加密的数据则直接输入至第三多路选择器，加密的数据由第二译码器根据原先加密时采用的加密算法进行相应的解密后发送给第三多路选择器；第三多路选择器根据第四多路选择器发送的串口时钟控制信号，确定Flash存储器输出的数据是发送给CPU还是用户，将发送给CPU的指令数据直接发送给CPU，将发送给用户的指令数据发送给数据缓冲器，由数据缓冲器按照时钟控制信号输出发送给用户。其中，串口时钟控制信号由第四多路选择器由编程信号，根据时钟控制信号产生的、用于控制将Flash存储器输出的数据发送给用户的外部控制信号，和用于控制将Flash存储器输出的数据发送给CPU的CPU控制信号选择决定。

用户采用本发明实施例提供的闪存接口编程时，首先将芯片上电复位，此时Flash存储器为锁定模式；编程开始前对Flash存储器进行解锁，即：在外部复位状态下串行输入设定的密码进行解锁；然后进入模式设置，设置串口的工作模式。并且进行Flash存储器擦除，以确保Flash存储器中没有数据；之后对密码与产生第一加密控制信号与第二加密控制信号的配置位进行设置，使电路能够按照设定的加密算法进行响应；编程开始时，进入设置编程地址指定编程地址，可以设定16位数据为当前操作地址；然后输入待编程数据进行编程，之后执行上述CPU编程到Flash存储器的编程过程，并在编程过程中判断地址加1是否正确，如果正确，则判定当前数据编程已完成，重新输入下一个待编程数据进行编程，直至编程完成；如果出错，则重新设置编程地址进行编程，如此循环，当出错超过16次后，可以结束编程。

在完成所有待编程数据的编程后，可以验证编程的程序是否正确。验证过程如下：首先进入设置编程地址进行验证程序初始地址的设置，如果验证正确，则完成当前地址的验证，进入下一地址数据的验证；如果验证出错，则结束验证。完成整个程序的验证后即可判定编程结束。编程过程中对待编程数据的验证和加密，可以防止用户误写代码和程序，以确保编程的正确性。

本发明实施例的闪存接口操作在不同工作模式下的数据传输和信号控制的管脚不同。在ISP编程模式下可采用5线制编程，编程信号包括复位信号、电源信号、地信号、时钟控制信号和串行数据信号，编程地址数据及指令数据通过串行数据信号输入。普通编程模式除上述编程信号外，还有10个控制信号，均需要从外部输入。在普通编程模式下用户不需要通过读出已编程的程序判断编程是否正确，只需要判断编程OK信号是否正确即可。

最后所应说明的是：以上实施例仅用以说明本发明的技术方案，而非对本发明作限制性理解。尽管参照上述较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这种修改或者等同替换并不脱离本发明技术方案的精神和范围。

Claims

1、一种闪存接口，其特征在于，包括：

2、根据权利要求1所述的闪存接口，其特征在于，还包括：

存储器，用于存储第一多路选择器发送的未加密指令的编程数据或第一加密模块发送的加密指令的编程数据，以及第二多路选择器发送的未加密地址数据或第二加密模块发送的加密地址数据。

3、根据权利要求1所述的闪存接口，其特征在于，还包括：

编程信号发生器，用于接收所述时钟控制信号，并根据该时钟控制信号产生编程信号；

第四多路选择器，用于接收所述编程信号、根据所述时钟控制信号产生的用于控制将存储器输出的信号发送给用户的外部控制信号和用于控制将所述存储器输出的数据发送给中央处理器的中央处理器控制信号，由编程信号、所述外部控制信号与所述中央处理器控制信号选择产生串口时钟控制信号并发送给所述第三多路选择器；

所述第三多路选择器根据所述串口时钟控制信号，将发送给中央处理器的指令数据直接发送给中央处理器，将发送给用户的指令数据发送给所述数据缓冲器。

4、根据权利要求1、2或3所述的闪存接口，其特征在于，所述数据缓冲器还用于接收串口发送的工作模式控制信号并进行缓冲，按照所述时钟控制信号输出所述工作模式控制信号；

第一译码器用于将所述数据缓冲器输出的数据进行译码，将待编程数据译码为指令数据与地址数据，将所述工作模式控制信号发送给串口，以控制所述串口的工作模式。

5、根据权利要求4所述的闪存接口，其特征在于，所述工作模式为普通编程模式、ISP编程模式、Flash测试模式、DC测试模式、function测试模式与ADC测试模式中的一种或多种。