CN106205709B - 半导体设备及其操作方法 - Google Patents

半导体设备及其操作方法 Download PDF

Info

Publication number
CN106205709B
CN106205709B CN201510280316.5A CN201510280316A CN106205709B CN 106205709 B CN106205709 B CN 106205709B CN 201510280316 A CN201510280316 A CN 201510280316A CN 106205709 B CN106205709 B CN 106205709B
Authority
CN
China
Prior art keywords
level
erase
semiconductor device
levels
erase operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510280316.5A
Other languages
English (en)
Other versions
CN106205709A (zh
Inventor
姜泰圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106205709A publication Critical patent/CN106205709A/zh
Application granted granted Critical
Publication of CN106205709B publication Critical patent/CN106205709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

一种半导体设备及其操作方法。所述方法包括：对选中层面执行多层面擦除操作；当擦除循环的数目达到了最大数目而没有成功完成多层面擦除操作时，确定多层面擦除操作为失败；确定在选中层面中是否有通过层面；并且对通过层面执行软编程操作。

Description

半导体设备及其操作方法
相关申请的交叉引用
本申请要求2014年12月15日提交的申请号为10-2014-0180695的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体设备及其操作方法。更具体地，本发明涉及一种执行多层面擦除操作的半导体设备。
背景技术
半导体存储器设备包括：存储有数据的存储器单元阵列，配置为对存储器单元阵列执行擦除操作、编程操作以及读取操作的外围电路，以及用于控制外围电路的控制电路。在存储器单元阵列中包括多个层面(plane)，并且所述多个层面中的每个中包括有多个存储器块。
为了减少半导体设备的操作时间，可以执行多层面擦除操作。在多层面擦除操作期间，多个层面可以被同时擦除。
在多层面擦除操作期间，当在一些层面上的擦除验证操作失败时，擦除验证操作成功了的正常层面由于在上述这些层面上的擦除验证操作的失败也被确定为失败。被标识为失败的其余的正常层面由于在上述这些层面上的擦除验证操作的失败而可能不被使用。
发明内容
本发明的实施例针对一种半导体设备及其操作方法，所述半导体设备能够将在多层面擦除操作期间擦除验证操作失败了的仅一个层面确定为经受多层面擦除操作的选中层面之中的失败层面，并且正常地使用其余的选中层面。
本发明的一个方面提供一种操作半导体设备的方法，包括：对选中层面执行多层面擦除操作；当擦除循环的数目达到了最大数目而没有成功完成多层面擦除操作时，确定所述多层面擦除操作失败；确定在选中层面之中是否有通过层面；以及对通过层面执行软编程操作。
本发明的另一个方面提供一种半导体设备，包括：多个层面，适于存储数据；外围电路，适于对所述多个层面执行多层面擦除操作和软编程操作；以及控制电路，适于当对选中层面的多层面擦除操作失败时，确定在所述多个层面的选中层面中是否有擦除验证操作通过的一个或更多个通过层面，以及适于控制外围电路来对通过层面执行软编程操作。
附图说明
通过参照附图对本发明的示例性实施例进行详细描述，本发明的上述以及其他特征和优势将对本领域的普通技术人员来说变得更为明显，其中：
图1为描述了根据本发明一个实施例的半导体设备的示图；
图2为描述了图1的存储器单元阵列的示图；
图3为描述了图2的存储器块的电路图；
图4为描述了图1的控制电路的示图；
图5为描述了根据本发明一个实施例的半导体设备的多层面擦除操作的流程图；
图6为描述了包括根据本发明一个实施例的半导体设备的固态驱动器的框图；
图7为描述了包括根据本发明一个实施例的半导体设备的存储器系统的框图；
图8为描述了包括根据本发明一个实施例的半导体设备的计算系统的示意图。
具体实施方式
下面将参照附图对本发明的示例性实施例进行更为全面的描述。然而，本发明可以以不同的形式来实施，并且不应当被限于这里所列举出的实施例。下面参照附图对本发明的示例性实施例进行充分详细的描述，从而使得本领域的普通技术人员能够实施并且实现本发明。
图1为描述了根据本发明一个实施例的半导体设备的示图。
参照图1，半导体设备1100可以包括：存储有数据的存储器单元阵列110，对存储器单元阵列110执行编程操作、读取操作以及擦除操作的外围电路120，以及控制外围电路的控制电路130。
存储器单元阵列110可以包括多个层面，并且每个层面中包括多个存储器块。
外围电路120可以包括电压生成电路21、行译码器22、页缓冲器23、列译码器24以及输入和输出电路25。
电压生成电路21可以响应于操作命令信号OP_CMD来生成具有各种电平的操作电压。操作命令信号OP_CMD可以包括编程命令信号、读取命令信号以及擦除命令信号。例如，电压生成电路21可以生成擦除电压Vera、软编程电压Vpgm、验证电压Vf、通过电压Vpass等。在多层面擦除操作中，对存储器单元阵列110的选中层面之中的选中存储器块施加擦除电压Vera。
行译码器22可以响应于行地址RADD而将操作电压传送到存储器单元阵列110中包括的选中层面的选中存储器块。例如，在多层面擦除操作期间，行译码器22可以将软编程电压Vpgm或验证电压Vf传送到选中存储器块的字线WL。
页缓冲器23可以通过位线BL连接到层面中包括的存储器块，在编程、读取以及擦除操作期间响应于页缓冲器控制信号PBSIGNALS而与选中存储器块交换数据，并且暂时存储所传送的数据。
列译码器24可以响应于列地址CADD与页缓冲器23交换数据。
输入和输出电路25可以将命令信号CMD以及地址ADD从外部(例如，从外部设备、源或是主机)传送到控制电路130，将数据DATA从外部传送到列译码器24，以及将数据DATA从列译码器24传送到外部或控制电路130。
控制电路130可以响应于命令信号CMD以及地址ADD来控制外围电路120执行编程、擦除或读取操作。例如，在多层面擦除操作期间，当经受多层面擦除操作的选中层面由于对于所述选中层面的一部分的擦除验证操作的失败而被确定为失败时，控制电路130可以确定在经受多层面擦除操作的选中层面之中是否有擦除验证操作通过的一个或更多个层面(在下文中为“通过层面”)。当在多层面擦除操作期间被确定为失败的选中层面中有通过层面时，控制电路130可以控制外围电路120对通过层面执行多层面软编程操作。
图2为描述了图1的存储器单元阵列的示图。
参照图2，存储器单元阵列110可以包括第一到第A层面(A为正整数)，其彼此之间具有相同的结构。例如，第一层面可以包括第一到第B存储器块(B为正整数)，其彼此之间具有相同的结构。
图3为描述了图2的存储器块的电路图。
参照图3，存储器块可以包括：包括有主单元的主子块MBL，以及包括有标记单元的标记子块FBL。主子块MBL和标记子块FBL可以包括连接在位线BL0到BLi和源极线SL之间的多个串ST。例如，连接到第一至第(k+1)位线BL0至BLk的串ST可以被包括在主子块MBL中，以及连接到第(k+2)至第(i+1)位线BLk+1至BLi的串ST可以被包括在标记子块FBL中。源极线SL可以共同地连接到存储器块，并且连接到接地端子。
所有的串ST可以具有相同的结构。例如，连接到第一位线BL0的串ST可以包括串联在源极线SL和第一位线BL0之间的源极选择晶体管SST、多个存储器单元F0到Fn以及漏极选择晶体管DST。不同的串ST中包括的源极选择晶体管SST的栅极可以连接到源极选择线SSL。存储器单元F0到Fn的栅极可以连接到第一至第(n+1)字线WL0到WLn。漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。连接到相同的字线的一组存储器单元被称为一个页PG。相应地，每个页PG可以包括：包含在主子块MBL中的存储器单元和包含在标记子块FBL中的标记单元。编程数据可以存储在主单元中，而关于包含相对应的标记单元的页的信息可以存储在标记单元中。例如，关于页的信息可以包括页的最低有效位(LSB)信息和最高有效位(MSB)信息。
图4是描述了图1的控制电路的示图。
参照图4，针对多层面擦除操作，控制电路130可以包括擦除操作控制单元41、确定单元42、状态码贮存单元43、层面地址贮存单元44、以及软编程操作控制单元45。
响应于关于多层面擦除操作的命令信号CMD、地址ADD或擦除操作信号，擦除操作控制单元41可以输出操作命令信号OP_CMD、行地址RADD、列地址CADD以及页缓冲器控制信号PBSIGNALS，用以控制外围电路120对选中层面的选中存储器块执行擦除操作。
确定单元42可以确定擦除验证操作或软编程验证操作是否通过或失败，以及确定擦除循环或软编程循环的数目是否达到了次数的最大数目。当擦除验证操作失败并且擦除循环的数目未达到最大数目时，确定单元42可以输出擦除操作处理信号EOP到擦除操作控制单元41。当擦除验证操作通过或通过层面的地址存储在层面地址贮存单元44中时，确定单元42可以输出软编程操作处理信号SPOP到软编程操作控制单元45。
状态码贮存单元43可以存储状态码ST_CODE，所述状态码ST_CODE表示当在选中层面上的多层面擦除操作失败并且擦除循环的数目达到最大数目时，对于选中层面的多层面擦除操作失败。
虽然对于选中层面的多层面擦除操作失败，但当在选中层面之中有擦除验证操作通过的通过层面时，层面地址贮存单元44可以存储通过层面的地址P_ADD。
软编程操作控制单元45可以响应于软编程操作处理信号SPOP和通过层面的地址P_ADD来输出操作命令信号OP_CMD、行地址RADD、列地址CADD以及页缓冲器控制信号PBSIGNALS，并且可以控制外围电路120对通过层面的选中存储器块开始软编程操作，或对多层面擦除操作通过的选中层面的选中存储器块执行下一个软编程循环。此时，行地址RADD可以包括通过层面的地址P_ADD。
图5是描述了根据本发明一个实施例的半导体设备1100的多层面擦除操作的流程图。
参照图5，当多层面擦除操作开始，在步骤51，擦除操作控制单元41可以对经受多层面擦除操作的选中层面执行擦除操作。在步骤51的擦除操作期间，擦除电压可以被施加到包含在选中层面中的选中存储器块。
在擦除电压被施加到包含在选中层面中的选中存储器块之后，在步骤52，确定单元42可以对选中层面执行擦除验证操作。在擦除验证操作期间，可以确定包含在选中存储器块中的存储器单元的阈值电压是否低于擦除验证电压。当确定出至少一个或更多个存储器单元的阈值电压高于擦除验证电压时，确定单元42可以确定擦除验证为失败。当确定出存储器单元的所有阈值电压都低于擦除验证电压时，确定单元42可以确定擦除验证操作通过。
步骤51和步骤52可以配置单个擦除循环。例如，每当擦除操作控制单元41和确定单元42可以执行步骤51和步骤52时，擦除循环的数目可以增加。可以通过增量步进脉冲擦除(ISPE)方法来执行擦除循环。
当在步骤52确定擦除验证操作为失败时，在步骤53，确定单元42可以确定擦除循环的数目是否达到了擦除循环的次数的最大数目。可以在半导体设备中预设擦除循环的最大数目，从而防止擦除循环的无限执行。
当步骤53的结果是擦除循环的数目小于擦除循环的次数的最大数目时，在步骤54可以将擦除电压增加一个步进电压，并且擦除操作控制单元41和确定单元42可以重复擦除循环。
当步骤53的结果是擦除循环的数目等于擦除循环的次数的最大数目时，在步骤55，可以对选中层面的状态码ST_CODE进行更新。也就是说，表示选中层面被确定为多层面擦除操作失败的状态码ST_CODE可以被存储在状态码贮存单元43中。
当在步骤55存储了状态码ST_CODE之后，在步骤56，确定单元42可以确定在多层面擦除操作失败了的选中层面之中是否存在擦除验证操作通过的一个或更多个通过层面。当步骤56的结果是在选中层面中之不存在通过层面时，阻止对于选中层面的存储器块的访问，并且多层面擦除操作可以结束。
然而，当步骤56的结果是在选中层面之中存在一个或更多个通过层面时，在步骤60，确定单元42可以将通过层面的地址P_ADD存储到层面地址贮存单元44中，并且步骤60的对于通过层面的多层面软编程操作可以通过软编程操作控制单元45响应于来自层面地址贮存单元44的通过层面的地址P_ADD而执行。对于擦除验证操作失败的其余层面的存储器块的访问可以被阻止。
当步骤52的结果是对于所有的选中层面的多层面擦除操作都通过时，软编程操作控制单元45也可以响应于来自确定单元42的软编程操作处理信号SPOP而执行步骤60的多层面软编程操作。
软编程操作控制单元45可以执行步骤60的多层面软编程操作，从而缩减包含在参照步骤56所描述的通过层面中的和参照步骤52所描述的多层面擦除操作通过的选中层面中的擦除的存储器单元的阈值电压分布的宽度。
在步骤60的多层面软编程操作期间，软编程操作控制单元45可以在步骤61执行对于包含在通过层面和选中层面中的擦除的存储器单元的软编程操作。在步骤61的软编程操作期间，可以将编程允许电压(例如，0V)施加到连接至选中存储器块的位线，并且可以将软编程电压施加到连接至通过层面以及选中层面中的选中存储器块的字线。
在施加软编程电压之后，确定单元42可以在步骤62对于选中存储器块执行软编程验证操作。在软编程验证操作期间，可以确定在选中存储器块中包括的存储器单元的阈值电压是否低于软编程验证电压。当确定出至少一个或更多个存储器单元的阈值电压低于软编程验证电压时，确定单元42可以确定软编程验证操作失败。当确定出所有的存储器单元的阈值电压都高于软编程验证电压时，确定单元42可以确定软编程验证操作通过。
步骤61和步骤62可以配置单个软编程循环。例如，每当软编程操作控制单元45和确定单元42可以执行步骤61和步骤62时，软编程循环的数目可以增加。可以通过增量步进脉冲编程(ISPP)方法来执行软编程循环。
当在步骤62确定出软编程验证操作为通过时，软编程操作可以结束。
当在步骤62确定出软编程验证操作为失败时，确定单元42可以在步骤63确定软编程循环的数目是否达到最大数目。可以在半导体设备中预设软编程循环的最大数目，从而防止软编程循环的无限执行。
当步骤63的结果是软编程循环的数目小于软编程循环的最大数目时，在步骤64可以将软编程电压增加步进电压，并且软编程操作控制单元45和确定单元42可以重复软编程循环。
当步骤63的结果是软编程循环的数目等于软编程循环的最大数目时，软编程操作可以结束。
如上所述，即使多层面擦除操作由于对于选中层面的一部分的擦除验证操作的失败而失败，但是当在选中层面之中存在一个或更多个通过层面时，可以借助于将通过层面作为正常层面来使用而防止层面的浪费。
图6是描述了包括根据本发明一个实施例的半导体设备的固态驱动器的框图。
参照图6，驱动器设备2000可以包括主机2100以及固态驱动器(SSD)2200。SSD2200可以包括SSD控制器2210、缓冲存储器2220以及半导体设备1100。
SSD控制器2210可以提供主机2100和SSD 2200之间的物理连接。换句话说，SSD控制器2210可以对应于主机2100的总线格式来提供与SSD 2200的接口。特别地，SSD控制器2210可以对提供自主机2100的命令进行译码。根据译码结果，SSD控制器2210可以访问半导体设备1100。主机2100的总线格式可以包括通用串行总线(USB)协议、小型计算机系统接口(SCSI)协议、外围组件互连(PCI)-快速(PCI-E)协议、高级技术附件(ATA)协议、并行ATA(PATA)协议、串行ATA(SATA)协议、串行附接SCSI(SAS)协议等。
提供自主机2100的编程数据或从半导体设备1100读取的数据可以暂时存储在缓冲存储器2220中。当半导体设备1100中存在的数据应主机2100的读取请求而被高速缓存时，缓冲存储器2220可以支持将高速缓存的数据直接提供给主机2100的高速缓存功能。通常，通过主机2100的总线格式(例如，SATA或SAS)而决定的数据传送速度可高于SSD 2200的存储器通道的传送速度。换句话说，当主机2100的接口速度高于SSD 2200的存储器通道的传送速度时，可以通过提供具有大容量的缓冲存储器2220而使由速度差异导致的性能降低最小化。缓冲存储器2220可以提供作为同步DRAM(SDRAM)，以在用作具有大容量的辅助性贮存设备的SSD 2200中提供足够的缓冲。
半导体设备1100可以提供作为SSD 2200的贮存媒介。例如，半导体设备1100可以提供作为如参照图1所描述的具有大容量的非易失性存储器设备，并且可以提供作为非易失性存储器之中的NAND类型快闪存储器。
图7是描述了包括根据本发明一个实施例的半导体设备的存储器系统的框图。
参照图7，根据本发明一个实施例的存储器系统3000可以包括存储器控制器3100和半导体设备1100。
由于半导体设备1100可以具有与图1的半导体设备基本上相同的配置，因此省略对其的详细描述。
存储器控制器3100可以配置为控制半导体设备1100。SRAM 3110可以用作中央处理单元(CPU)3120的工作存储器。主机接口(I/F)单元3130可以具有与存储器系统3000连接的主机的数据交换协议。在存储器控制器3100中包括的错误校正电路(ECC)3140可以检测从半导体设备1100读取的数据中的错误并对其进行校正。半导体接口(I/F)单元3150与半导体设备1100进行接口。CPU 3120可以针对存储器控制器3100的数据交换执行控制操作。此外，虽然在图7中没有示出，但是存储器系统3000可以进一步包括用于存储与主机接口的编码数据的只读存储器(ROM)(未示出)。
根据本发明一个实施例的存储器系统3000可以提供为下列中的一种：计算机、超便携移动计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、数字相机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于无线传输并接收信息的设备、以及构成家庭网络的各种电子设备。
图8为描述了包括根据本发明一个实施例的半导体设备的计算系统的示意图。
参照图8，根据本发明一个实施例的计算系统4000可以包括电耦接到总线4300的半导体设备1100、存储器控制器4100、调制解调器4200、微处理器4400以及用户接口(I/U)单元4500。当计算系统4000是移动设备时，可以额外地提供用于提供计算系统4000的操作电压的电池4600。虽未示出，但是根据本发明一个实施例的计算系统4000可以进一步包括应用芯片组、相机图像处理器(CIS)以及移动DRAM等。
由于半导体设备1100可以具有与图1的半导体设备基本上相同的配置，因此省略对其的详细描述。
存储器控制器4100以及半导体设备1100可以配置SSD。
半导体设备1100以及存储器控制器4100可以以各种类型的封装来安装。例如，半导体设备1100以及存储器控制器4100可以封装且安装成如下形式：例如封装层叠(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包式管芯、晶圆形式管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量方形扁平封装(MQFP)、薄方形扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄型小外形封装(TSOP)、封装内系统(SIP)、多芯片封装(MCP)、晶圆级制备封装(WFP)、晶圆级处理的层叠式封装(WSP)等。
根据本发明的实施例，即使对于选中层面的多层面擦除操作由于对于选中层面的一部分的擦除验证操作的失败而失败，但是当在选中层面中存在擦除验证操作通过的一个或多个通过层面时，可以通过将通过层面作为正常层面使用来防止层面的浪费。
参照示例性的实施例对本发明的技术精神进行了详细的描述，但是应当注意的是实施例并非意在限制本发明的范围。因此，对于本领域的普通技术人员来说可以理解的是，在不脱离本发明如在所附权利要求中所限定的精神或范围的情况下，可以在形式和细节上做出各种改变。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种操作半导体设备的方法，包括：
对选中层面执行多层面擦除操作；
当擦除循环的数目达到了最大数目而没有成功完成所述多层面擦除操作时，确定所述多层面擦除操作失败；
确定在所述选中层面中是否有通过层面；以及
对所述通过层面执行软编程操作。
技术方案2.根据技术方案1所述的操作半导体设备的方法，进一步包括：当对所述选中层面的所述多层面擦除操作通过时，对所有的所述选中层面执行所述软编程操作。
技术方案3.根据技术方案1所述的操作半导体设备的方法，其中，通过增量步进脉冲擦除ISPE方法来执行所述擦除循环。
技术方案4.根据技术方案3所述的操作半导体设备的方法，其中，所述擦除循环包括：
对所述选中层面执行擦除操作；以及
对所述选中层面执行擦除验证操作。
技术方案5.根据技术方案1所述的操作半导体设备的方法，进一步包括：
即使对所述选中层面执行的擦除循环的数目达到所述最大数目，在对所述选中层面的所述多层面擦除操作失败时更新状态码以指示对所述选中层面的所述多层面擦除操作的失败。
技术方案6.根据技术方案1所述的操作半导体设备的方法，其中，通过增量步进脉冲编程ISPP方法来执行所述软编程操作。
技术方案7.根据技术方案1所述的操作半导体设备的方法，其中，所述软编程操作包括：
对所述通过层面执行软编程操作；以及
对所述通过层面执行软编程验证操作。
技术方案8.根据技术方案1所述的操作半导体设备的方法，进一步包括：阻止对于所述选中层面之中的所述擦除验证操作失败了的失败层面而不是所述通过层面中包括的存储器块的访问。
技术方案9.一种半导体设备，包括：
多个层面，适于存储数据；
外围电路，适于对所述多个层面执行多层面擦除操作和软编程操作；以及
控制电路，适于：当对选中层面的所述多层面擦除操作失败时，确定在所述多个层面的所述选中层面之中是否有擦除验证操作通过的一个或更多个通过层面，以及适于：控制所述外围电路来对所述通过层面执行所述软编程操作。
技术方案10.根据技术方案9所述的半导体设备，其中，所述多个层面中的每个包括多个存储器块。
技术方案11.根据技术方案9所述的半导体设备，其中，所述外围电路包括：
电压生成电路，适于响应于操作命令信号而生成具有各种电平的操作电压；
行译码器，适于响应于行地址而将所述操作电压传送到所述选中层面中包括的选中存储器块；
页缓冲器，适于响应于页缓冲器控制信号而与所述选中层面交换数据，并且暂时存储传送的数据；
列译码器，适于响应于列地址而与所述页缓冲器交换数据；以及
输入和输出电路，适于将传送自外部的命令信号以及地址传送到所述控制电路，并且输入和输出数据。
技术方案12.根据技术方案9所述的半导体设备，其中，所述控制电路包括：
擦除操作控制单元，适于控制所述外围电路以执行所述多层面擦除操作；
软编程操作控制单元，适于控制所述外围电路执行所述软编程操作；
确定单元，适于确定所述多层面擦除操作和所述软编程操作是否通过或失败，并且识别所述多层面擦除操作以及所述软编程操作的操作次数；
状态码贮存单元，适于存储对所述选中层面的所述多层面擦除操作的状态码；以及
层面地址贮存单元，适于存储所述通过层面的地址。
技术方案13.根据技术方案12所述的半导体设备，其中，所述擦除操作控制单元响应于关于所述多层面擦除操作的命令信号、地址或擦除操作信号来控制所述外围电路对所述选中层面执行擦除操作。
技术方案14.根据技术方案12所述的半导体设备，其中，所述软编程操作控制单元响应于软编程操作处理信号而控制所述外围电路对所述通过层面执行所述软编程操作。
技术方案15.根据技术方案13所述的半导体设备，其中，所述确定单元根据确定结果和所述多层面擦除操作的操作次数而输出所述擦除操作处理信号和所述软编程操作处理信号。
技术方案16.根据技术方案15所述的半导体设备，
其中，当对所述选中层面的所述多层面擦除验证操作失败并且所述多层面擦除操作的操作数目未达到预定的最大数目时，所述确定单元输出所述擦除操作处理信号到所述擦除操作控制单元；以及
其中，当所述通过层面的地址存储在所述层面地址贮存单元中时，所述确定单元输出所述软编程操作处理信号到所述软编程操作控制单元。
技术方案17.根据技术方案12所述的半导体设备，其中，当所述多层面擦除操作失败并且擦除循环的数目为所述最大数目时，所述状态码贮存单元存储所述状态码。
技术方案18.根据技术方案12所述的半导体设备，其中，即使所述多层面擦除操作失败时，当存在所述擦除验证操作通过的层面时，所述层面地址贮存单元存储所述通过层面的地址。

Claims (16)

1.一种操作半导体设备的方法，包括：
对选中层面执行多层面擦除操作，所述多层面擦除操作包括多个擦除循环，所述选中层面中的每个选中层面包括包含选中存储器块的多个存储器块，并且所述多个擦除循环中的每个擦除循环包括擦除操作和擦除验证操作；
确定所述多层面擦除操作失败；
响应于确定所述多层面擦除操作失败来确定在所述选中层面之中是否有至少一个通过层面；
存储与所述至少一个通过层面的地址相对应的信息；以及
响应于所述信息来对所述至少一个通过层面执行软编程操作，
其中，所述多层面擦除操作的失败指示当所述擦除循环的数目达到最大数目时，基于所述擦除验证操作来确定所述选中层面中的至少一个选中层面失败。
2.根据权利要求1所述的操作半导体设备的方法，进一步包括：当对所述选中层面的所述多层面擦除操作通过时，对所有的所述选中层面执行所述软编程操作。
3.根据权利要求1所述的操作半导体设备的方法，其中，通过增量步进脉冲擦除ISPE方法来执行所述多个擦除循环。
4.根据权利要求1所述的操作半导体设备的方法，进一步包括：
更新状态码以指示对所述选中层面的所述多层面擦除操作的失败。
5.根据权利要求1所述的操作半导体设备的方法，其中，通过增量步进脉冲编程ISPP方法来执行所述软编程操作。
6.根据权利要求1所述的操作半导体设备的方法，其中，所述软编程操作包括：
对所述至少一个通过层面执行软编程操作；以及
对所述至少一个通过层面执行软编程验证操作。
7.根据权利要求1所述的操作半导体设备的方法，进一步包括：阻止对于包括在所述选中层面之中的至少一个层面而不是所述至少一个通过层面的存储器块的访问。
8.一种半导体设备，包括：
多个层面，适于存储数据并且包括第一层面和第二层面，所述多个层面中的每个层面包括多个存储器块，所述第一层面包括所述多个存储器块之中的与行地址相对应的第一存储器块，所述第二层面包括所述多个存储器块之中的与所述行地址相对应的第二存储器块；
外围电路，适于对所述第一层面和第二层面执行多层面擦除操作，以及适于对所述第一层面和第二层面之中的通过层面执行软编程操作，所述多层面擦除操作包括多个擦除循环，所述多个擦除循环中的每个擦除循环包括擦除操作和擦除验证操作；以及
控制电路，适于：当对所述第一层面和第二层面的所述多层面擦除操作失败时，确定在所述第一层面和第二层面之中是否有通过层面，适于：响应于所述确定来存储指示所述通过层面的地址的信息，以及适于：响应于所述信息控制所述外围电路来对所述通过层面执行所述软编程操作，
其中，对所述第一层面和第二层面的所述多层面擦除操作的失败指示当所述多层面擦除操作的擦除循环的数目达到最大数目时，基于所述擦除验证操作来确定所述第一存储器块和所述第二存储器块中的至少一个存储器块失败。
9.根据权利要求8所述的半导体设备，其中，所述外围电路包括：
电压生成电路，适于响应于操作命令信号而生成具有各种电平的操作电压；
行译码器，适于响应于所述行地址而将所述操作电压传送到所述第一存储器块和所述第二存储器块；
页缓冲器，适于响应于页缓冲器控制信号而与所述第一层面和第二层面交换数据，并且暂时存储所述数据；
列译码器，适于响应于列地址而与所述页缓冲器交换数据；以及
输入和输出电路，适于将传送自外部的命令信号以及地址传送到所述控制电路，并且输入和输出数据。
10.根据权利要求8所述的半导体设备，其中，所述控制电路包括：
擦除操作控制单元，适于控制所述外围电路以执行所述多层面擦除操作；
软编程操作控制单元，适于控制所述外围电路执行所述软编程操作；
确定单元，适于确定所述多层面擦除操作和所述软编程操作是否通过或失败，并且识别所述多层面擦除操作的擦除循环的数目以及所述软编程操作的软编程循环的数目；
状态码贮存单元，适于存储对选中层面的所述多层面擦除操作的状态码；以及
层面地址贮存单元，适于存储所述通过层面的地址。
11.根据权利要求10所述的半导体设备，其中，所述擦除操作控制单元响应于关于所述多层面擦除操作的命令信号、地址或擦除操作信号来控制所述外围电路对所述第一层面和第二层面执行所述擦除操作。
12.根据权利要求10所述的半导体设备，其中，所述软编程操作控制单元响应于软编程操作处理信号而控制所述外围电路对所述通过层面执行所述软编程操作。
13.根据权利要求12所述的半导体设备，其中，所述确定单元根据确定结果和所述多层面擦除操作的擦除循环的数目而输出擦除操作处理信号和所述软编程操作处理信号。
14.根据权利要求13所述的半导体设备，
其中，当对所述第一层面和第二层面的所述擦除验证操作失败并且所述多层面擦除操作的擦除循环的数目未达到所述最大数目时，所述确定单元输出所述擦除操作处理信号到所述擦除操作控制单元；以及
其中，当所述通过层面的地址存储在所述层面地址贮存单元中时，所述确定单元输出所述软编程操作处理信号到所述软编程操作控制单元。
15.根据权利要求10所述的半导体设备，其中，当所述多层面擦除操作失败并且所述擦除循环的数目达到所述最大数目时，所述状态码贮存单元存储所述状态码。
16.根据权利要求10所述的半导体设备，其中，即使所述多层面擦除操作失败时，当存在所述擦除验证操作通过的层面时，所述层面地址贮存单元存储所述通过层面的地址。
CN201510280316.5A 2014-12-15 2015-05-27 半导体设备及其操作方法 Active CN106205709B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0180695 2014-12-15
KR1020140180695A KR20160072706A (ko) 2014-12-15 2014-12-15 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN106205709A CN106205709A (zh) 2016-12-07
CN106205709B true CN106205709B (zh) 2020-09-08

Family

ID=56111805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510280316.5A Active CN106205709B (zh) 2014-12-15 2015-05-27 半导体设备及其操作方法

Country Status (3)

Country Link
US (1) US9472290B2 (zh)
KR (1) KR20160072706A (zh)
CN (1) CN106205709B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11087849B2 (en) * 2018-05-08 2021-08-10 Sandisk Technologies Llc Non-volatile memory with bit line controlled multi-plane mixed sub-block programming
CN110634522A (zh) * 2018-06-25 2019-12-31 北京兆易创新科技股份有限公司 一种非易失存储器擦除方法及装置
KR102442219B1 (ko) * 2018-10-08 2022-09-08 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20210011251A (ko) 2019-07-22 2021-02-01 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
KR20210109593A (ko) * 2020-02-20 2021-09-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 다중 평면 메모리 소자를 프로그래밍하는 방법
US11657883B2 (en) * 2021-07-22 2023-05-23 Western Digital Technologies, Inc. Isolating problematic memory planes to avoid neighbor plan disturb

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592665A (en) * 1993-10-04 1997-01-07 U.S. Philips Corporation Method and apparatus for fast accessing of data items from a sorted list for use with such method and/or apparatus
US6125052A (en) * 1997-09-18 2000-09-26 Kabushiki Kaisha Toshiba Semiconductor memory device
US20060291289A1 (en) * 2005-03-15 2006-12-28 Hynix Semiconductor Inc. Non-volatile memory device having page buffer for verifying pre-erase
CN101221956A (zh) * 2007-01-03 2008-07-16 旺宏电子股份有限公司 操作具有氧化/氮化多层绝缘结构非易失存储单元的方法
US20090019218A1 (en) * 2003-12-30 2009-01-15 Alan Welsh Sinclair Non-Volatile Memory And Method With Non-Sequential Update Block Management
US20090290433A1 (en) * 2008-05-20 2009-11-26 Young Soo Park Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
CN101727983A (zh) * 2008-10-28 2010-06-09 三星电子株式会社 存储设备及其编程方法
US7782681B2 (en) * 2007-06-29 2010-08-24 Hynix Semiconductor Inc. Operation method of flash memory device capable of down-shifting a threshold voltage distribution of memory cells in a post-program verify operation
CN102760492A (zh) * 2011-04-26 2012-10-31 中国科学院微电子研究所 非挥发性半导体存储器及其存储操作方法
CN103794250A (zh) * 2012-10-26 2014-05-14 旺宏电子股份有限公司 一种存储单元的操作方法及具有该存储单元的集成电路
US8787094B2 (en) * 2012-04-18 2014-07-22 Sandisk Technologies Inc. Soft erase operation for 3D non-volatile memory with selective inhibiting of passed bits
CN104091617A (zh) * 2014-06-17 2014-10-08 深圳市江波龙电子有限公司 一种闪存存储设备检测的方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088450B1 (ko) 2009-12-31 2011-12-01 주식회사 하이닉스반도체 반도체 메모리 장치
KR20110078739A (ko) 2009-12-31 2011-07-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US9019775B2 (en) * 2012-04-18 2015-04-28 Sandisk Technologies Inc. Erase operation for 3D non-volatile memory with controllable gate-induced drain leakage current

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592665A (en) * 1993-10-04 1997-01-07 U.S. Philips Corporation Method and apparatus for fast accessing of data items from a sorted list for use with such method and/or apparatus
US6125052A (en) * 1997-09-18 2000-09-26 Kabushiki Kaisha Toshiba Semiconductor memory device
US20090019218A1 (en) * 2003-12-30 2009-01-15 Alan Welsh Sinclair Non-Volatile Memory And Method With Non-Sequential Update Block Management
US20060291289A1 (en) * 2005-03-15 2006-12-28 Hynix Semiconductor Inc. Non-volatile memory device having page buffer for verifying pre-erase
CN101221956A (zh) * 2007-01-03 2008-07-16 旺宏电子股份有限公司 操作具有氧化/氮化多层绝缘结构非易失存储单元的方法
US7782681B2 (en) * 2007-06-29 2010-08-24 Hynix Semiconductor Inc. Operation method of flash memory device capable of down-shifting a threshold voltage distribution of memory cells in a post-program verify operation
US20090290433A1 (en) * 2008-05-20 2009-11-26 Young Soo Park Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
CN101727983A (zh) * 2008-10-28 2010-06-09 三星电子株式会社 存储设备及其编程方法
CN102760492A (zh) * 2011-04-26 2012-10-31 中国科学院微电子研究所 非挥发性半导体存储器及其存储操作方法
US8787094B2 (en) * 2012-04-18 2014-07-22 Sandisk Technologies Inc. Soft erase operation for 3D non-volatile memory with selective inhibiting of passed bits
CN103794250A (zh) * 2012-10-26 2014-05-14 旺宏电子股份有限公司 一种存储单元的操作方法及具有该存储单元的集成电路
CN104091617A (zh) * 2014-06-17 2014-10-08 深圳市江波龙电子有限公司 一种闪存存储设备检测的方法及装置

Also Published As

Publication number Publication date
US20160172043A1 (en) 2016-06-16
CN106205709A (zh) 2016-12-07
KR20160072706A (ko) 2016-06-23
US9472290B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
KR102564563B1 (ko) 메모리 시스템 및 그 동작 방법
US8427871B2 (en) Nonvolatile memory device, memory system incorporating same, and method of operating same
CN106205709B (zh) 半导体设备及其操作方法
US10726932B2 (en) Storage device and method of operating the same
TWI657449B (zh) 半導體記憶體裝置及其操作方法
US10937513B2 (en) Semiconductor memory device and operating method thereof
KR102384959B1 (ko) 저장 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN105957550B (zh) 半导体器件及其操作方法
US9679638B2 (en) Semiconductor device and method of operating the same
KR20110099570A (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
TWI741128B (zh) 記憶體系統及用於操作半導體記憶體裝置的方法
US9431114B2 (en) Semiconductor device and method of operating the same using state code
US20170220413A1 (en) Memory system, semiconductor memory device and operating method thereof
US11061757B2 (en) Storage device and method of operating the same
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
CN111324300B (zh) 控制器以及控制器的操作方法
CN106205695B (zh) 半导体器件及其操作方法
US20150348638A1 (en) Semiconductor device and operating method thereof
KR101495795B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN105575428B (zh) 半导体器件及其操作方法
US11216363B2 (en) Controller to control semiconductor memory device to perform garbage collection operation and method of operating the same
US9548125B2 (en) Semiconductor device having multi-level cell and method of reading the same
CN111883198A (zh) 存储器控制器及其操作方法
KR20160024530A (ko) 반도체 장치 및 이의 동작 방법
KR20210094383A (ko) 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 저장 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant