CN106158784B - 电力半导体模块及其制造方法 - Google Patents

电力半导体模块及其制造方法 Download PDF

Info

Publication number
CN106158784B
CN106158784B CN201510143306.7A CN201510143306A CN106158784B CN 106158784 B CN106158784 B CN 106158784B CN 201510143306 A CN201510143306 A CN 201510143306A CN 106158784 B CN106158784 B CN 106158784B
Authority
CN
China
Prior art keywords
buffer board
solder
copper
lead frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510143306.7A
Other languages
English (en)
Other versions
CN106158784A (zh
Inventor
高在铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Mobis Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Mobis Co Ltd filed Critical Hyundai Mobis Co Ltd
Publication of CN106158784A publication Critical patent/CN106158784A/zh
Application granted granted Critical
Publication of CN106158784B publication Critical patent/CN106158784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及一种电力半导体模块及其制造方法，该电力半导体模块及其制造方法通过缓冲板乃至引线框架散发由半导体芯片产生的热量而提升散热效率，且半导体芯片、缓冲板、引线框架被同时接合而提升接合作业效率。

Description

电力半导体模块及其制造方法
技术领域
本发明涉及电力半导体模块及其制造方法。具体是，既能提高散热效率又能提高接合作业效率的电力半导体模块及其制造方法。
背景技术
汽车的传动系统等一般将注册实用新型第20-0167206号(公告日期:2000.02.01.)中公开的电力半导体模块作为电源转换装置使用。
也就是说，如图5所示，汽车传动系统的逆变器100等配件适用的是电力半导体模块(A')。
电力半导体模块包括半导体芯片，随着半导体芯片ON/OFF转换电源。
电力半导体模块中半导体芯片的ON/OFF反复时会大量发生热量。
如果电力半导体模块的半导体芯片发出的热量散热不良，容易导致电力导体模块过热而产生运行上的错误。
因此，如图6所示，在电力半导体模块A'的半导体芯片10'下部结合DBC(DirectBond Copper)基板50和用铜形成的底板60，通过DBC基板50和底板60散发半导体芯片10'发出的热量。
但，DBC基板50上的上部箔51和下部箔53之间形成陶瓷绝缘层52，绝缘层52会减缓热传递而降低散热效率。
因此，为加强从半导体芯片产生的热量散热效率，提出了得到改进的电力半导体模块，但以往提出的经过改进的电力半导体模块是一般结构复杂而制造工艺也比较繁琐，且价格也高昴而增加使用成本。
因此试图开发出结构简单、价格低廉且能够充分散发从半导体芯片产生的热量的电力半导体模块及其制造方法，但仍然得不到满意的效果。
以上现有技术引用韩国注册实用新型第20-0167206号专利。
发明内容
本发明的目的在于提供一种电力半导体模块及其制造方法，以解决传统的电力半导体模块因散发半导体芯片所产生热量的DBC基板上部箔和下部箔之间形成陶瓷绝缘层，该绝缘层使热量传递减缓而降低散热效率的问题。
本发明采用的技术方案是提供一种电力半导体模块，它包括：通过ON/OFF转换电源的半导体芯片；与所述半导体芯片结合而散发由所述半导体芯片发出的热量的缓冲板；与所述缓冲板下部结合而给所述半导体芯片供应来自外部的电源的引线框架；而且，所述缓冲板以具有一定厚度的板形态形成，并用铜形成，通过上部焊料熔合而其上面与所述半导体芯片的底面接合；所述引线框架是以具有一定厚度的板形态形成，并用铜形成，通过下部焊料熔合而其上面与所述缓冲板的底面接合；所述半导体芯片和所述缓冲板以及所述缓冲板和所述引线框架被同时接合。
其中，所述缓冲板用铜形成，并使用未镀层的无脱氧铜形成。
所述缓冲板以4.5-5.5mm的厚度形成。
所述上部和下部焊料以片或膏形态形成。
所述上部焊料由锡、锑的混合物形成，且锡、锑在整体混合物中分别以3.0-7.0重量份、93.0-97.0重量份混合。
所述下部焊料由锡、银、铜的混合物形成，且锡、银、铜在整体混合物中分别以94.5-97.0重量份、2.5-4.5重量份、0.5-1.0重量份混合。
所述引线框架用铜形成，并使用未镀层的无脱氧铜形成。
所述引线框架以1.0-2.0mm的厚度形成。
根据本发明的电力半导体模块的制造方法包括以下几个步骤：
准备用铜形成的具有一定厚度的板形态缓冲板的第一阶段；
在所述缓冲板的上面和下面涂覆以片或膏形态形成的上部焊料和下部焊料的第二阶段；
将涂覆所述上部焊料和下部焊料的所述缓冲板放入真空炉内，在所述缓冲板上面的所述上部焊料上放置半导体芯片，在所述缓冲板下面的所述下部焊料上放置用铜形成的具有一定厚度的板形态引线框架以后，对此同时实施热压而接合的第三阶段。
其中，所述缓冲板用铜形成，并使用未镀层的无脱氧铜形成，其形成厚度为4.5-5.5mm。
所述上部焊料以片或膏形态形成，并混合锡3.0-7.0重量份、锑93.0-97.0重量份而成；所述下部焊料以片或膏形态形成，并混合锡94.5-97.0重量份、银2.5-4.5重量份、铜0.5-1.0重量份而成。
所述引线框架用铜形成，并使用未镀层的无脱氧铜形成，其形成厚度为1.0-2.0mm。
所述真空炉的内部用230-250℃的温度加热。
本发明具有的有的在于：
根据本发明的电力半导体模块及其制造方法，在以未镀层的无脱氧铜形成的缓冲板上接合用未镀层的无脱氧铜形成的引线框架，使从半导体芯片产生的热量通过缓冲板和其下部引线框架散发出去而使散热更加顺利且散热效率也进一步得到提升。
根据本发明的电力半导体模块及其制造方法，半导体芯片和缓冲板以及缓冲板和引线框架被同时接合，减少这些接合所需时间而提升接合作业的效率。
附图说明
图1是说明本发明的电力半导体模块结构的剖视图；
图2是说明本发明的制造方法的概略工艺图；
图3是说明本发明的制造方法中第二阶段的例示图；
图4是说明本发明的制造方法中第三阶段的例示图；
图5是显示普通电力半导体模块在逆变器上适用形态的例示图；
图6是显示适用传统DBC基板的电力半导体模块结构的例示图。
图中：
10,10':半导体芯片； 20:缓冲板；
30:引线框架； 40:上部焊料、下部焊料；
50:DBC基板； 51:上部箔；
52:绝缘板； 53:下部箔；
60:底板； 100:逆变器；
A,A':电力半导体模块； S1:第一阶段；
S2:第二阶段； S3:第三阶段。
具体实施方式
下面结合附图详述本发明。
如图1所示，本发明的电力半导体模块A包括半导体芯片10、缓冲板20、引线框架30。
所述半导体芯片10通过on/off转换电源。
所述半导体芯片10与通常用于电力半导体模块的半导体芯片同样，因此省略有关半导体芯片10的说明。
所述缓冲板20与所述半导体芯片10结合而散发由所述半导体芯片10发出的热量。
所述缓冲板20优选的是具有一定厚度的板形态。
所述缓冲板20为具有一定厚度的板形态，因此所述缓冲板20整个区段的散热均匀。
但，所述缓冲板20的厚度达不到4.5mm则传热速度过快而容易受到损伤，所述缓冲板20的厚度超过5.5mm则传热迟缓，因此所述缓冲板20的厚度优选的是4.5-5.5mm。
所述缓冲板20用铜形成，优选的是使用未镀层的无脱氧铜形成。
所述缓冲板20用铜形成，并使用未镀层的无脱氧铜形成而从材料的特性上热阻抗减少而散热会更加顺利。
所述缓冲板20通过上部焊料40熔合而与半导体芯片10底面接合。
就是说，所述缓冲板20上面涂覆片或膏状的上部焊料40以后，在所述上部焊料40上面放置所述半导体芯片10对这些实施热压而使所述缓冲板20接合在所述半导体芯片10的底面。
在这里，所述上部焊料40以锡和锑的混合物形成，且锡和锑在混合物中以3.0-7.0重量份、93.0-97.0重量份混合而减少所述上部焊料40的热阻抗。
所述引线框架30是与所述缓冲板20下部结合而给所述半导体芯片10供应来自外部的电源。
所述引线框架30优选具有一定厚度的板形态。
所述引线框架30为具有一定厚度的板形态而在所述引线框架30整个区段的散热均匀。
但，所述引线框架30的厚度达不到1.0mm则传热速度过快而容易受到损伤，所述引线框架30的厚度超过2.0mm则传热速度可能迟缓，因此所述引线框架30的厚度优选的是1.0-2.0mm。
所述引线框架30是用铜形成的，优选用未镀层的无脱氧铜形成。
所述引线框架30以未镀层的无脱氧铜形成而从其材料特性上热阻抗被减少而使散热变得顺利。
所述引线框架30通过所述上部焊料40熔合而与所述缓冲板20底面接合。
也就是说，所述缓冲板20下面涂覆片或膏状的所述下部焊料40以后，在所述下部焊料40下面放置引线框架30，然后对此实施热压而使所述引线框架接合在所述缓冲板20底面。
在这里，所述下部焊料40以锡、银和铜的混合物形成，且锡、银、铜在混合物中以94.5-97.0重量份、2.5-4.5重量份、0.5-1.0重量份混合而减少所述下部焊料40的热阻抗。
但，所述缓冲板20和所述引线框架30的接合与之前说明的所述半导体芯片10和所述缓冲板20的接合同时形成为宜。
所述缓冲板20和所述引线框架30的接合与所述半导体芯片10和所述缓冲板20的接合同时形成即可减少所述半导体芯片10、所述缓冲板20、所述引线框架30接合所需的时间。
另外，如图2所示，根据本发明的电力半导体模块的制造方法包括第一阶段(S1)、第二阶段(S2)、第三阶段(S3)。
在所述第一阶段(S1)准备用铜形成的具有一定厚度的板形态缓冲板20。
关于所述缓冲板20，之前已详细说明，故不再详述。
在所述第二阶段(S2)，如图3所示，在所述缓冲板20的上面和下面涂覆以片或膏形态形成的上部焊料和下部焊料40。
关于所述上部焊料和下部焊料40，之前已详细说明，故不再详述。
在所述第三阶段(S3)，如图4所示，将涂覆所述上部焊料和下部焊料40的所述缓冲板20放入真空炉(无图示)后，所述缓冲板20上面的所述上部焊料40上放置半导体芯片10，然后在所述缓冲板20下面的所述下部焊料40上分别放置用铜形成且具有一定厚度的板形态引线框架30，然后对此同时实施热压接合。
在所述第三阶段(S3)，所述真空炉内部用230-250℃的温度加热为宜。
所述真空炉内部用230-250℃的温度加热，可以使所述上部和下部焊料40熔化，所述上部焊料和下部焊料40熔化可以使所述半导体芯片10、所述缓冲板20、所述引线框架30被熔合而接合。
此时，所述真空炉内部温度达不到230℃，则所述上部和下部焊料40熔化程度不足，进而使所述半导体芯片10、所述缓冲板20、所述引线框架30的接合变得不稳定，且所述真空炉内部温度超过230℃时，所述半导体芯片10受热损伤而会失去固有的特性。因此所述真空炉内部以230-250℃的温度加热为宜。
根据本发明的电力半导体模块及其制造方法，可以改善散热效率。下面进一步详述有关内容。
本发明中所述半导体芯片10的下部被接合所述缓冲板20。
就是说，所述半导体芯片10和所述缓冲板20之间配备所述上部焊料40，随着所述上部焊料40熔化，所述半导体芯片10和所述缓冲板20被接合。
所述半导体芯片10和所述缓冲板20被接合的状态下，所述半导体芯片10转换电源时产生的热量被传递到所述缓冲板20而在所述缓冲板20上实施散热。
此时，本发明的所述缓冲板20用铜形成，并使用无镀层的无脱氧铜形成而从其材料的特性上热阻抗减少而在所述缓冲板20上的散热变得顺利。
本发明中所述缓冲板20下部被接合所述引线框架30。
就是说，所述缓冲板20和所述引线框架30之间配备有所述下部焊料40，随着所述下部焊料40熔化，所述缓冲板20和所述引线框架30被接合。
随之，由所述缓冲板20上发出的热量被传递到所述引线框架30而通过所述引线框架30也可以散发热量。
此时，本发明的所述引线框架30用铜形成，并使用未镀层的无脱氧铜形成而从材料特性上热阻抗减少，进而使所述引线框架30上的散热变得顺利。
根据本发明的电力半导体模块及其制造方法，可以改善所述半导体芯片10、所述缓冲20、所述引线框架30的接合作业效率，详细说明内容如下。
本发明中所述半导体芯片10和所述缓冲板20以及所述缓冲板20和所述引线框架30被同时接合。
也就是说，在所述缓冲板20上面和下面将所述上部和下部焊料40分别涂覆以后，涂覆所述上部和下部焊料40的所述缓冲板20进入真空炉内，所述半导体芯片10和所述引线框架30从所述缓冲板20上部和下部同时升降而被分别放置在邻接的所述上部焊料40和所述下部焊料40上，然后放置在所述上部和下部焊料40上的所述半导体芯片10和所述引线框架30被同时热压，使所述半导体芯片10和所述缓冲板20以及所述缓冲板20和所述引线框架30被同时接合，减少所述半导体芯片10、所述缓冲板20、所述引线框架30接合所需的时间而改善所述半导体芯片10、所述缓冲板20、所述引线框架30接合作业的效率。
如上所述，根据本发明的电力半导体模块及其制造方法，用未镀层的无脱氧铜形成的所述缓冲板20上接合用未镀层的无脱氧铜形成的所述引线框架30而由所述半导体芯片10发出的热量通过所述缓冲板20和其下部的所述引线框架30也可以散发出去，使散热变得顺利而提升散热效率，而且所述半导体芯片10和所述缓冲板20以及所述缓冲板20和所述引线框架30被同时接合，使接合所需的时间减少而提升接合作业的效率。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所述的技术方案进行修改；而这些修改，并不使相应技术方案的本质脱离本发明各实施例所述技术方案的范围。

Claims (10)

1.一种电力半导体模块，其特征在于，包括：
通过ON/OFF转换电源的半导体芯片；
与所述半导体芯片结合而散发由所述半导体芯片发出的热量的缓冲板；
与所述缓冲板下部结合而给所述半导体芯片供应来自外部的电源的引线框架；
所述缓冲板以具有一定厚度的板形态形成，并用铜形成，通过上部焊料熔合而其上面与所述半导体芯片的底面接合；
所述引线框架是以具有一定厚度的板形态形成，并用铜形成，通过下部焊料熔合而其上面与所述缓冲板的底面接合；
所述半导体芯片和所述缓冲板以及所述缓冲板和所述引线框架被同时接合；
所述上部焊料以锡、锑的混合物形成，且锡、锑在整体混合物中分别以3.0-7.0重量份、93.0-97.0重量份混合；并且所述下部焊料以锡、银、铜的混合物形成，且锡、银、铜在整体混合物中分别以94.5-97.0重量份、2.5-4.5重量份、0.5-1.0重量份混合。
2.根据权利要求1所述的电力半导体模块，其特征在于，所述缓冲板用铜形成，并使用未镀层的无脱氧铜形成。
3.根据权利要求2所述的电力半导体模块，其特征在于，所述缓冲板以4.5-5.5mm的厚度形成。
4.根据权利要求1所述的电力半导体模块，其特征在于，所述上部焊料和下部焊料以片或膏的形态形成。
5.根据权利要求1所述的电力半导体模块，其特征在于，所述引线框架用铜形成，并使用未镀层的无脱氧铜形成。
6.根据权利要求5所述的电力半导体模块，其特征在于，所述引线框架以1.0-2.0mm的厚度形成。
7.一种电力半导体模块的制造方法，其特征在于，包括以下几个步骤：
准备用铜形成的具有一定厚度的板形态缓冲板的第一阶段；
在所述缓冲板的上面和下面涂覆以片或膏形态形成的上部焊料和下部焊料的第二阶段；
将涂覆所述上部焊料和下部焊料的所述缓冲板放入真空炉内，在所述缓冲板上面的所述上部焊料上放置半导体芯片，在所述缓冲板下面的所述下部焊料上放置用铜形成的具有一定厚度的板形态引线框架以后，对此同时实施热压而接合的第三阶段；
所述上部焊料以片或膏形态形成，并混合锡3.0-7.0重量份、锑93.0-97.0重量份而成；并且
所述下部焊料以片或膏形态形成，并混合锡94.5-97.0重量份、银2.5-4.5重量份、铜0.5-1.0重量份而成。
8.根据权利要求7所述的电力半导体模块的制造方法，其特征在于，所述缓冲板用铜形成，并使用未镀层的无脱氧铜形成，其形成厚度为4.5-5.5mm。
9.根据权利要求7所述的电力半导体模块的制造方法，其特征在于，所述引线框架用铜形成，并使用未镀层的无脱氧铜形成，其形成厚度为1.0-2.0mm。
10.根据权利要求7所述的电力半导体模块的制造方法，其特征在于，所述真空炉的内部用230-250℃的温度加热。
CN201510143306.7A 2015-02-04 2015-03-30 电力半导体模块及其制造方法 Active CN106158784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0017338 2015-02-04
KR1020150017338A KR101675138B1 (ko) 2015-02-04 2015-02-04 전력반도체 모듈 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN106158784A CN106158784A (zh) 2016-11-23
CN106158784B true CN106158784B (zh) 2018-11-09

Family

ID=56553315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510143306.7A Active CN106158784B (zh) 2015-02-04 2015-03-30 电力半导体模块及其制造方法

Country Status (3)

Country Link
US (1) US9520346B2 (zh)
KR (1) KR101675138B1 (zh)
CN (1) CN106158784B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111908A1 (de) * 2014-08-20 2016-02-25 Infineon Technologies Austria Ag Hybrid-Leadframe und Verfahren zum Herstellen desselben

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1986303A (en) * 1934-03-31 1935-01-01 American Brass Co Method of welding copper
CN101411252A (zh) * 2006-03-31 2009-04-15 松下电器产业株式会社 电路板、测试电路板的方法及制造电路板的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200167206Y1 (ko) 1997-10-07 2000-02-01 김충환 전력 반도체 모듈
JP2000183216A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体装置
JP2002368168A (ja) * 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP4343117B2 (ja) * 2005-01-07 2009-10-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
DE102005039478B4 (de) * 2005-08-18 2007-05-24 Infineon Technologies Ag Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
JP4609296B2 (ja) * 2005-12-05 2011-01-12 株式会社日立製作所 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP4926726B2 (ja) * 2007-01-15 2012-05-09 ローム株式会社 半導体装置
JP2011216619A (ja) * 2010-03-31 2011-10-27 Nippon Steel Chem Co Ltd 積層構造体及びその製造方法
US9476915B2 (en) * 2010-12-09 2016-10-25 Infineon Technologies Ag Magnetic field current sensors
US8431979B2 (en) * 2011-04-01 2013-04-30 Texas Instruments Incorporated Power converter having integrated capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1986303A (en) * 1934-03-31 1935-01-01 American Brass Co Method of welding copper
CN101411252A (zh) * 2006-03-31 2009-04-15 松下电器产业株式会社 电路板、测试电路板的方法及制造电路板的方法

Also Published As

Publication number Publication date
KR20160095860A (ko) 2016-08-12
US20160225703A1 (en) 2016-08-04
US9520346B2 (en) 2016-12-13
KR101675138B1 (ko) 2016-11-10
CN106158784A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN100570866C (zh) 接线板
CN105405815A (zh) 半导体装置及其制造方法
CN104980007B (zh) 电源模块及其制造方法
CN103346239A (zh) Led基板的制作方法、led及其固晶方法
CN106158784B (zh) 电力半导体模块及其制造方法
CN110142475A (zh) 一种用于大功率igbt模块的无工装固定焊接方法
JP2018527744A (ja) 精製光変換体でｌｅｄを貼り合せてパッケージするプロセス方法及び精製設備システム
CN102044517A (zh) 一种超大功率ic芯片封装件及其生产方法
JP2018523915A (ja) ローリングによって熱可塑性樹脂光変換体でｌｅｄを貼り合せてパッケージするプロセス方法
CN103022333A (zh) 一种led芯粒的固晶方法
CN101162824A (zh) 平面碳换向器的钎焊式制造方法及其产品
CN210778596U (zh) 一种led驱动ic封装结构
CN107482100A (zh) 一种具有良好散热效果的top led支架
TWI290380B (en) Circuit board of back light module of LED capable of increasing heat dissipating efficiency and the manufacturing method thereof
CN101969054B (zh) 一种半导体芯片的制备方法
CN204054782U (zh) 双面覆铜板
CN207122761U (zh) 一种led连体支架灯
CN207217014U (zh) 一种平板电视mcpcb超薄模组结构
CN209949452U (zh) 片式发热器
CN216960578U (zh) 一种石墨烯蜂窝散热网
CN206018339U (zh) 一种柔性led软灯带
CN203509272U (zh) 一种利用热板与光波复合加热的led共晶装置
CN208753302U (zh) 一种散热效果好的fpga芯片
CN206610801U (zh) 一种集成电路封装体
TWI236075B (en) Method for forming die protecting layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant